CHƯƠNG 1. TỔNG QUAN Chương 3: Thiết Kế Và Tính Toán Chương này nêu ra các yêu cầu về phần cứng từ đó hình thành sơ đồ khối của hệ thống. Trình bày về các thiết kế mà nhóm đã thực hiện trên các phần cứng có sẵn hay phần cứng tự làm dựa theo sơ đồ khối hệ thống. Chương 4: Thi Công Hệ Thống - Tiến hành lắp đặt các phần cứng lại với nhau.
- Kiểm tra, đo đạc các giá trị điện áp theo yêu cầu. - Thi công hộp để đựng sản phẩm. Chương 5: Kết Quả – Nhận Xét- Đánh Giá Đánh giá kết quả đã thực hiện được quan từng giai đoạn , những khó khăn và mặt hạn chế mà đề tài gặp phải. Chương 6: Kết Luận và Hướng Phát Triển Nêu ra những hướng phát triển của đề tài trong tương lai.
BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP- Y SINH 3 do an CHƯƠNG 2. CƠ SỞ LÝ THUYẾT Chương 2.1 GIỚI THIỆU CÁC CHUẨN TRUYỀN DỮ LIỆU 2.1 Giao tiếp UART chế độ bất đồng bộ Giao tiếp UART chế độ bất đồng bộ sử dụng một dây kết nối cho mỗi chiều truyền dữ liệu do đó để quá trình truyền nhận dữ liệu thành công thì việc tuân thủ các tiêu chuẩn truyền là hết sức quan trọng. Sau đây là các khái niệm quan trọng trong chế độ truyền thông này. Baud rate (tốc độ Baud): Để việc truyền và nhận bất đồng bộ xảy ra thành công thì các thiết bị tham gia phải thống nhất với nhau về khoảng thời gian dành cho 1 bit truyền, hay nói cách khác tốc độ truyền phải được cài đặt như nhau trước khi truyền nhận, tốc độ này gọi là tốc độ Baud.
Tốc độ Baud là số bit truyền trong một giây. Ví dụ nếu tốc độ Baud được đặt là 19200 bit/giây thì thời gian dành cho một bit truyền là 1/19200 ~ 52. Frame (khung truyền): Do truyền thông nối tiếp mà nhất là nối tiếp bất đồng bộ rất dễ mất hoặc sai lệch dữ liệu, quá trình truyền thông theo kiểu này phải tuân theo một số quy cách nhất định. Bên cạnh tốc độ Baud, khung truyền là một yếu tố quan trọng tạo nên sự thành công khi truyền và nhận.
Khung truyền bao gồm các quy định về số bit trong mỗi lần truyền, các bit báo hiệu như bit Start và bit Stop, các bit kiểm tra như Parity, ngoài ra số lượng các bit dữ liệu trong mỗi lần truyền cũng được quy định bởi khung truyền.1: Khung truyền dữ liệu trong chế độ bất đồng bộ Start bit: Là bit đầu tiên được truyền trong một khung truyền, bit này có chức năng báo cho thiết bị nhận biết rằng có một gói dữ liệu sắp được truyền tới. Start bit là bit bắt buộc phải có trong khung truyền. BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP- Y SINH 4 do an CHƯƠNG 2. CƠ SỞ LÝ THUYẾT Data: Data hay dữ liệu cần truyền là thông tin chính mà chúng ta cần gửi và nhận.
Dữ liệu cần truyền không nhất thiết phải là gói 8 bit, có thể quy định số lượng bit của dữ liệu là 5, 6, 7, 8 hoặc 9. Trong truyền thông nối tiếp USART, bit có ảnh hưởng nhỏ nhất của dữ liệu sẽ được truyền trước và cuối cùng là bit có ảnh hưởng lớn nhất. Parity bit: Là bit dùng kiểm tra dữ liệu truyền đúng không (một cách tương đối). Có 2 loại parity là parity chẵn và parity lẻ.
Parity chẵn nghĩa là số lượng bit 1 trong dữ liệu bao gồm bit parity luôn là số chẵn. Ngược lại tổng số lượng các bit 1 trong parity lẻ luôn là lẻ. Ví dụ, nếu dữ liệu của bạn là 10111011 nhị phân, có tất cả 6 bit 1 trong dữ liệu này, nếu parity chẵn được dùng, bit parity sẽ mang giá trị 0 để đảm bảo tổng các bit 1 là số chẵn (6 bit 1). Nếu parity lẻ được yêu cầu thì giá trị của parity bit là 1.
Parity bit không phải là bit bắt buộc và vì thế chúng ta có thể loại bit này khỏi khung truyền. Stop bits: Là một hoặc các bit báo cho thiết bị nhận rằng một gói dữ liệu đã được gửi xong. Sau khi nhận được stop bits, thiết bị nhận sẽ tiến hành kiểm tra khung truyền để đảm bảo tính chính xác của dữ liệu. Stop bits là các bit bắt buộc xuất hiện trong khung truyền.2: Ví dụ một khung truyền dữ liệu trong chế độ bất đồng bộ Hình 2.2 là một ví dụ của một khung truyền theo USART chế độ bất đồng bộ, khung truyền này được bắt đầu bằng một start bit, tiếp theo là 8 bit dữ liệu cuối cùng là 1 bit stop.2 Giao tiếp truyền nhận nối tiếp SPI Giới thiệu về giao tiếp SPI SPI (Serial Peripheral Interface – Giao diện ngoại vi nối tiếp) là một chuẩn truyền đồng bộ nối tiếp để truyền dữ liệu ở chế độ song công toàn phần (Full - duplex), do công ty Motorola thiết kế nhằm đảm bảo sự liên hợp giữa các vi điều khiển và thiết bị ngoại vi một cách đơn giản.
SPI là giao diện đồng bộ, trong đó bất cứ quá trình truyền nào cũng BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP- Y SINH 5 do an CHƯƠNG 2. CƠ SỞ LÝ THUYẾT được đồng bộ hóa với tín hiệu xung nhịp chung, tín hiệu này sinh ra bởi thiết bị chủ động (Master). Thiết bị ngoài vi bên phía nhận (Slave) đồng bộ quá trình nhận chuỗi bit với tín hiệu xung nhịp. Đây là kiểu truyền thông trong đó có 1 chip Master điều phối quá trình truyền thông và các chip Slave được điều khiển bởi các Master.
SPI cung cấp một giao diện nối tiếp đơn giản giữa vi xử lý và thiết bị ngoại vi. Chuẩn giao tiếp SPI ngày càng được sử dụng rộng rãi trong lĩnh vực điện tử, đặc biệt là trong giao tiếp trao đổi dữ liệu với các thiết bị ngoại vi. Giao diện SPI được sử dụng tích hợp trong một số loại thiết bị như: - Các bộ chuyển đổi tương tự sang số, số sang tương tự. - Các loại bộ nhớ (EEPROM và FLASH).
- Các loại IC thời gian thực. - Các loại cảm biến (nhiệt độ, áp suất,…). Chuẩn truyền thông SPI + Cấu trúc SPI Giao diện SPI được thực hiện thông qua Bus 4 dây MISO, MOSI, SCK, SS nên đôi khi SPI được gọi là giao diện 4 dây. + MISO: Master Input Slave Output Chân MISO dùng để truyền dữ liệu đi khi đặt cấu hình là Master và nhận dữ liệu về khi đặt cấu hình là Master.
MISO của Master và các Slave được nối trực tiếp với nhau. + MOSI: Master Output Slave Input Chân MOSI dùng để truyền dữ liệu đi khi đặt cấu hình là Master và nhận dữ liệu về khi đặt cấu hình là Slave. MISO của Master và các Slave được nối trực tiếp với nhau. + SCK: Serial Clock Xung giữ nhịp cho giao tiếp SPI, vì SPI là chuẩn truyền thông đồng bộ nên cần một đường giữ nhịp, mỗi nhịp trên chân SCK báo hiệu một bit dữ liệu đến hoặc đi.
Sự tồn tại của chân SCK giúp quá trình truyền ít bị lỗi và vì thế tốc độ truyền của SPI có thể đạt hiệu quả cao. Xung nhịp chỉ được tạo ra bởi chip Master. BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP- Y SINH 6 do an CHƯƠNG 2. CƠ SỞ LÝ THUYẾT + SS: Slave Select SS là đường chọn Slave cần giao tiếp, trên các chip Slave sẽ ở mức cao khi không làm việc.
Nếu chip Master kéo đường SS của một Slave nào đó xuống mức thấp thì việc giao tiếp sẽ xảy ra giữa Master và Slave đó. Chỉ có một đường SS trên mỗi Slave nhưng có thể có nhiều đường điều khiển trên Master tùy thuộc vào thiết kế của người dùng.3: Giao tiếp SPI kết nối Master - Slave Có thể mô tả tóm tắt các tín hiệu của giao tiếp SPI như bảng sau: Bảng 2.1: Các tín hiệu của giao tiếp SPI Tên tín hiệu Chiều Mô tả Master : đầu ra Xung nhịp đồng bộ truyền/nhận dữ liệu SCK Slave : đầu vào được cung cấp bởi Master BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP- Y SINH 7 do an CHƯƠNG 2. CƠ SỞ LÝ THUYẾT Tín hiệu kết nối với Slave. Master kích Master : đầu ra SS hoạt tín hiệu này nếu muốn truyền/nhận Slave : đầu vào dữ liệu với Slave Master : MOSI Đầu ra Đầu ra dữ liệu nối tiếp Slave: SDO hoặc SO Master : MISO Đầu vào Đầu ra dữ liệu nối tiếp Slave : SDI hoặc SI Truyền thông SPI Mô tả cơ chế Hình dưới đây mô tả quá trình truyền một gói dữ liệu thực hiện bởi module SPI, bên trái là chip Master và bên phải là Slave.4: Truyền dữ liệu SPI Giản đồ thời gian của giao tiếp SPI Khi Master muốn truyền/ nhận dữ liệu, nó kéo tín hiệu chọn chip SS xuống mức thấp.
Sau đó Master cung cấp xung nhịp đồng bộ việc truyền/nhận dữ liệu trên đường SCK. Vị trí lấy mẫu dữ liệu và dịch dữ liệu theo xung SCK phụ thuộc vào hai thông số cấu hình được quy định bởi chuẩn SPI là pha của xung nhịp (CPHS- Clock Phase) và cực của xung nhịp (CPOL- Clock Polarity). BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP- Y SINH 8 do an CHƯƠNG 2. CƠ SỞ LÝ THUYẾT Hình 2.5: Giản đồ thời gian của giao tiếp SPI Cực của xung nhịp quyết định trạng thái rảnh của tín hiệu SCK.
Nếu CPOL= 0 thì mức logic khi ở trạng thái rảnh của SCK là mức thấp. Nếu CPOL = 1 thì ngược lại. Dựa vào pha của xung nhịp chúng ta sẽ biết lấy điểm mẫu ở đâu: - Nếu pha của xung nhịp bằng 0 thì dữ liệu được lấy mẫu khi SCK chuyển từ trạng thái rảnh sang trạng thái hoạt động, có thể là cạnh lên hoặc cạnh xuống tùy vào giá trị CPOL. - Nếu pha của xung nhịp bằng 1 thì dữ liệu được lấy mẫu khi SCK chuyển từ trạng thái hoạt động sang trạng thái rảnh.
SPI là giao tiếp đồng bộ Module SPI cho phép giao tiếp nối tiếp đồng bộ kép giữa vi xử lý với thiết bị ngoại vi: - Tín hiệu SCK được cung cấp bởi Master nhằm tạo xung đồng bộ cho phép dữ liệu được truyền đi hoặc khi đọc dữ liệu nhận được. - Khi tín hiệu SCK được phát ra thì tín hiệu này có thể thay đổi nhưng không làm hỏng dữ liệu. Lí do là trong giao tiếp SPI, tốc độ của dữ liệu truyền đi sẽ thay đổi theo sự thay đổi của SCK. Điều này rất có lợi nếu như vi xử lý bị cấp xung nhịp không chính xác.
SPI là giao tiếp trao đổi dữ liệu BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP- Y SINH 9 do an CHƯƠNG 2. CƠ SỞ LÝ THUYẾT Dữ liệu lúc nào cũng được truyền qua lại giữa các thiết bị SPI.