Chương 1: Tổng quan: Trong chương này, nh m thực hiện ề tài trình bày tổng quan về tình hình nghiên cứu về led quay POV. Mục tiêu, ối tượng và phạm vi nghiên cứu của ề tài. Chương 2: Cơ sở lý thuyết: Trong chương này, nh m thực hiện ề tài s giới thiệu về sơ lược về ARM STM32F103C8T6, phương pháp truyền iện, lý thuyết ảnh màu, hình học phẳng, IC dịch 74595, Led RGB, lập tr nh C cơ bản. Chương 3: Thiết kế và xây dựng hệ thống: Trong chương này, nh m thực hiện ề tài s ưa ra các phương án thực hiện ề tài, sơ ồ khối và chức năng từng khối trong hệ thống.
Chương 4: chương tr nh iều khiển: Trong chương này, nh m giới thiệu về cách cài ặt tạo mới một Project bằng KeilC, cách sử dụng phần mềm Image2LCD, lập trình bằng Visual studio, giải thuật ề tài. Chương 5: Kết quả so sánh, thực nghiệm, phân tích, tổng hợp. Trình bày hình ảnh sản phẩm ã hoàn thiện và kết quả ạt ược khi hoàn thành ồ án. Chương 6: Kết luận và hướng phát triển.
Trình bày những g ã làm ược và chưa làm ược so với mục tiêu và nêu hướng phát triển ồ án. 2 do an Chƣơng 2. KIT ARM STM32F103C8T6 Module ARM STM32F103C8T6 là module ược xây dựng bởi vi iều khiển STM32F103C8T6. Với thiết kế nh gọn, dễ sử dụng, module phù hợp với phù hợp với nhiều ứng dụng như ổ ĩa ộng cơ, iều khiển ứng dụng, thiết bị y tế và cầm tay, PC và thiết bị ngoại vi chơi game, nền tảng GPS,… Hình 2.1 Hình ảnh Module ARM STM32F103C8T6 Thông số kỹ thuật chính: Bảng 2.1 Thông số kỹ thuật Module ARM STM32F103C8T6 Vi iều khiển STM32F103C8T6 Điện áp hoạt ộng 2 – 3.3 VDC Tần số làm việc tối a 72 MHz Bộ nhớ Flash 64 Kbytes SRAM 20 Kbytes Low-power Sleep, Stop and Standby modes 10 kênh analog trong c 2 kênh analog 12 bit Analog Tốc ộ chuyển ổi 1 µs Khả năng ặc biệt: giữ mẫu và lưu trữ kép Số lượng timer: 7 trong c 3 timer 16 Timer bit và 2 watchdog (làm việc theo 2 chế ộ: ộc lập và cửa sổ) Các chuẩn giao tiếp hỗ trợ CAN, I2C, SPI, UART/USART, USB Debug mode Serial wire debug (SWD) & JTAG interfaces Kích thước 5.2cm Sơ đồ chân Module ARM STM32F103C8T6: 3 do an Hình 2.2 Sơ ồ chân Module ARM STM32F103C8T6 2.
Bộ định thời Timer Họ STM32F1x có 3 loại timer là: - Các timer iều khiển nâng cao (Advanced control timers – TIM1&TIM8) - Các timer cơ bản (Basic timers – TIM6&TIM7) - Các timer sử dụng cho mục ích th ng thường (General purpose timers – Timer còn lại) Timer iều khiển nâng cao là các timer 16 bit, có khả năng tự ộng nạp lại và có bộ chia trước. Các timer này có thể ược sử dụng cho nhiều mục ích khác nhau như là o ộ rộng xung hay tạo ra các dạng s ng iện áp ngõ ra với ộ rộng xung có thể ược iều biến từ vài micro giây ến vài mili giây bằng các sử dụng các bộ chia trước. Timer iều khiển nâng cao và các timer sử dụng cho mục ích th ng thường hoạt ộng hoàn toàn ộc lập với nhau và không cùng chia sẻ bất cứ tài nguyên nào của chip. Ngắt và sự kiện Ngắt là việc vi iều khiển dừng tạm thời chương tr nh ang thực thi mà i thực thi một chương tr nh khác c yêu cầu cấp thiết hơn.
Sau khi thực thi xong CPU s quay trở về thực hiện lại chương tr nh cũ. NVIC là một khối nằm trong lõi Cortex có nhiệm vụ quản lý các nguồn ngắt, do có rất nhiều nguồn có khả năng yêu cầu CPU ngắt nên chúng cần có một người quản lý chung ể sắp xếp, iều khiển mọi hoạt ộng ngắt ược diễn ra úng theo ý muốn tránh trường hợp chồng chéo, xung ột giữa các yêu cầu. Cơ chế ưu tiên ngắt: Khi có nhiều nguồn ngắt xảy ra cùng một lúc thì CPU s xử lý yều cầu của ngắt c ộ ưu tiên cao nhất dần cho ến thấp nhất. Chỉ trừ một 4 do an số ngắt không thể che thuộc về phần cứng thì thứ tự yêu tiên của các nguồn ngắt còn lại có thể ược quy ịnh bởi người lập trình.
CHUẨN TRUYỀN SPI SPI (tiếng Anh: Serial Peripheral Interface, SPI bus - Giao diện Ngoại vi Nối tiếp, bus SPI) là một chuẩn ồng bộ nối tiếp ể truyền dữ liệu ở chế ộ song công toàn phần full-duplex (hai chiều, hai phía), do công ty Motorola thiết kế nhằm ảm bảo sự liên hợp giữa các vi iều khiển và thiết bị ngoại vi một cách ơn giản và giá rẻ. Đ i khi SPI còn ược gọi là giao tiếp bốn-dây (tiếng Anh: four-wire). Khác với cổng nối tiếp chuẩn (tiếng Anh: standard serial port), SPI là giao diện ồng bộ, trong bất cứ quá trình truyền nào cũng ược ồng bộ hóa với tín hiệu ồng hồ tăc tơ chung, tín hiệu này sinh ra bởi thiết bị chủ ộng (bộ vi xử lý). Thiết bị ngoại vi bên phía nhận (bị ộng) làm ồng bộ quá trình nhận chuỗi bit với tín hiệu ồng hồ tăctơ.
C thể kết nối một số vi mạch vào mỗi giao diện ngoại vi nối tiếp của vi mạch-thiết bị chủ ộng. Thiết bị chủ ộng chọn thiết bị ộng ể truyền dữ liệu bằng cách kích hoạt tín hiệu "chọn chip" (tiếng Anh: chip select) trên vi mạch bị ộng. Thiết bị ngoại vi nếu không ược chọn bởi bộ vi xử lý s không tham gia vào quá trình truyền theo giao diện SPI.3 Chuẩn truyền SPI Các tín hiệu số trong chuẩn truyền SPI: Trong giao diện SPI có sử dụng bốn tín hiệu số: - MOSI hay SI – cổng ra của bên Master ( Master Out Slave IN). Đây là chân dành cho việc truyền tín hiệu từ thiết bị chủ ộng ến thiết bị bị ộng.
- MISO hay SO – C ng ra bên Slave (Master IN Slave Out). Đây là chân dành cho việc truyền dữ liệu từ Slave ến Master. - SCLK hay SCK là tín hiệu clock ồng bộ (Serial Clock). Xung nhịp chỉ ược tạo bởi Master.
- CS hay SS là tín hiệu chọn vi mạch ( Chip Select hoặc Slave Select). SS s ở mức cao khi không làm việc. Nếu Master kéo SS xuông thấp thì s xảy ra quá trình giao tiếp. Chỉ có một ường SS trên mỗi slave nhưng c thể có nhiều ường iều khiển SS trên master, tùy thuộc vào thiết kế của người dùng.
5 do an Nguyên lý truyền dẫn: Hình 2.4 Dạng sóng truyền SPI - Để bắt ầu hoạt ộng thì kéo chân SS xuống thấp và kích hoạt clock ở cả Maser và Slave. - Mỗi chip Master hay Slave có một thanh ghi dữ liệu 8 bits. - Cứ mỗi của xung nhịp do Master tạo ra trên ường giữ nhịp SCK, một bit trong thanh ghi dữ liệu của Master ược truyền qua Slave trên ường MOSI, ồng thời một bit trong thanh ghi dữ liệu của chip Slave cũng ược truyền qua Master trên ường MISO. - Lưu ý, c thể config tín hiệu ồng bộ clock theo sườn, theo mức ….
- Hiện tại c 4 mode cơ bản (MODE 0. 1,2,3) của SPI dựa vào thiết lập SCLK như sau: Hình 2.5 Mod truyền SPI 6 do an - Cực của xung giữ nhịp, phase và các chế ộ hoạt ộng: cực của xung giữ nhịp (Clock Polarity) ược gọi tắt là CPOL .Đây là khái niệm dùng chỉ trạng thái của chân SCK ở trạng thái nghỉ. - Ở trạng thái nghỉ (Idle), chân SCK có thể ược giữ ở mức cao (CPOL=1) hoặc thấp (CPOL=0). - Phase (CPHA) d ng ể chỉ cách mà dữ liệu ược lấy mẫu (sample) theo xung giữ nhịp.
- Dữ liệu có thể ược lấy mẫu ở cạnh lên của SCK (CPHA=0) hoặc cạnh xuống (CPHA=1). - Sự kết hợp của SPOL và CPHA làm nên 4 chế ộ hoạt ộng của SPI. Nhìn chung việc chọn 1 trong 4 chế ộ này không ảnh hưởng ến chất lượng truyền thông mà chỉ cốt sao cho có sự tương thích giữa Master và Slave. - Do 2 gói dữ liệu trên 2 chip ược gởi qua lại ồng thời nên quá trình truyền dữ liệu này ược gọi là “song c ng”.
IC 74HC595 IC 74HC595 là IC có chức năng dịch và chốt dữ liệu với mối quan hệ "vào nối tiếp và ra song song 8 bit". IC 74HC595 thường dùng trong các mạch quét led 7 , led matrix … ể tiết kiệm số chân VDK tối a (3 chân) hoặc có thể d ng ể mở rộng số chân vi iều khiển bao nhiêu tùy thích mà không IC nào có thể làm dc bằng việc mắc nối tiếp ầu vào dữ liệu các IC với nhau.6 Ảnh và sơ ồ chân IC 74HC595 Chức năng các chân: Bảng 2.2 Chức năng các chân IC 74HC595 Tên chân Chức năng Chân 1 7, 8 bit dữ liệu xuất ra 15 Chân 8 GND Chân 16 VCC Chân 9 Mở rộng port, chân dữ liệu nối tiếp Chân 10 Reset, tích cực mức thấp Chân 11 Xung clock, có 1 xung cạnh lên, dịch 1 bit vào 7 do an Chân 12 Chốt dữ liệu, chó phép xuất dữ liệu ra Chân 13 Chân khóa dữ liệu ngõ ra, tích cực mức thấp. Ngõ ra ở trạng thái trở cao. Chân 14 Đầu vào dữ liệu nối tiếp IC 74HC595 có 2 tầng thanh ghi 8 bit: Tầng thanh ghi dịch(8-bit Stage Shift Register) và tầng thanh ghi lưu trữ (8 bit store register).7 Các tầng thanh ghi của IC 74HC595 Chức năng 2 tầng thanh ghi là khi dịch chuyển dữ liệu s xảy ra ở tầng thứ nhất không làm ảnh hưởng tầng thứ 2 và không ảnh hưởng ến ngõ ra, chờ dịch chuyển xong dữ liệu mới cho phép xuất dữ liệu ra ngoài.
Bảng sự thật: Bảng 2.3 Bảng sự thật IC 74HC595 INPUT FUNCTION SER SRCLK RCLK Ngõ ra từ Q0 Q7 bị vô hiệu X X X X H hóa. Ngõ ra từ Q0 Q7 ược kích X X X X L hoạt. Trạng thái ầu tiên của thanh L H X X ghi dịch ược kéo xuống mức thấp. Các trạng thái còn lại lưu trữ dữ 8 do an liệu của trạng thái trước.
Trạng thái ầu tiên của thanh ghi dịch ược kéo lên mức cao. H H X X Các trạng thái còn lại lưu trữ dữ liệu của trạng thái trước. Dữ liệu của thanh ghi dịch ược X X X X lưu trữ trong thanh ghi lưu trữ. X: Không quan tâm (Don’t care).
ĐỊNH LUẬT HALL 2. Khái niệm Hiệu ứng Hall là một hiệu ứng vật lý ược thực hiện khi áp dụng một từ trường vuông góc lên một bản làm bằng kim loại hay chất bán dẫn hay chất dẫn iện n i chung (thanh Hall) ang c dòng iện chạy qua. Lúc người ta nhận ược hiệu iện thế (hiệu thế Hall) sinh ra tại hai mặt ối diện của thanh Hall.