Bối cảnh và vấn đề nghiên cứu

Trong chương trình đào tạo kỹ sư ngành Điện tử - Viễn thông tại Trường Đại học Bách khoa – Đại học Đà Nẵng, học phần Dự án học tập (PBL 2: Kỹ thuật mạch tương tự và số) giữ vai trò then chốt trong việc giúp sinh viên chuyển hóa hệ thống kiến thức lý thuyết đã học thành kỹ năng kỹ thuật thực tế. Bối cảnh thực tiễn của đề tài được triển khai trong giai đoạn năm 2021, thời điểm việc tiếp cận phòng thí nghiệm và quá trình trao đổi trực tiếp chịu nhiều hạn chế do ảnh hưởng của dịch bệnh COVID-19. Tuy nhiên, việc nắm vững quy trình phân tích, tính toán thiết kế, lựa chọn linh kiện, mô phỏng và cân chỉnh mạch điện tử tương tự vẫn là yêu cầu bắt buộc đối với sinh viên kỹ thuật.

Đề tài "Thiết kế mạch OTL ngõ vào đơn" được thực hiện bởi nhóm sinh viên Huỳnh Võ Thiện Tuấn và Nguyễn Thành Trung (Lớp 19DTCLC3, Nhóm học phần 19.41) dưới sự hướng dẫn của TS. Huỳnh Thanh Tùng. Nhiệm vụ trọng tâm của đồ án là thiết kế hoàn chỉnh một khối khuếch đại công suất âm tần không sử dụng biến áp ngõ ra (Output Transformerless - OTL) với cấu trúc ngõ vào đơn, sử dụng các linh kiện bán dẫn rời rạc BJT nhằm đáp ứng các chỉ tiêu kỹ thuật xác định.

Các mục tiêu và nhiệm vụ kỹ thuật cụ thể được giao trong đề tài bao gồm:

  1. Xác lập cơ sở lý thuyết toàn diện về các linh kiện bán dẫn cơ bản (Diode, Transistor lưỡng cực BJT), lý thuyết hồi tiếp âm và các cấu hình khuếch đại tín hiệu nhỏ.
  2. Khảo sát, phân tích nguyên lý làm việc, đặc tính tải, hiệu suất và độ méo của các hạng khuếch đại công suất (Class A, Class B, Class AB), từ đó lựa chọn cấu trúc mạch OTL phù hợp.
  3. Thực hiện quy trình tính toán giải tích chi tiết từng tầng mạch: từ nguồn cung cấp, tầng công suất đẩy kéo Darlington, tầng phân cực ổn định nhiệt đến các điện trở rẽ dòng và phối hợp trở kháng.
  4. Lựa chọn linh kiện bán dẫn thực tế đáp ứng các thông số giới hạn về điện áp ($V_{CE0}$), dòng điện ($I_C$) và công suất tiêu tán cực đại ($P_C$).
Thông số thiết kế Giá trị yêu cầu Đơn vị
Cấu trúc mạch khuếch đại OTL (Output Transformerless) -
Cấu hình ngõ vào Ngõ vào đơn (Single-ended) -
Loại linh kiện tích cực chính Transistor lưỡng cực (BJT) -
Công suất hiệu dụng ngõ ra ($P_L$) 15 W
Trở kháng tải loa ($R_L$) 4 $\Omega$
Trở kháng ngõ vào ($R_{in}$) 200 $\text{k}\Omega$
Băng thông tần số công tác 0,05 – 15 kHz
Hệ số méo phi tuyến ($THD$) 0,2 %

Đối tượng nghiên cứu của đồ án là mạch khuếch đại công suất âm tần OTL đơn nguồn sử dụng BJT. Phạm vi nghiên cứu tập trung vào việc mô hình hóa toán học các chế độ phân cực một chiều (DC), phân tích chế độ xoay chiều (AC) tín hiệu nhỏ và tín hiệu lớn trong dải tần số âm thanh từ $50\text{ Hz}$ đến $15\text{ kHz}$ tại Khoa Điện tử - Viễn thông, Trường Đại học Bách khoa Đà Nẵng.

Cơ sở lý thuyết và phương pháp

Cơ sở lý thuyết của đồ án được xây dựng dựa trên các nguyên lý vật lý chất bán dẫn, lý thuyết mạch điện tử tương tự và kỹ thuật điều khiển hồi tiếp:

  • Lý thuyết vật lý bán dẫn và tiếp giáp P-N: Phân tích cơ chế chuyển động của hạt dẫn đa số và thiểu số (dòng khuếch tán $I_{KT}$ và dòng trôi $I_{tr\text{ôi}}$), hiện tượng hình thành vùng điện tích không gian và hàng rào điện thế tiếp xúc. Phương trình dòng điện qua chuyển tiếp P-N được xác lập theo mô hình Shockley: $$I = I_S \left( e^{\frac{qV}{k T}} - 1 \right)$$ Trong đó $I_S$ là dòng điện ngược bão hòa, $q = 1{,}6 \times 10^{-19}\text{ C}$ là điện tích nguyên tố, $k = 1{,}38 \times 10^{-23}\text{ J/K}$ là hằng số Boltzmann, và $V$ là điện áp đặt lên tiếp xúc.
  • Lý thuyết transistor lưỡng cực (BJT): Khảo sát cấu trúc ba lớp bán dẫn (Emitter, Base, Collector) với nồng độ pha tạp chênh lệch: miền Emitter pha tạp cao nhất ($10^{19} \div 10^{21}\text{ nguyên tử/cm}^3$), miền Base mỏng và có nồng độ pha tạp thấp nhất để tối ưu hệ số truyền đạt dòng điện, miền Collector có nồng độ trung bình ($10^{13} \div 10^{15}\text{ nguyên tử/cm}^3$). Xác lập mối liên hệ giữa hệ số truyền dòng $\alpha = I_C / I_E$ ($0{,}9 \div 0{,}99$) và hệ số khuếch đại dòng điện $\beta = I_C / I_B$.
  • Lý thuyết ổn định hóa điểm làm việc tĩnh (Q-point): Đánh giá mức độ trôi điểm tĩnh do ảnh hưởng của nhiệt độ đối với dòng rỉ ngược $I_{CBO}$, hệ số $\beta$ và điện áp $V_{BE}$ thông qua hệ số ổn định nhiệt: $$S = \frac{\Delta I_C}{\Delta I_{CBO}} = \frac{1 + \beta}{1 - \beta \frac{\Delta I_B}{\Delta I_C}}$$
  • Lý thuyết hồi tiếp âm (Negative Feedback): Mô hình hóa theo công trình phát minh của kỹ sư Harold Black (1928). Biểu thức hệ số khuếch đại vòng kín: $$K'_{tp} = \frac{K}{1 + K \cdot K_n}$$ Phân tích tác động của bốn dạng hồi tiếp (áp - nối tiếp, áp - song song, dòng - nối tiếp, dòng - song song) đến việc giảm méo phi tuyến, mở rộng dải thông tần số, giảm nhiễu và định hình trở kháng vào/ra.
  • Lý thuyết khuếch đại công suất: Phân tích đường tải tĩnh (DC load line) và đường tải động (AC load line), tính toán hiệu suất chuyển đổi năng lượng ($\eta$) và công suất tiêu tán cực đại trên transistor ($P_T$).

Phương pháp nghiên cứu được áp dụng trong đề tài là phương pháp thiết kế giải tích kết hợp phương pháp đồ thị và quy trình kiểm thử từng bước. Dữ liệu tính toán được đối soát trực tiếp từ thông số kỹ thuật (Datasheet) của các linh kiện bán dẫn tiêu chuẩn và các yêu cầu kỹ thuật do giảng viên hướng dẫn quy định trong đề tài.

Nội dung chính theo từng chương

Chương 1: Diode bán dẫn

Chương này tập trung trình bày bản chất vật lý và đặc tính hoạt động của linh kiện diode bán dẫn:

  • Cấu tạo và nguyên lý tiếp giáp P-N: Giải thích sự chênh lệch nồng độ hạt dẫn dẫn đến quá trình tái hợp electron - lỗ trống tại mặt phân cách, tạo ra vùng nghèo điện tích và sinh ra điện trường tiếp xúc $E_{TX}$. Khi cân bằng động đạt được, dòng khuếch tán triệt tiêu dòng trôi ($I_{KT} = I_{tr\text{ôi}}$), làm dòng tổng qua tiếp xúc bằng 0.
  • Đặc tuyến Volt - Ampere và các chế độ phân cực: Khảo sát nhánh phân cực thuận với điện áp ngưỡng dẫn của Silic ($U_{AK} \approx 0{,}7\text{ V}$) và nhánh phân cực nghịch với dòng rỉ $I_S$ rất nhỏ.
  • Hiện tượng đánh thủng (Breakdown): Phân tích các cơ chế đánh thủng về điện (đánh thủng thác lũ - Avalanche xảy ra ở nồng độ pha tạp thấp; đánh thủng đường hầm - Zener xảy ra ở nồng độ pha tạp cao với điện áp ngưỡng $V \approx 5{,}6\text{ V}$ đối với Si) và đánh thủng do nhiệt.
  • Các thông số cơ bản: Định nghĩa điện trở một chiều ($R_{dc} = V/I$), điện trở xoay chiều ($R_{ac} = \Delta V / \Delta I$), dòng thuận cực đại ($I_F$), và các giới hạn điện áp đánh thủng.

Chương 2: Giới thiệu về transistor lưỡng cực BJT

Chương 2 phân tích chuyên sâu về linh kiện BJT – phần tử tích cực chủ đạo của toàn bộ hệ thống:

  • Nguyên lý hoạt động và các trạng thái công tác: Phân tích chi tiết ba chế độ làm việc của BJT: chế độ ngưng dẫn (cả hai chuyển tiếp $J_E$ và $J_C$ đều phân cực nghịch, $V_{BE} \le 0$), chế độ khuếch đại tuyến tính ($J_E$ phân cực thuận, $J_C$ phân cực nghịch), và chế độ dẫn bão hòa ($J_E$ và $J_C$ đều phân cực thuận, $I_B \ge I_C / \beta_{min}$).
  • Ba cấu hình mắc mạch cơ bản:
    1. Emitter chung (EC): Khuếch đại đồng thời cả điện áp và dòng điện, tín hiệu ngõ ra đảo pha $180^\circ$ so với ngõ vào;
    2. Collector chung (CC - Emitter Follower): Khuếch đại dòng điện lớn, hệ số khuếch đại điện áp $A_v \approx 1$, trở kháng vào rất cao và trở kháng ra nhỏ;
    3. Base chung (BC): Khuếch đại điện áp lớn, hệ số truyền dòng $\alpha < 1$, trở kháng vào rất bé.
  • Mạch phân cực và độ ổn định nhiệt: So sánh ba phương pháp phân cực chính:
    • Mạch phân cực bằng dòng cố định: Mạch đơn giản nhưng hệ số ổn định nhiệt kém ($S \approx 1 + \beta$);
    • Mạch phân cực bằng điện áp phản hồi: Cung cấp hồi tiếp âm DC từ cực C về cực B, cải thiện độ ổn định ($S = \frac{1 + \beta}{1 + \beta \frac{R_C}{R_C + R_B}}$);
    • Mạch phân cực bằng cầu phân áp kết hợp điện trở $R_E$: Đạt độ ổn định nhiệt cao nhất khi thỏa mãn điều kiện $R_B \ll (1 + \beta)R_E$, với $S \approx \frac{R_B + R_E}{R_E}$.
  • Đường tải tĩnh và động: Thiết lập phương trình đường tải tĩnh $I_C = \frac{V_{CC} - V_{CE}}{R_C + R_E}$ với độ dốc $-1/(R_C + R_E)$ và đường tải động với độ dốc $-1/R_C$ đi qua điểm làm việc tĩnh $Q(I_{CQ}, V_{CEQ})$.

Chương 3: Hồi tiếp

Chương 3 khảo sát vai trò của các khâu hồi tiếp trong mạch khuếch đại điện tử:

  • Phân loại hồi tiếp: Hệ thống hóa theo dạng tín hiệu lấy mẫu (hồi tiếp điện áp, hồi tiếp dòng điện), phương thức phối ghép tại ngõ vào (hồi tiếp nối tiếp, hồi tiếp song song), và tác động đại số (hồi tiếp âm, hồi tiếp dương).
  • Đặc tính của hồi tiếp âm: Làm giảm hệ số khuếch đại toàn phần đi $g = 1 + K \cdot K_n$ lần, nhưng mang lại các ưu điểm vượt trội: nâng cao độ ổn định tham số, giảm méo phi tuyến, giảm điện áp nhiễu tại ngõ vào, mở rộng dải tần đáp ứng.
  • Quy luật biến đổi trở kháng:
    • Hồi tiếp âm nối tiếp làm tăng trở kháng ngõ vào; hồi tiếp âm song song làm giảm trở kháng ngõ vào;
    • Hồi tiếp âm điện áp làm giảm trở kháng ngõ ra; hồi tiếp âm dòng điện làm tăng trở kháng ngõ ra.
  • Ứng dụng thực tế trong mạch: Khảo sát vòng hồi tiếp áp song song qua điện trở $R_B$, hồi tiếp áp nối tiếp ở mạch CC, và các vòng hồi tiếp âm DC/AC toàn mạch nhằm cố định điểm làm việc tĩnh và ổn định độ lợi trên toàn dải thông.

Chương 4: Mạch khuếch đại tín hiệu nhỏ

Khảo sát mô hình tương đương tín hiệu nhỏ xoay chiều của các tầng khuếch đại BJT:

  • Tầng Emitter chung (EC): Xác lập các công thức hệ số khuếch đại điện áp $A_v = -g_m (R_C // R_L)$, hệ số khuếch đại dòng điện $A_i$, công suất $A_p = A_v \cdot A_i$, trở kháng vào $R_{in} = R_1 // R_2 // r_\pi$ và trở kháng ra $R_{out} = r_0 // R_C$. Tầng EC được định hướng ứng dụng tại các tầng tiền khuếch đại ngõ vào và tầng khuếch đại thúc (driver stage).
  • Tầng Collector chung (CC) và Base chung (BC): Đánh giá đặc tính tương đương xoay chiều, xác định vai trò phối hợp trở kháng của tầng CC và ứng dụng của tầng BC ở các dải tần số cao.

Chương 5: Khuếch đại công suất

Phân tích nguyên lý làm việc và tính toán năng lượng cho các chế độ khuếch đại tín hiệu lớn ở tầng cuối:

  • Mạch khuếch đại chế độ A: Điểm tĩnh $Q$ nằm chính giữa đường tải tĩnh. Tín hiệu dẫn trọn vẹn $360^\circ$ của chu kỳ. Hiệu suất cực đại lý thuyết đạt: $$\max(\eta%) = \frac{\max(P_{o(ac)})}{\max(P_{i(dc)})} \times 100% = 25%$$ Méo phi tuyến nhỏ nhưng công suất tiêu tán trên transistor $P_T$ đạt cực đại khi không có tín hiệu ra tải.
  • Mạch khuếch đại chế độ B (Đẩy kéo - Push-Pull): Điểm $Q$ nằm trong vùng ngưng dẫn ($V_{BE} \approx 0$). Mỗi transistor chỉ dẫn trong một nửa chu kỳ ($180^\circ$). Hiệu suất cực đại đạt: $$\max(\eta%) = \frac{\pi}{4} \times 100% = 78{,}54%$$ Nhược điểm nghiêm trọng là hiện tượng méo xuyên tâm (crossover distortion) do điện áp ngưỡng dẫn của transistor.
  • Mạch khuếch đại chế độ AB (Cấu hình OTL và OCL): Điểm $Q$ được phân cực với một dòng tĩnh nhỏ ($I_{CQ}$ từ $20\text{ mA} \div 50\text{ mA}$) để loại bỏ méo xuyên tâm mà vẫn duy trì hiệu suất cao. So sánh hai cấu trúc:
    • OCL (Output Capacitorless): Sử dụng nguồn đôi đối xứng, không cần tụ xuất âm;
    • OTL (Output Transformerless): Sử dụng nguồn đơn duy nhất kết hợp tụ xuất âm có giá trị điện dung lớn tại ngõ ra loa.
  • Cấu hình ghép Darlington: Sử dụng cặp BJT cùng loại ghép tầng trực tiếp để tạo ra một phần tử tương đương có hệ số khuếch đại dòng điện tích hợp $\beta \approx \beta_1 \cdot \beta_2$, giúp nâng cao đáng kể trở kháng vào và giảm dòng kích thích từ tầng thúc.

Chương 6: Tính toán và thiết kế mạch

Trình bày các bước thiết kế giải tích cho khối khuếch đại công suất OTL 15 W:

  • Tính toán thông số biên độ tín hiệu trên tải loa ($R_L = 4\ \Omega$, $P_L = 15\text{ W}$):
    • Điện áp đỉnh trên tải: $V_{LP} = \sqrt{2 R_L P_L} = \sqrt{2 \times 4 \times 15} = \sqrt{120} \approx 10{,}95\text{ V}$;
    • Dòng điện đỉnh qua tải: $I_{LP} = \frac{V_{LP}}{R_L} = \frac{10{,}95}{4} \approx 2{,}74\text{ A}$.
  • Xác định điện áp nguồn cung cấp ($V_{CC}$):
    • Áp dụng hệ số sử dụng điện áp nguồn của chế độ AB là $80%$: $$V_{CC} = \frac{2 \cdot V_{LP}}{0{,}8} = \frac{2 \times 10{,}95}{0{,}8} \approx 27{,}38\text{ V}$$ (Giá trị $V_{CC}$ danh định được chọn phù hợp trong khoảng nguồn thực tế).
  • Tính toán phân cực tĩnh và điện trở cân bằng Emitter ($R_1, R_2$):
    • Chọn dòng tĩnh qua cặp BJT công suất $Q_1, Q_2$ trong dải $I_{EQ} = 20\text{ mA} \div 50\text{ mA}$;
    • Dòng cực đại qua transistor: $I_{E1p} = I_{E2p} = \frac{I_{EQ}}{2} + I_{LP}$;
    • Điện áp rơi trên điện trở cân bằng chọn theo tiêu chuẩn ổn định: $V_{R1} \ge \frac{V_L}{20}$, từ đó xác định giá trị điện trở $R_1 = R_2 = \frac{V_{R1}}{I_{E1p}}$ và công suất định mức của điện trở.
  • Tính chọn cặp transistor công suất bổ phụ ($Q_{B1}, Q_{B2}$):
    • Xác định công suất tiêu tán động cực đại và công suất tiêu tán tĩnh $P_{DC/QB1} = V_{CE/Q1} \cdot I_{CQ}$;
    • Tổng công suất tiêu tán cực đại trên mỗi BJT công suất được tính toán đạt $P_{tt\Sigma max/Q1} = 21{,}5\text{ W}$;
    • Thiết lập điều kiện chọn BJT từ bảng tra cứu linh kiện (Datasheet): dòng cực góp định mức $I_C > I_{E1p}$, điện áp đánh thủng $V_{CE0} > V_{CC}$, và công suất tiêu tán cho phép $P_C > 21{,}5\text{ W}$.
  • Tính chọn điện trở rẽ dòng ($R_3, R_4$):
    • Tính toán dòng Base tĩnh $I_{BQ1} = \frac{I_{EQ1}}{\beta_{min} + 1}$ và dòng Base cực đại $I_{Bp1} = \frac{I_{Ep1}}{\beta_{min} + 1}$ để xác định mạng phân cực thích hợp cho tầng kích Darlington.

Thiết kế và triển khai

Cấu trúc tổng thể của mạch khuếch đại công suất âm tần OTL ngõ vào đơn được thiết kế với kiến trúc đa tầng liên lạc trực tiếp, bao gồm các khối chức năng chính:

[Ngõ vào tín hiệu đơn]

Kiến trúc các tầng mạch

  1. Tầng tiền khuếch đại ngõ vào: Sử dụng cấu hình Emitter chung (EC) kết hợp mạng phân cực cầu phân áp, đảm bảo trở kháng vào đạt yêu cầu $R_{in} = 200\text{ k}\Omega$, thực hiện khuếch đại điện áp cho tín hiệu âm tần từ dải $0{,}05\text{ kHz}$ đến $15\text{ kHz}$.
  2. Tầng kích/thúc (Driver Stage): Khuếch đại biên độ điện áp và dòng điện lên mức đủ lớn để điều khiển tầng công suất, kết hợp biến trở cân chỉnh phân cực tĩnh $R_2$ nhằm đưa điểm làm việc của tầng ra vào chế độ AB.
  3. Tầng công suất đẩy kéo AB bổ phụ (Complementary Push-Pull): Sử dụng cặp transistor công suất bổ phụ ghép Darlington (gồm BJT loại NPN và PNP) có đặc tính đối xứng. BJT nhánh trên dẫn ở bán kỳ dương, BJT nhánh dưới dẫn ở bán kỳ âm.
  4. Khối xuất âm và hồi tiếp: Sử dụng một tụ hóa xuất âm có trị số lớn để ngăn thành phần một chiều $V_{CC}/2$ đặt lên loa, chỉ cho tín hiệu xoay chiều đi qua tải $4\ \Omega$. Mạng hồi tiếp âm toàn mạch được đấu nối từ ngõ ra trước tụ về tầng đầu nhằm triệt tiêu méo phi tuyến xuống dưới ngưỡng $0{,}2%$.

Bảng tổng hợp các biểu thức tính toán thiết kế tầng công suất

Đại lượng thiết kế Biểu thức giải tích áp dụng Giá trị tính toán lý thuyết
Điện áp đỉnh trên tải ($V_{LP}$) $\sqrt{2 \cdot R_L \cdot P_L}$ $10{,}95\text{ V}$
Dòng điện đỉnh trên tải ($I_{LP}$) $\frac{V_{LP}}{R_L}$ $2{,}74\text{ A}$
Công suất hiệu dụng ra tải ($P_L$) $\frac{1}{2} R_L \cdot I_{LP}^2 = \frac{V_{LP}^2}{2 R_L}$ $15\text{ W}$
Điện áp nguồn cấp danh định ($V_{CC}$) $\frac{2 \cdot V_{LP}}{0{,}8}$ (với hiệu suất dùng nguồn $80%$) $\approx 27{,}4\text{ V}$
Dòng tĩnh phân cực chế độ AB ($I_{EQ}$) Chọn trong dải quy chuẩn $20 \div 50\text{ mA}$
Công suất tiêu tán cực đại BJT ($P_{tt\Sigma max}$) $P_{tt(ac)max} + P_{DC} = \frac{V_{CC}^2}{\pi^2 R_L} + V_{CEQ} \cdot I_{CQ}$ $21{,}5\text{ W}$
Tiêu chí chọn BJT công suất ($Q_{B1}, Q_{B2}$) $I_C > I_{Ep};\ V_{CE0} > V_{CC};\ P_C > P_{tt\Sigma max}$ Theo Datasheet linh kiện

Quá trình thực hiện và đánh giá đồ án

Căn cứ theo Phiếu đánh giá quá trình thực hiện đồ án môn học được phê duyệt ngày 22/12/2021 bởi TS. Huỳnh Thanh Tùng, toàn bộ quá trình thiết kế được phân chia thành 4 giai đoạn kiểm soát nghiêm ngặt:

  1. Giai đoạn 1 - Giao đề tài: Tiếp nhận và phân tích các chỉ tiêu kỹ thuật ($P_L = 15\text{ W}$, $R_L = 4\ \Omega$, $THD \le 0{,}2%$, BW $= 0{,}05 \div 15\text{ kHz}$) (Đánh giá: Đạt yêu cầu).
  2. Giai đoạn 2 - Hoàn thành tính toán: Thiết lập hệ thống công thức giải tích, tính toán chọn nguồn, phân cực DC và các giá trị điện trở/tụ điện trong mạch (Đánh giá: Đạt yêu cầu).
  3. Giai đoạn 3 - Mô phỏng/mạch: Thực hiện mô phỏng kiểm chứng đáp ứng tần số, độ méo và biên độ tín hiệu trên tải; lắp ráp và đo đạc kiểm tra thông số mạch (Đánh giá: Đạt yêu cầu).
  4. Giai đoạn 4 - Hoàn thành báo cáo: Tổng hợp tài liệu thuyết minh, hoàn thiện bản vẽ kỹ thuật và nghiệm thu đồ án (Đánh giá: Đạt yêu cầu).

Kết quả và đóng góp

Kết quả kỹ thuật đạt được

  • Đã hoàn thành quy trình tính toán thiết kế giải tích hoàn chỉnh cho mạch khuếch đại công suất âm tần OTL ngõ vào đơn, đáp ứng đầy đủ các chỉ tiêu kỹ thuật: công suất ra tải $15\text{ W}$ trên trở kháng loa $4\ \Omega$, băng thông tần số âm tần $50\text{ Hz} \div 15\text{ kHz}$.
  • Xác định chính xác các giá trị định mức cho linh kiện bán dẫn: công suất tiêu tán cực đại trên mỗi BJT công suất là $21{,}5\text{ W}$, xác lập điều kiện biên an toàn cho dòng điện cực góp $I_C$ và điện áp đánh thủng $V_{CE0}$ đối với nguồn cung cấp đơn $V_{CC} \approx 27{,}4\text{ V}$.
  • Ứng dụng thành công cấu hình Darlington và mạng phân cực AB với dòng tĩnh $20 \div 50\text{ mA}$, giải quyết triệt để bài toán méo xuyên tâm của Class B trong khi vẫn duy trì hiệu suất cao vượt trội so với Class A ($25%$).

Giải pháp kỹ thuật tác giả đề xuất

  • Ổn định nhiệt và cân bằng dòng: Bố trí các điện trở Emitter $R_1, R_2$ có giá trị tính toán theo tỷ lệ sụt áp $V_{R1} \ge V_L / 20$, kết hợp mạch hồi tiếp âm cục bộ để hạn chế hiện tượng trôi nhiệt của transistor công suất khi làm việc ở mức công suất cao.
  • Cân chỉnh méo tối ưu: Tích hợp nhánh biến trở $R_2$ tại tầng thúc để hiệu chỉnh chính xác điện áp phân cực giữa hai cực Base của cặp transistor công suất, đảm bảo tín hiệu ngõ ra đạt độ méo phi tuyến nhỏ nhất ($\le 0{,}2%$).

Đóng góp thực tiễn của đồ án

  • Hệ thống hóa toàn diện phương pháp luận thiết kế mạch khuếch đại công suất âm tần dùng linh kiện bán dẫn rời rạc BJT, tạo ra tài liệu hướng dẫn kỹ thuật chi tiết từ khâu lý thuyết linh kiện đến các bước tính chọn tham số thực tế.
  • Đóng góp mô hình tính toán giải tích mạch OTL có tính ứng dụng cao trong học phần PBL Kỹ thuật mạch tương tự và số, giúp sinh viên nắm vững mối quan hệ giữa chế độ tĩnh DC và chế độ động AC trong các mạch điện tử công suất nhỏ và vừa.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của đề tài

  • Điều kiện thực nghiệm: Báo cáo ghi nhận hạn chế về mặt kinh nghiệm thiết kế ban đầu và quá trình tương tác, chế tạo thực tế do tác động của dịch bệnh COVID-19 trong năm 2021.
  • Đặc tính linh kiện rời rạc: Mạch OTL sử dụng cặp transistor bổ phụ NPN - PNP rời rạc đòi hỏi sự đồng nhất cao về hệ số $\beta$ và đặc tuyến V-A; sự sai lệch thông số thực tế giữa các linh kiện thương mại có thể gây mất đối xứng bán kỳ tín hiệu.
  • Hạn chế của tụ xuất âm: Việc sử dụng tụ xuất âm dung lượng lớn ở ngõ ra loa làm suy giảm đáp ứng tần số thấp (tiếng trầm) và có thể gây biến dạng tín hiệu nếu tụ bị suy hao hoặc có dòng rò sau thời gian dài hoạt động.

Hướng phát triển tiếp theo

  • Nghiên cứu chuyển đổi và nâng cấp từ cấu trúc nguồn đơn OTL sang cấu hình OCL (Output Capacitorless) sử dụng nguồn đôi đối xứng nhằm loại bỏ hoàn toàn tụ xuất âm, giúp mở rộng đáp ứng tần số về dải $0\text{ Hz}$ (DC) và nâng cao chất lượng âm thanh.
  • Tích hợp các mạch bảo vệ quá dòng, bảo vệ ngắn mạch ngõ ra tải loa và bảo vệ quá nhiệt cho tầng công suất.
  • Thiết kế mạch in (PCB) tối ưu hóa đường mạch chống nhiễu âm tần, đồng thời ứng dụng các vi mạch khuếch đại thuật toán (Op-Amp) ở tầng đầu để tăng cường hệ số khử tín hiệu đồng pha (CMRR) và giảm thiểu số lượng linh kiện rời rạc.

Giá trị tham khảo

Đồ án là tài liệu tham khảo có giá trị chuyên môn cao đối với các đối tượng và học phần sau:

  • Sinh viên ngành Kỹ thuật Điện tử - Viễn thông, Kỹ thuật Điện, và Kỹ thuật Điều khiển: Sử dụng làm tài liệu tham khảo trực tiếp cho các đồ án môn học, đồ án PBL 2, các bài thí nghiệm Kỹ thuật mạch điện tử và Thiết kế mạch âm tần.
  • Nội dung tham khảo trọng tâm:
    • Chương 2 & Chương 5: Cung cấp phương pháp phân tích đường tải tĩnh/động và quy trình tính toán năng lượng cho các chế độ khuếch đại công suất Class A, B, AB.
    • Chương 3: Hệ thống hóa lý thuyết hồi tiếp và công thức tính toán độ ổn định nhiệt $S$, rất hữu ích cho việc thiết kế các mạch khuếch đại có độ tin cậy cao.
    • Chương 6: Trình bày chi tiết từng bước tính chọn dòng áp, công suất tiêu tán và quy cách linh kiện từ Datasheet cho tầng đẩy kéo Darlington OTL.

Câu hỏi thường gặp

1. Mạch OTL trong đồ án được thiết kế với các chỉ tiêu kỹ thuật chính nào?

Mạch OTL ngõ vào đơn được thiết kế với công suất ngõ ra hiệu dụng $15\text{ W}$, kéo tải loa trở kháng $4\ \Omega$, trở kháng ngõ vào đạt $200\text{ k}\Omega$, băng thông tần số làm việc trong dải âm thanh từ $0{,}05\text{ kHz}$ đến $15\text{ kHz}$ ($50\text{ Hz} \div 15\text{ kHz}$) và hệ số méo phi tuyến kiểm soát ở mức $0{,}2%$.

2. Vì sao đồ án lựa chọn chế độ khuếch đại AB cho tầng công suất thay vì chế độ A hay chế độ B thuần túy?

Chế độ A có ưu điểm méo phi tuyến rất thấp nhưng hiệu suất cực đại chỉ đạt tối đa $25%$, phần lớn năng lượng bị tiêu tán thành nhiệt trên BJT ngay cả khi không có tín hiệu vào. Chế độ B đạt hiệu suất cao ($78{,}54%$) nhưng transistor chỉ dẫn khi điện áp vào vượt ngưỡng dẫn ($V_{BE} > 0{,}7\text{ V}$), gây ra méo xuyên tâm nghiêm trọng. Chế độ AB kết hợp ưu điểm của cả hai: phân cực một dòng tĩnh nhỏ ($20 \div 50\text{ mA}$) để đưa BJT vào vùng dẫn nhẹ, loại bỏ hoàn toàn méo xuyên tâm mà vẫn đảm bảo hiệu suất năng lượng cao.

3. Điện trở Emitter $R_1, R_2$ tại tầng công suất đảm nhận chức năng kỹ thuật gì?

Điện trở $R_1, R_2$ được mắc tại cực Emitter của hai transistor công suất $Q_1, Q_2$ nhằm hai nhiệm vụ: cân bằng dòng điện giữa hai nhánh đẩy kéo đối xứng và tạo hồi tiếp âm dòng điện cục bộ để ổn định nhiệt. Khi nhiệt độ tăng làm dòng $I_C, I_E$ tăng, sụt áp trên $R_1, R_2$ tăng theo làm giảm điện áp phân cực $V_{BE}$, từ đó tự động ghìm dòng điện không bị tăng mất kiểm soát. Giá trị điện áp trên các điện trở này được chọn thỏa mãn điều kiện $V_{R1} \ge V_L / 20$.

4. Cấu hình Darlington mang lại lợi ích gì trong thiết kế mạch khuếch đại công suất OTL?

Cấu hình Darlington ghép hai BJT cùng loại giúp tạo ra một phần tử tương đương có hệ số khuếch đại dòng điện tích hợp rất lớn ($\beta \approx \beta_1 \cdot \beta_2$), nâng cao trở kháng ngõ vào lên mức hàng $\text{M}\Omega$ và hạ thấp trở kháng ngõ ra. Điều này giúp tầng thúc chỉ cần cung cấp một dòng kích rất nhỏ ($I_B \approx I_E / (\beta_{min} + 1)$) mà vẫn điều khiển được dòng tải cực đại lên tới $2{,}74\text{ A}$ qua loa.

5. Công suất tiêu tán cực đại trên mỗi transistor công suất được xác định là bao nhiêu và gồm những thành phần nào?

Tổng công suất tiêu tán cực đại trên mỗi BJT công suất ($Q_{B1}, Q_{B2}$) được tính toán là $P_{tt\Sigma max} = 21{,}5\text{ W}$. Giá trị này bao gồm hai thành phần: công suất tiêu tán xoay chiều cực đại khi có tín hiệu biến thiên lớn trên tải ($P_{tt(ac)max} = \frac{V_{CC}^2}{\pi^2 R_L} \approx \frac{V_{CC}}{2\pi} I_L - \frac{1}{4} I_L^2 R_L$) và công suất tiêu tán tĩnh một chiều do dòng tĩnh duy trì ($P_{DC} = V_{CEQ} \cdot I_{CQ} = \frac{V_{CC}}{2} \cdot I_{CQ}$).

Kết luận

Đồ án "Thiết kế mạch OTL ngõ vào đơn" của sinh viên Huỳnh Võ Thiện Tuấn và Nguyễn Thành Trung là công trình nghiên cứu và thiết kế kỹ thuật hoàn chỉnh trong khuôn khổ học phần PBL 2 tại Trường Đại học Bách khoa – Đại học Đà Nẵng. Đề tài đã xây dựng cơ sở lý thuyết vững chắc về linh kiện bán dẫn Diode, BJT, mạch hồi tiếp và các cấu hình khuếch đại âm tần tín hiệu nhỏ/lớn. Toàn bộ quy trình tính toán giải tích mạch OTL công suất $15\text{ W}$ trên tải $4\ \Omega$ được trình bày rõ ràng, giải quyết hiệu quả bài toán ổn định nhiệt và giảm thiểu méo phi tuyến. Đây là tài liệu học thuật có giá trị tham khảo thiết thực cho sinh viên khối ngành kỹ thuật điện - điện tử trong việc nghiên cứu và thực hành thiết kế mạch điện tử tương tự.