Bối cảnh và vấn đề nghiên cứu

Xử lý tín hiệu số (Digital Signal Processing – DSP), hay tổng quát hơn là xử lý tín hiệu rời rạc theo thời gian, giữ vai trò nền tảng trong các lĩnh vực công nghệ cao như viễn thông, đa phương tiện, quân sự và y tế. Trong kỹ thuật y sinh, tín hiệu điện tim (Electrocardiogram – ECG) là một trong những tín hiệu điện sinh học kinh điển và quan trọng nhất, phản ánh hoạt động điện học của tim nhằm phục vụ chẩn đoán và điều trị bệnh lý tim mạch.

Do tín hiệu ECG thu thập từ bề mặt da thông qua các điện cực có biên độ rất nhỏ (điện áp sóng P chỉ khoảng $0{,}25\text{ mV}$), tín hiệu này rất dễ bị suy hao và biến dạng bởi nhiều nguồn nhiễu:

  • Nhiễu tần số công nghiệp $50\text{ Hz}$ phát sinh từ lưới điện xoay chiều trong các bệnh viện, phòng khám.
  • Nhiễu sóng cơ do hiện tượng run cơ (dải tần $20\text{ Hz} - 30\text{ Hz}$) khi bệnh nhân căng thẳng.
  • Nhiễu trôi đường đẳng điện tần số thấp do nhịp hô hấp.
  • Nhiễu do tiếp xúc kém giữa bề mặt da và điện cực đo.

Trong các loại nhiễu trên, nhiễu $50\text{ Hz}$ tác động trực tiếp làm biến dạng phức bộ QRS, sai lệch đoạn ST và thay đổi hình dạng sóng T, dẫn đến nguy cơ chẩn đoán sai các bệnh lý nguy hiểm như thiếu máu cục bộ cơ tim hay nhồi máu cơ tim cấp. Trước yêu cầu lọc bỏ nhiễu với tốc độ xử lý cao và độ linh hoạt về phần cứng, công nghệ vi mạch mảng logic khả trình FPGA (Field-Programmable Gate Array) kết hợp ngôn ngữ mô tả phần cứng VHDL mang lại giải pháp tái cấu trúc mạch linh hoạt, tối ưu chi phí và thời gian thiết kế hơn so với các bộ vi xử lý chuyên dụng hoặc vi mạch ASIC.

Đề tài đặt ra mục tiêu xây dựng bộ lọc số trên nền tảng FPGA để lọc nhiễu cho tín hiệu điện tim ECG, phục vụ việc khôi phục dạng sóng trung thực. Để thực hiện mục tiêu này, 8 nhiệm vụ nghiên cứu được xác định theo tiến trình:

  1. Nghiên cứu tổng quan về FPGA, ngôn ngữ VHDL, tín hiệu ECG, các bộ lọc thông thấp (LPF), thông cao (HPF), thông dải (BPF).
  2. Nghiên cứu cấu trúc và nguyên lý hoạt động của kit FPGA Altera – DE2-115.
  3. Thiết kế các bộ lọc số và tiến hành mô phỏng trên phần mềm MATLAB (Simulink/FDATool).
  4. Mô phỏng và thực thi bộ lọc trên kit FPGA Altera – DE2-115 thông qua chuyển đổi mã VHDL.
  5. Chạy thử nghiệm hệ thống xử lý tín hiệu.
  6. Chỉnh sửa các lỗi lập trình và lỗi phần cứng của thiết bị.
  7. Viết luận văn tốt nghiệp.
  8. Báo cáo đề tài tốt nghiệp.

Đối tượng và phạm vi nghiên cứu:

  • Đối tượng nghiên cứu: Tín hiệu điện tim ECG, các thuật toán lọc số đáp ứng xung hữu hạn (FIR), công cụ thiết kế MATLAB/Simulink/FDATool, ngôn ngữ VHDL và kit phát triển FPGA Altera DE2-115.
  • Phạm vi thông số: Bộ lọc tập trung vào các dạng lọc thông thấp, thông cao và thông dải, hoạt động trong dải tần số dao động từ $50\text{ Hz}$ đến $120\text{ Hz}$.
  • Phạm vi phần cứng: Thực thi và cấu hình trên chip Altera Cyclone IV EP4CE115F29C7N thuộc kit DE2-115.

Cơ sở lý thuyết và phương pháp nghiên cứu

Cơ sở lý thuyết

Hệ thống lý thuyết của đồ án được xây dựng trên ba trục nội dung chính:

  1. Điện sinh lý học và đặc tính tín hiệu điện tim (ECG):

    • Hệ thống dẫn truyền: Nút xoang nhĩ (SAN, phát xung nhịp $120\text{ lần/phút}$), đường liên nút, nút nhĩ thất (AVN, phát nhịp $50-60\text{ lần/phút}$, độ trễ khoảng $100\text{ ms}$), bó His (phát nhịp $30-40\text{ lần/phút}$) và mạng lưới sợi Purkinje.
    • Các thành phần dạng sóng chuẩn:
      • Sóng P: Quá trình khử cực tâm nhĩ, thời gian $0{,}05\text{ s} - 0{,}1\text{ s}$, biên độ $\approx 0{,}25\text{ mV}$, trục điện nhĩ $+49^\circ$.
      • Đoạn PR: Thời gian dẫn truyền từ nhĩ xuống thất qua nút AV.
      • Phức bộ QRS: Khử cực hai tâm thất, gồm các sóng Q (khử cực vách liên thất), sóng R (khử cực xuyên tâm thất) và sóng S (khử cực vùng đáy thất); thời gian ngắn $\approx 0{,}07\text{ s}$, trục điện tim trung bình $\approx 85^\circ$.
      • Đoạn ST và Sóng T: Thời kỳ tái cực tâm thất; đoạn ST nằm trên đường đẳng điện, sóng T không đối xứng có sườn lên thoải, sườn xuống dốc.
      • Sóng U: Giai đoạn tái cực muộn.
    • Phổ tần số tín hiệu: Tín hiệu ECG chuẩn phân bố trong dải $0{,}05\text{ Hz} - 100\text{ Hz}$ (vùng chẩn đoán thông thường từ $0{,}5\text{ Hz} - 80\text{ Hz}$). Biến thiên nhịp tim gồm dải tần số cao HF ($0{,}15 - 0{,}4\text{ Hz}$), tần số thấp LF ($0{,}04 - 0{,}15\text{ Hz}$), rất thấp VLF ($0{,}003 - 0{,}04\text{ Hz}$) và cực thấp ULF ($0 - 0{,}003\text{ Hz}$).
    • Phương pháp thu nhận: Phương pháp Oscillometric (áp suất động mạch), phương pháp điện tâm đồ qua các đạo trình (3 điện cực thu 3 đạo trình, 5 điện cực thu 7 đạo trình, máy chuyên dụng thu 12 đạo trình), phương pháp hấp thụ quang học (quang thể tích PPG đo thành phần AC/DC).

  2. Lý thuyết tín hiệu số và bộ lọc số FIR:

    • Quá trình số hóa qua bộ biến đổi tương tự - số ADC gồm: rời rạc hóa (lấy mẫu), lượng tử hóa và mã hóa.
    • Cấu trúc hệ thống rời rạc xây dựng từ bốn phần tử toán học cơ bản: bộ cộng, bộ nhân, bộ nhân hằng số và bộ trễ đơn vị $z^{-1}$.
    • Bộ lọc số FIR (Finite Impulse Response) có đáp ứng xung hữu hạn chiều dài $N$, là hệ thống không đệ quy, luôn ổn định và dễ đảm bảo pha tuyến tính. Phương trình sai phân và hàm truyền: $$y(n) = \sum_{i=0}^{k-1} b_i x(n-i)$$ $$H(z) = \sum_{i=0}^{k-1} b_i z^{-i} = b_0 + b_1 z^{-1} + b_2 z^{-2} + \dots + b_{k-1} z^{-(k-1)}$$
    • Cấu hình thực thi: Dạng chính tắc (Direct Form) và dạng chuyển vị (Transposed Form).

  3. Nền tảng công cụ và vi mạch FPGA:

    • Cấu trúc FPGA gồm các khối logic khả trình (Logic Cells chứa bảng tra LUT, thanh ghi, bộ cộng), khối nhớ RAM nhúng, các khối DSP chuyên dụng và ma trận kết nối lập trình được.
    • Ngôn ngữ VHDL (Very High Speed Integrated Circuit Hardware Description Language) mô tả cấu trúc phần cứng thông qua khai báo thực thể (Entity) và kiến trúc (Architecture).

Phương pháp nghiên cứu

  • Phương pháp thiết kế dựa trên mô hình (Model-Based Design - MBD): Sử dụng hộp công cụ FDATool (Filter Design & Analysis Tool) và trình mô phỏng Simulink trong MATLAB R2018a để cấu hình thông số, tính toán hệ số lọc, khảo sát đáp ứng tần số - pha, sau đó tự động xuất mã VHDL phục vụ tổng hợp phần cứng.
  • Phương pháp mô phỏng và kiểm tra chức năng (Functional Simulation): Xây dựng các kịch bản mô phỏng tín hiệu ECG bị tác động bởi sóng nhiễu hình sin $50\text{ Hz}$ và nguồn nhiễu ngẫu nhiên (Random Source). Sử dụng phần mềm ModelSim để mô phỏng dạng sóng mức thanh ghi trước khi nạp xuống vi mạch.
  • Nguồn dữ liệu: Dữ liệu tín hiệu điện tim ECG chuẩn được mô phỏng và thu thập trực tiếp trong môi trường MATLAB.

Thiết kế và triển khai hệ thống

Kiến trúc tổng thể hệ thống

Hệ thống xử lý và lọc nhiễu tín hiệu ECG được tổ chức qua quy trình khép kín từ khâu thiết kế thuật toán đến tổng hợp phần cứng:

[Tín hiệu ECG + Nhiễu (50Hz / Random)]
[MATLAB / FDATool / Simulink]
   - Thiết kế thông số LPF, HPF, BPF
   - Khảo sát đáp ứng biên độ - tần số
   - Kiểm thử thuật toán lọc trên Simulink
[Tạo mã nguồn phần cứng VHDL (HDL Coder / FDATool)]
[Phần mềm Altera Quartus II]
   - Thiết kế sơ đồ khối (Block Diagram)
   - Phân tích và tổng hợp (Analysis & Synthesis)
   - Gán chân I/O và biên dịch dự án
[Nạp cấu hình xuống Kit FPGA DE2-115 (EP4CE115F29C7N)]

Các khối chức năng và thông số kỹ thuật

  1. Khối tạo và phối ghép tín hiệu trên Simulink:

    • Khối Sine Wave: Tạo sóng hình sin đại diện cho nhiễu lưới điện $50\text{ Hz}$ hoặc các thành phần tần số xác định. Cài đặt các thông số: Biên độ (Amplitude), Tần số (Frequency tính bằng Hz), Pha (Phase offset), Thời gian lấy mẫu (Sample time).
    • Khối Random Source: Tạo nhiễu ngẫu nhiên dạng Gauss mô phỏng các nguồn tạp âm sinh học và đường truyền.
    • Khối Sum & Gain: Thực hiện cộng tín hiệu ECG gốc với tín hiệu nhiễu và khuếch đại biên độ trước khi đưa vào bộ lọc.
    • Khối Scope: Hiển thị dạng sóng tín hiệu đầu vào, tín hiệu sau pha trộn nhiễu và tín hiệu sau khi lọc.

  2. Cấu hình các bộ lọc FIR trên FDATool:

    • Bộ lọc thông thấp (LPF): Triệt tiêu các thành phần nhiễu tần số cao nằm ngoài dải điện tim và các thành phần hài trên dải quy định.
    • Bộ lọc thông cao (HPF): Loại bỏ hiện tượng trôi đường đẳng điện tần số cực thấp do hô hấp và tiếp xúc điện cực.
    • Bộ lọc thông dải (BPF): Giữ lại dải phổ hữu ích của tín hiệu ECG (chẳng hạn vùng $0{,}5\text{ Hz} - 80\text{ Hz}$ hoặc khoảng tần số khảo sát $50 - 120\text{ Hz}$) và loại trừ năng lượng ngoài băng.

  3. Chuyển đổi mã và thực thi phần cứng trên Quartus II & ModelSim:

    • Xuất mã nguồn VHDL trực tiếp từ giao diện FDATool thông qua chức năng tạo mã tự động.
    • Khởi tạo dự án trên Altera Quartus II, đưa các tập tin mã nguồn VHDL vào cây thư mục thiết kế.
    • Vẽ sơ đồ khối kết nối mức đỉnh (Top-Level Block Diagram) trong giao diện Block Diagram/Schematic của Quartus II.
    • Chạy quy trình kiểm tra lỗi cú pháp, phân tích logic và tổng hợp phần cứng (Analysis & Synthesis).
    • Thiết lập môi trường mô phỏng trên ModelSim phiên bản 6: khởi tạo dự án, biên dịch mã nguồn, chạy mô phỏng dạng sóng (Waveform) để đối chiếu đáp ứng xung và giá trị ngõ ra số với kết quả mô phỏng toán học trên MATLAB.
    • Chuẩn bị tệp cấu hình nạp xuống bộ nhớ SRAM/Flash của chip FPGA Cyclone IV EP4CE115F29C7N trên kit DE2-115.

Nội dung chính theo từng chương

Tên chương trong văn bản Nội dung cốt lõi và các luận điểm chính
Chương 1: Tổng quan Đặt vấn đề về tầm quan trọng của xử lý tín hiệu số và sự phát triển của công nghệ FPGA. Phân tích các nghiên cứu liên quan trước đó (như bộ lọc FIR dùng EDA Xilinx, lọc nhiễu ECG dùng biến đổi Wavelet trên FPGA Xilinx, lọc số trên vi điều khiển dsPIC30F3012). Xác định mục tiêu thiết kế bộ lọc số trên nền tảng FPGA Altera DE2-115, giới hạn dải tần lọc từ $50\text{ Hz} đến 120\text{ Hz}$ và thiết lập cấu trúc 5 chương của đồ án.
Chương 2: Cơ sở lý thuyết Cung cấp hệ thống lý thuyết toàn diện gồm 6 phân mục lớn: (1) Cấu trúc giải phẫu tim, cơ chế điện học, nguồn gốc các sóng P, Q, R, S, T, U, các phương pháp đo ECG và đặc tính của các nguồn nhiễu y sinh (đặc biệt là nhiễu $50\text{ Hz}$); (2) Lý thuyết tín hiệu số, hệ thống xử lý số đệ quy/không đệ quy, cấu trúc và toán học của bộ lọc FIR (LPF, HPF, BPF) dạng chính tắc và chuyển vị; (3) Hướng dẫn lập trình MATLAB (M-file Script/Function, các lệnh điều khiển), thư viện khối Simulink và công cụ FDATool; (4) Khái niệm, kiến trúc vi mạch SRAM/OTP FPGA và phần mềm Altera Quartus II; (5) Đặc tính kỹ thuật kit Altera DE2-115 (chip Cyclone IV EP4CE115F29C7N); (6) Cấu trúc ngữ pháp, kiểu dữ liệu và đối tượng trong ngôn ngữ mô tả phần cứng VHDL.
Chương 3: Thiết kế và thi công Triển khai chi tiết hai giai đoạn tính toán và thi công: (1) Tính toán thiết kế bộ lọc FIR theo phương pháp MBD trên MATLAB/FDATool, cấu hình các khối Simulink tương ứng cho ba chế độ LPF, HPF, BPF kết hợp mô hình nhiễu hình sin và nhiễu ngẫu nhiên; (2) Thi công trên môi trường EDA: xuất mã VHDL từ FDATool, thiết lập sơ đồ khối kết nối trong Quartus II, chạy phân tích và tổng hợp hệ thống (Analysis & Synthesis), thiết lập dự án mô phỏng trên ModelSim v6, biên dịch thành công và mô tả quy trình nạp cấu hình xuống chip FPGA.
Chương 4: Kết quả - Nhận xét - Đánh giá Trình bày và phân tích các biểu đồ dạng sóng thu được từ mô phỏng: kết quả mô phỏng trên MATLAB/Simulink cho 4 trường hợp thử nghiệm lọc thông thấp, 4 trường hợp lọc thông cao, các trường hợp lọc thông dải, và các trường hợp lọc nhiễu ngẫu nhiên có khuếch đại. Đưa ra kết quả mô phỏng dạng sóng số trên phần mềm ModelSim để chứng minh tính chính xác của thuật toán lọc sau khi chuyển mã sang VHDL. Đưa ra nhận xét, đánh giá về chất lượng khử nhiễu và độ méo dạng sóng.
Chương 5: Kết luận và hướng phát triển Tổng kết toàn bộ các kết quả đạt được về mặt thiết kế lý thuyết, mô phỏng thuật toán trên MATLAB và chuyển đổi mã phần cứng VHDL thực thi trên FPGA Altera DE2-115. Xác định các mặt hạn chế còn tồn tại và đề xuất các hướng nghiên cứu mở rộng trong tương lai.

Kết quả và đóng góp

Kết quả nghiên cứu chính

  1. Thiết kế và mô phỏng hoàn chỉnh trên MATLAB/Simulink:

    • Xây dựng thành công các mô hình lọc FIR cho cả 3 chế độ: lọc thông thấp (LPF), lọc thông cao (HPF) và lọc thông dải (BPF).
    • Khảo sát đáp ứng lọc qua nhiều trường hợp kiểm thử thực tế trên Simulink:
      • Bộ lọc thông thấp (LPF): Đã tiến hành thử nghiệm và trích xuất dạng sóng thành công qua 4 trường hợp mô phỏng khác nhau (Trường hợp 1 đến Trường hợp 4), cùng 3 lần thử nghiệm lọc nhiễu ngẫu nhiên có khuếch đại (Lần 1, Lần 2, Lần 3).
      • Bộ lọc thông cao (HPF): Đã thực hiện và đánh giá dạng sóng qua 4 trường hợp mô phỏng độc lập (Trường hợp 1 đến Trường hợp 4) và 2 lần thử nghiệm lọc nhiễu ngẫu nhiên có khuếch đại.
      • Bộ lọc thông dải (BPF): Kiểm thử đáp ứng trên hệ thống lọc thông dải tiêu chuẩn và 2 lần thử nghiệm lọc nhiễu ngẫu nhiên có khuếch đại.
    • Dạng sóng sau lọc khôi phục rõ nét các thành phần đặc trưng của tín hiệu ECG (sóng P, phức bộ QRS và sóng T), triệt tiêu hiệu quả các thành phần dao động tần số cao và nhiễu ngẫu nhiên.

  2. Chuyển đổi mã và kiểm chứng phần cứng:

    • Chuyển đổi thành công cấu trúc lọc FIR từ công cụ FDATool sang mã nguồn mô tả phần cứng VHDL chuẩn.
    • Biên dịch và tổng hợp logic thành công trên phần mềm Altera Quartus II mà không phát sinh lỗi cú pháp hay vi phạm ràng buộc thiết kế.
    • Kết quả mô phỏng chức năng trên phần mềm ModelSim (Hình 4.20) cho thấy các thanh ghi ngõ ra số tái hiện chính xác đáp ứng xung và khử được các giá trị biên độ nhiễu đồng bộ với mô hình toán học ban đầu trên MATLAB.

Đóng góp của đề tài

So với các công trình nghiên cứu trước đó được nhóm tác giả khảo sát trong phần tổng quan (như đề tài sử dụng công nghệ FPGA Xilinx với biến đổi Wavelet rời rạc DWT, hoặc đề tài lọc số trên vi điều khiển dsPIC30F3012), đồ án này mang lại những đóng góp cụ thể:

  • Làm chủ quy trình thiết kế theo mô hình (Model-Based Design): tích hợp từ khâu mô phỏng thuật toán trên MATLAB/Simulink/FDATool đến khâu tự động sinh mã VHDL, giúp rút ngắn thời gian phát triển và giảm thiểu sai sót so với việc viết mã phần cứng thủ công.
  • Ứng dụng thành công dòng chip FPGA Cyclone IV (EP4CE115F29C7N) trên kit Altera DE2-115 cho bài toán xử lý tín hiệu y sinh, mở rộng hướng tiếp cận phần cứng bên cạnh các dòng chip Xilinx truyền thống.
  • Cung cấp tài liệu chi tiết về đặc tính điện học của tim, cơ chế phát sinh các loại nhiễu y sinh và phương pháp cấu hình bộ lọc số FIR trên công cụ EDA.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế

  • Phạm vi khảo sát tần số: Hệ thống tập trung xử lý trong dải tần số dao động từ $50\text{ Hz}$ đến $120\text{ Hz}$, chưa mở rộng khảo sát các dải phổ rất thấp (VLF/ULF) hoặc các thành phần tần số cao đặc biệt trên $120\text{ Hz}$.
  • Nguồn tín hiệu thử nghiệm: Quá trình đánh giá chủ yếu dựa trên tín hiệu ECG mô phỏng và các nguồn phát nhiễu nhân tạo (sóng sin $50\text{ Hz}$, khối Random Source) trong môi trường phần mềm, chưa tích hợp mạch tiền khuếch đại thu nhận tín hiệu trực tiếp thời gian thực từ cơ thể người qua điện cực dán.
  • Mức độ kiểm thử phần cứng: Trọng tâm thực thi dừng ở khâu tổng hợp logic trên Quartus II, mô phỏng chức năng dạng sóng trên ModelSim và quy trình tải cấu hình, chưa thực hiện đo đạc phân tích tài nguyên tiêu thụ logic cell chi tiết trên kit phần cứng thực tế trong báo cáo.

Hướng nghiên cứu tiếp

Theo định hướng của nhóm tác giả tại Chương 5:

  • Tích hợp thêm khối chuyển đổi tương tự - số (ADC) ngoại vi tốc độ cao và mạch tiền khuếch đại tương tự (Instrumentation Amplifier) chuyên dụng để thu nhận tín hiệu ECG trực tiếp từ cơ thể người theo thời gian thực.
  • Mở rộng thuật toán sang các bộ lọc số thích nghi (Adaptive Filter) như LMS (Least Mean Squares) hoặc RLS (Recursive Least Squares) để tự động điều chỉnh hệ số lọc khi tần số và biên độ nhiễu môi trường thay đổi.
  • Tối ưu hóa việc sử dụng tài nguyên phần cứng (các khối DSP nhúng và khối Logic Elements) trên dòng FPGA Altera Cyclone IV nhằm nâng cao tần số hoạt động cực đại và giảm công suất tiêu thụ của hệ thống.

Giá trị tham khảo

Tài liệu đồ án là nguồn tư liệu hữu ích đối với các nhóm đối tượng:

  • Sinh viên ngành Kỹ thuật Điện tử - Truyền thông và Kỹ thuật Y sinh: Cung cấp tài liệu tham khảo chi tiết về quy trình thiết kế xử lý tín hiệu số (DSP) trên phần cứng FPGA, phương pháp sử dụng FDATool để sinh mã VHDL tự động và cách phối ghép các khối mô phỏng trong Simulink.
  • Người làm đề tài về xử lý tín hiệu sinh học: Tham khảo được hệ thống lý thuyết chuẩn xác về giải phẫu học tim, nguồn gốc hình thành các sóng P-Q-R-S-T-U, phổ tần số của biến thiên nhịp tim (HF, LF, VLF, ULF) và đặc tính của các nguồn nhiễu y sinh thường gặp.
  • Kỹ sư thiết kế hệ thống nhúng/FPGA: Cung cấp hướng dẫn từng bước từ việc tạo dự án trên Quartus II, phân tích tổng hợp sơ đồ khối (Block Diagram), thiết lập môi trường mô phỏng trên ModelSim version 6 đến quy trình nạp cấu hình xuống chip Altera EP4CE115F29C7N.

Câu hỏi thường gặp

1. Tại sao đồ án lại tập trung giải quyết loại nhiễu tần số 50 Hz từ mạng điện công nghiệp?

Tín hiệu ECG có biên độ rất nhỏ và dải phổ hữu ích phân bố chủ yếu ở tần số thấp ($0{,}05\text{ Hz} - 100\text{ Hz}$). Mạng điện công nghiệp $50\text{ Hz}$ có mặt ở khắp các bệnh viện và phòng khám, phát sinh nhiễu tác động trực tiếp lên thiết bị đo. Nhiễu $50\text{ Hz}$ gây sai lệch chu kỳ tín hiệu, làm méo dạng phức bộ QRS và biến dạng sóng T, dẫn đến nguy cơ chẩn đoán nhầm các bệnh lý nguy hiểm như thiếu máu cơ tim hoặc nhồi máu cơ tim cấp.

2. Bộ lọc số dạng FIR có những đặc tính gì nổi bật so với bộ lọc IIR trong xử lý tín hiệu ECG?

Bộ lọc FIR là hệ thống có đáp ứng xung hữu hạn, hoạt động theo cơ chế không đệ quy (ngõ ra chỉ phụ thuộc vào các giá trị ngõ vào hiện tại và quá khứ, không phụ thuộc vào ngõ ra quá khứ). Do không có vòng phản hồi đệ quy, bộ lọc FIR luôn đảm bảo tính ổn định tuyệt đối và dễ dàng thiết kế để đạt được đặc tính pha tuyến tính (Linear Phase), giúp dạng sóng ECG không bị méo pha sau khi lọc.

3. Quy trình chuyển đổi từ mô hình toán học sang phần cứng FPGA được thực hiện như thế nào?

Quy trình gồm 4 bước:

  1. Thiết kế bộ lọc trên công cụ FDATool trong MATLAB R2018a và kiểm tra đáp ứng tần số.
  2. Sử dụng tính năng sinh mã của FDATool/HDL Coder để xuất thiết kế thành tập tin mã nguồn VHDL.
  3. Nhập tập tin VHDL vào phần mềm Altera Quartus II, thiết kế sơ đồ khối mức đỉnh và chạy phân tích tổng hợp logic (Analysis & Synthesis).
  4. Sử dụng phần mềm ModelSim v6 để mô phỏng dạng sóng số nhằm kiểm chứng độ chính xác trước khi nạp xuống chip FPGA Altera Cyclone IV.

4. Dạng sóng điện tim chuẩn gồm những thành phần nào và đặc trưng biên độ, thời gian của chúng ra sao?

Tín hiệu ECG gồm các thành phần chính:

  • Sóng P: Biểu thị khử cực tâm nhĩ, thời gian kéo dài $0{,}05\text{ s} - 0{,}1\text{ s}$, biên độ $\approx 0{,}25\text{ mV}$.
  • Đoạn PR: Thời gian khử cực tâm nhĩ và dẫn truyền qua nút AV.
  • Phức bộ QRS: Khử cực hai tâm thất (gồm sóng Q, R, S), thời gian ngắn $\approx 0{,}07\text{ s}$.
  • Đoạn ST: Thời kỳ tái cực chậm, biểu hiện bằng đường đẳng điện.
  • Sóng T: Thời kỳ tái cực nhanh tâm thất, có dạng sóng không đối xứng với sườn lên thoải và sườn xuống dốc.
  • Sóng U: Biểu thị giai đoạn tái cực muộn.

5. Phần cứng chính được nhóm tác giả lựa chọn để thực thi bộ lọc là loại nào?

Phần cứng được sử dụng là kit phát triển FPGA Altera DE2-115, tích hợp vi mạch xử lý chính là chip Cyclone IV EP4CE115F29C7N của hãng Altera.

Kết luận

Đồ án tốt nghiệp "Thiết kế, mô phỏng bộ lọc nhiễu tín hiệu điện tim dùng MATLAB và chuyển mã VHDL" của sinh viên Trần Thanh Lâm và Trần Phan Ái Mỹ đã giải quyết thành công bài toán thiết kế bộ lọc số FIR nhằm triệt tiêu nhiễu tần số công nghiệp $50\text{ Hz}$ và nhiễu ngẫu nhiên trên tín hiệu điện tim ECG. Bằng việc ứng dụng phương pháp thiết kế theo mô hình (MBD) trên phần mềm MATLAB/Simulink/FDATool kết hợp phần mềm tổng hợp Quartus II và mô phỏng ModelSim, nghiên cứu đã chứng minh tính khả thi của việc chuyển đổi tự động thuật toán lọc sang mã nguồn phần cứng VHDL. Công trình hoàn thành đầy đủ các mục tiêu đề ra, xây dựng được quy trình thiết kế hoàn chỉnh định hướng thực thi trên vi mạch FPGA Altera Cyclone IV EP4CE115F29C7N và tạo tiền đề vững chắc cho việc phát triển các thiết bị y tế nhúng theo dõi sức khỏe tim mạch theo thời gian thực.