ĐỒ ÁN HỌC PHẦN 2A GVHD: ThS HOÀNG ĐÌNH KHÔI Chƣơng 5. Tập lệnh lập trình CHƢƠNG 5: TẬP LỆNH LẬP TRÌNH Trang 5-1 ĐỒ ÁN HỌC PHẦN 2A GVHD: ThS HOÀNG ĐÌNH KHÔI 5. Tập lệnh cơ bản. Các tiếp điểm ladder (LAD) Ta có thể kết nối các tiếp điểm với nhau và tạo ra mạch logic kết nối.
Nếu bit ngõ vào mà ta chỉ rõ sử dụng bộ định danh I (ngõ vào) hay Q (ngõ ra), giá trị bit sẽ được đọc từ một thanh ghi ảnh tiến trình. Các tín hiệu tiếp điểm vật lý trong tiến trình điều khiển được nối đến các đầu cực I trên PLC. CPU quét các tín hiệu ngõ vào được nối và cập nhật liên tục các giá trị tương ứng trong thanh ghi ngõ vào ảnh tiến trình. Ta có thể ghi rõ một kết quả tức thời của một ngõ vào vật lý bằng cách sử dụng “:P” theo sau sự dịch chỉnh I (ví dụ: “%I3.
Đối với một kết quả tức thời, các giá trị dữ liệu bit được đọc một cách trực tiếp từ ngõ vào vật lý thay vì từ ảnh tiến trình. Một kết quả tức thời thì không cập nhật ảnh tiến trình. Thông số Kiểu dữ liệu Miêu tả IN Bool Bit được gán giá trị Tiếp điểm thường hở NO (Normally Open) được đóng lại (ON) khi giá trị bit được gán bằng 1. Tiếp điểm thường đóng NC (Normally Closed) được đóng lại (ON) khi giá trị bit được gán bằng 0.
Các tiếp điểm được nối nối tiếp sẽ tạo ra mạch logic AND. Các tiếp điểm được nối song song sẽ tạo ra mạch logic OR. CHƢƠNG 5: TẬP LỆNH LẬP TRÌNH Trang 5-2 ĐỒ ÁN HỌC PHẦN 2A GVHD: ThS HOÀNG ĐÌNH KHÔI Các hộp FBD: AND, OR và XOR Trong lập trình FBD, các mạng tiếp điểm LAD được chuyển đổi thành các mạng dùng các khối logic AND (&), OR (> = 1) và OR loại trừ (XOR) mà ta có thể chỉ rõ các giá trị bit cho các ngõ vào và ngõ ra của hộp. Ta còn có thể kết nối đến các hộp logic khác và tạo ra một tổ hợp liên hợp logic riêng.
Sau khi hộp được đặt trong mạng, ta có thể kéo công cụ “Insert binary input” từ thanh công cụ “Favorites” hay từ cây lệnh và sau đó thả nó lên trên phía đầu vào của hộp để thêm nhiều ngõ vào. Ta còn có thể nhấp chuột phải lên bộ kết nối ngõ vào của hộp và chọn “Insert input”. Các ngõ vào và ngõ ra của hộp có thể được kết nối đến một hộp logic khác, hay ta có thể nhập vào một địa chỉ bit hay tên ký hiệu bit đối với một ngõ vào chưa được kết nối. Khi lệnh trong hộp được thực thi, trạng thái ngõ vào hiện tại được áp dụng cho mạch logic hộp nhị phân và nếu đúng thì ngõ ra của hộp sẽ là đúng.
Thông số Kiểu dữ liệu Miêu tả IN1, IN2 Bool Bit ngõ vào Tất cả các ngõ vào của hộp AND phải là “TRUE” để ngõ ra là “TRUE”. Bất kỳ ngõ vào nào của hộp OR phải là “TRUE” để ngõ ra là “TRUE”. Một số lẻ các ngõ vào của hộp XOR phải là “TRUE” để ngõ ra là “TRUE”. CHƢƠNG 5: TẬP LỆNH LẬP TRÌNH Trang 5-3 ĐỒ ÁN HỌC PHẦN 2A GVHD: ThS HOÀNG ĐÌNH KHÔI Bộ đảo logic NOT Đối với lập tình FBD, ta có thể kéo công cụ “Negate binary input” từ thanh công cụ “Favorites” hay từ cây lệnh và sau đó thả nó lên một ngõ vào hay ngõ ra để tạo ra một bộ đảo logic trên bộ kết nối của hộp đó.
Tiếp điểm NOT (LAD) chuyển đổi trạng thái logic của đầu vào dòng tín hiệu. Nếu không có dòng tín hiệu vào trong tiếp điểm NOT, sẽ có dòng tín hiệu đi ra. Nếu có dòng tín hiệu vào trong tiếp điểm NOT, sẽ không có dòng tín hiệu đi ra. Cuộn dây ngõ ra (LAD) Lệnh xuất cuộn dây sẽ ghi một giá trị cho một bit ngõ ra.
Nếu bit ngõ ra ta chỉ ra sử dụng định danh bộ nhớ Q, thì sau đó CPU sẽ chuyển bit ngõ ra trong thanh ghi ảnh tiến trình về on hoặc off, thiết lập giá trị bit được gán bằng với trạng thái luồng tín hiệu. Các tín hiệu ngõ ra cho cơ cấu điều khiển được nối đến các đầu cực Q của S7 – 1200. Trong chế độ RUN, hệ thống CPU quét một cách liên tục các tín hiệu ngõ vào, xử lý các trạng thái ngõ vào theo chương trình logic, và sau đó tác động trở lại bằng cách thiết lập các giá trị trạng thái ngõ ra mới trong thanh ghi ngõ ra ảnh tiến trình. Sau mỗi chu trình thực thi chương trình, hệ thống CPU chuyển phản ứng trạng thái ngõ ra mới được lưu trữ trong thanh ghi ảnh tiến trình đến các đầu cực nối dây ngõ ra.
Ta có thể xác định một kết quả ghi tức thời của một ngõ ra vật lý bằng cách sử dụng “:P” theo sau độ dịch chuyển Q (ví dụ “%Q3. Đối với một kết quả ghi tức CHƢƠNG 5: TẬP LỆNH LẬP TRÌNH Trang 5-4 ĐỒ ÁN HỌC PHẦN 2A GVHD: ThS HOÀNG ĐÌNH KHÔI thời, các giá trị dữ liệu bit được ghi đến ngõ ra ảnh tiến trình và trực tiếp đến ngõ ra vật lý. Thông số Kiểu dữ liệu Miêu tả OUT Bool Bit được gán giá trị Nếu có luồng tín hiệu chạy qua một cuộn dây ngõ ra, bit ngõ ra được đặt lên 1. Nếu không có luồng tín hiệu chạy qua một cuộn dây ngõ ra, bit ngõ ra được đặt về 0.
Nếu có luồng tín hiệu chạy qua một cuộn dây ngõ ra đảo, bit ngõ ra được đặt về 0. Nếu không có luồng tín hiệu chạy qua một cuộn dây ngõ ra đảo, bit ngõ ra được đặt lên 1. Hộp gán ngõ ra (FBD) Trong lập trình FBD, các cuộn dây LAD được chuyển đổi thành các hộp gán (= và /=) mà ta có thể định rõ một địa chỉ bit cho hộp ngõ ra. Các ngõ vào và ngõ ra của hộp có thể được kết nối với khối logic khác hay ta có thể nhập vào một địa chỉ bit.
Thông số Kiểu dữ liệu Miêu tả OUT Bool Bit được gán giá trị Nếu tín hiệu vào của hộp ngõ ra là 1, bit OUT được đặt lên 1. Nếu tín hiệu vào của hộp ngõ ra là 0, bit OUT được đặt về 0. Nếu tín hiệu vào của hộp ngõ ra đảo là 1, bit OUT được đặt về 0. Nếu tín hiệu vào của hộp ngõ ra đảo là 0, bit OUT được đặt lên 1.
CHƢƠNG 5: TẬP LỆNH LẬP TRÌNH Trang 5-5 ĐỒ ÁN HỌC PHẦN 2A GVHD: ThS HOÀNG ĐÌNH KHÔI 5. S và R: Set và Reset 1 bit Khi lệnh S (Set) được kích hoạt, giá trị dữ liệu ở địa chỉ OUT được đặt lên 1. Khi lệnh S không được kích hoạt, ngõ ra OUT không bị thay đổi. Khi lệnh R (Reset) được kích hoạt, giá trị dữ liệu ở địa chỉ OUT được đặt về 0.
Khi lệnh R không được kích hoạt, ngõ ra OUT không bị thay đổi. Những lệnh này có thể được đặt tại bất cứ vị trí nào trong mạch. Thông số Kiểu dữ liệu Miêu tả IN Bool Vị trí bit được giám sát OUT Bool Vị trí bit được đặt hoặc đặt lại SET_BF và RESET_BF: Set và Reset một trƣờng bit Thông số Kiểu dữ liệu Miêu tả n Constant Số lượng các bit để ghi Phần tử bắt đầu của một trường bit được đặt OUT Phần tử của một mảng Boolean hay đặt lại. Ví dụ #MyArray[3] CHƢƠNG 5: TẬP LỆNH LẬP TRÌNH Trang 5-6 ĐỒ ÁN HỌC PHẦN 2A GVHD: ThS HOÀNG ĐÌNH KHÔI Khi SET_BF được kích hoạt, một giá trị dữ liệu bằng 1 được gán cho “n” bit bắt đầu tại địa chỉ OUT.
Khi SET_BF không được kích hoạt, địa chỉ OUT không bị thay đổi. RESET_BF ghi một giá trị dữ liệu bằng 0 đến “n” bit bắt đầu tại địa chỉ OUT. Khi RESET_BF không được kích hoạt, địa chỉ OUT không bị thay đổi. Những lệnh này phải là lệnh nằm về bên phải trong một nhánh.
RS và SR: các mạch chốt của bit set trội và reset trội RS là một mạch chốt set trội mà set chiếm ưu thế. Nếu tín hiệu set (S1) và reset (R) đều là đúng, địa chỉ ngõ ra OUT sẽ bằng 1. SR là một mạch chốt reset trội mà reset chiếm ưu thế. Nếu tín hiệu set (S) và reset (R1) đều là đúng thì địa chỉ ngõ ra OUT sẽ là 0.
Thông số OUT định rõ địa chỉ bit được set hay reset. Ngõ ra OUT tùy chọn (Q ) phản ánh trạng thái tín hiệu của địa chỉ OUT. Thông số Kiểu dữ liệu Miêu tả S, S1 Bool Ngõ vào set; số “1” biểu thị sự ưu thế R, R1 Bool Ngõ vào reset; số “1” biểu thị sự ưu thế OUT Bool Ngõ ra của bit được gán “OUT” Q Bool Trạng thái kèm theo của bit “OUT” CHƢƠNG 5: TẬP LỆNH LẬP TRÌNH Trang 5-7 ĐỒ ÁN HỌC PHẦN 2A GVHD: ThS HOÀNG ĐÌNH KHÔI Lệnh S1 R Bit “OUT” 0 0 Trạng thái kề trước 0 1 0 RS 1 0 1 1 1 1 S R1 Bit “OUT” 0 0 Trạng thái kề trước 0 1 0 SR 1 0 1 1 1 0 5. Các lệnh ngưỡng dương và âm.
Các bộ dò quá độ dƣơng và âm CHƢƠNG 5: TẬP LỆNH LẬP TRÌNH Trang 5-8 ĐỒ ÁN HỌC PHẦN 2A GVHD: ThS HOÀNG ĐÌNH KHÔI Thông số Kiểu dữ liệu Miêu tả M_BIT Bool Bit nhớ trong đó trạng thái kề trước của ngõ vào được lưu trữ IN Bool Bit ngõ vào mà ngưỡng quá độ của nó là dùng để phát hiện OUT Bool Bit ngõ ra, cho biết một ngưỡng quá độ đã được phát hiện Luồng tín hiệu hay bit ngõ vào mà ngưỡng quá độ của chúng là CLK Bool dùng để phát hiện Q Bool Ngõ ra biểu thị một ngưỡng đã được phát hiện Tiếp điểm P (LAD): trạng thái của tiếp điểm này là “TRUE” khi một sự quá độ dương (từ OFF sang ON) được phát hiện trên bit “IN” được gán. Trạng thái logic của tiếp điểm sau đó được kết hợp với dòng tín hiệu trong mạch để thiết lập trạng thái ngõ ra của dòng tín hiệu. Tiếp điểm P có thể được định vị tại bất kỳ vị trí nào trong mạch, ngoại trừ vị trí kết thúc của một nhánh. Tiếp điểm N (LAD): trạng thái của tiếp điểm này là “TRUE” khi một sự quá độ âm (từ ON sang OFF) được phát hiện trên bit được gán.
Trạng thái logic của tiếp điểm sau đó được kết hợp với dòng tín hiệu trong mạch để thiết lập trạng thái ngõ ra của dòng tín hiệu.