Chương 5: Tập Lệnh Lập Trình PLC - Tiếp Điểm LAD, Khối FBD và Cuộn Dây

Khám phá chi tiết chương 5 của đồ án học phần 2a, tập trung vào tập lệnh lập trình. Hiểu rõ các khái niệm, cú pháp và ứng dụng thực tế.

• Người hướng dẫn: ThS Hoàng Đình Khơi
• Chuyên ngành: Lập trình
• Đề tài: Chương 5: Tập lệnh lập trình
• Loại tài liệu: Đồ án học phần

Tóm tắt

I. Tổng quan về tập lệnh lập trình PLC trong chương 5

Tập lệnh lập trình PLC là bộ công cụ cốt lõi giúp kỹ sư xây dựng các chương trình điều khiển tự động hóa công nghiệp. Chương 5 tập trung vào hai ngôn ngữ lập trình phổ biến: Ladder Diagram (LAD) và Function Block Diagram (FBD). Ngôn ngữ LAD sử dụng các tiếp điểm và cuộn dây để mô phỏng mạch điện relay truyền thống. Ngôn ngữ FBD sử dụng các khối chức năng logic để xây dựng thuật toán điều khiển. Các lệnh trong PLC bao gồm lệnh logic cơ bản như AND, OR, XOR, NOT. Các lệnh nâng cao hơn bao gồm bộ đếm tốc độ cao (HSC), lệnh chuyển đổi dữ liệu, và lệnh làm tròn số. Mỗi lệnh có tham số đầu vào, đầu ra và trạng thái thực thi rõ ràng. Việc hiểu rõ tập lệnh là nền tảng để viết chương trình PLC hiệu quả và ổn định. Người lập trình cần nắm vững cách thức hoạt động của từng lệnh để áp dụng đúng vào hệ thống điều khiển thực tế.

1.1. Ngôn ngữ lập trình LAD và FBD

Ladder Diagram (LAD) là ngôn ngữ lập trình đồ họa mô phỏng sơ đồ mạch điện relay. Ngôn ngữ này sử dụng các tiếp điểm thường mở (NO), tiếp điểm thường đóng (NC) và cuộn dây output. Các tiếp điểm nối tiếp tạo mạch logic AND, các tiếp điểm song song tạo mạch logic OR. Function Block Diagram (FBD) sử dụng các khối chức năng hình chữ nhật với đầu vào và đầu ra được kết nối bằng đường nối. FBD phù hợp với các thuật toán phức tạp và dễ tái sử dụng khối mã. Cả hai ngôn ngữ đều được hỗ trợ trong TIA Portal và các phần mềm lập trình PLC hiện đại khác.

1.2. Cấu trúc thanh ghi ảnh tiến trình

Thanh ghi ảnh tiến trình là vùng nhớ đặc biệt trong CPU PLC lưu trữ trạng thái hiện tại của tất cả ngõ vào và ngõ ra. Khi CPU quét chương trình, giá trị bit từ các ngõ vào vật lý được cập nhật vào thanh ghi ảnh. Các lệnh logic đọc giá trị bit từ thanh ghi ảnh thay vì đọc trực tiếp từ ngõ vào vật lý. Việc sử dụng thanh ghi ảnh đảm bảo tính nhất quán dữ liệu trong một chu kỳ quét. Để đọc giá trị tức thời từ ngõ vào vật lý, kỹ sư sử dụng hậu tố ':P' sau định danh ngõ vào. Giá trị tức thời không cập nhật thanh ghi ảnh tiến trình.

II. Phân tích các lệnh logic và tiếp điểm trong PLC

Các lệnh logic là nền tảng của lập trình PLC, cho phép xây dựng mạch điều khiển từ đơn giản đến phức tạp. Tiếp điểm NO (Normally Open) đóng khi bit ngõ vào bằng 1, mở khi bit bằng 0. Tiếp điểm NC (Normally Closed) hoạt động ngược lại, đóng khi bit bằng 0. Các tiếp điểm nối tiếp tạo thành mạch logic AND, yêu cầu tất cả điều kiện đồng thời đúng. Các tiếp điểm song song tạo thành mạch logic OR, chỉ cần một điều kiện đúng. Trong FBD, các khối AND, OR, XOR được sử dụng thay thế cho tiếp điểm. Khối AND yêu cầu tất cả ngõ vào đều TRUE để ngõ ra TRUE. Khối OR chỉ cần một ngõ vào TRUE. Khối XOR yêu cầu số lẻ ngõ vào TRUE. Bộ đảo logic NOT chuyển đổi trạng thái tín hiệu, biến TRUE thành FALSE và ngược lại. Việc kết hợp các lệnh logic tạo nên hệ thống điều khiển hoàn chỉnh cho quy trình công nghiệp.

2.1. Tiếp điểm NO và NC trong lập trình LAD

Tiếp điểm NO (Normally Open) là lệnh cơ bản nhất trong lập trình LAD. Khi bit ngõ vào được gán giá trị 1, tiếp điểm NO đóng lại cho phép dòng tín hiệu đi qua. Khi bit ngõ vào bằng 0, tiếp điểm mở và chặn dòng tín hiệu. Tiếp điểm NC (Normally Closed) hoạt động ngược lại hoàn toàn. Tiếp điểm NC đóng khi bit ngõ vào bằng 0 và mở khi bit bằng 1. Kỹ sư sử dụng tiếp điểm NC để tạo logic đảo hoặc điều kiện an toàn. Việc chọn đúng loại tiếp điểm quyết định tính chính xác của mạch điều khiển.

2.2. Các khối logic AND OR và XOR trong FBD

Khối AND trong FBD yêu cầu tất cả các ngõ vào đều ở trạng thái TRUE để ngõ ra phát tín hiệu TRUE. Đây là logic điều kiện đồng thời, áp dụng cho trường hợp cần nhiều yếu tố thỏa mãn cùng lúc. Khối OR cho phép ngõ ra TRUE khi bất kỳ ngõ vào nào đạt trạng thái TRUE. Logic OR phù hợp với điều kiện dự phòng hoặc cảnh báo từ nhiều nguồn. Khối XOR yêu cầu số lẻ ngõ vào TRUE để ngõ ra TRUE. XOR thường dùng trong mạch phát hiện thay đổi trạng thái hoặc kiểm tra lỗi truyền thông. Người lập trình có thể thêm ngõ vào bằng cách kéo thả công cụ từ thanh công cụ.

III. Phương pháp lập trình nâng cao với HSC và chuyển đổi dữ liệu

Bộ đếm tốc độ cao (HSC) là lệnh nâng cao dùng để đếm xung từ encoder hoặc cảm biến tốc độ. HSC hoạt động độc lập với chu kỳ quét CPU, cho phép đếm tần số cao mà không mất xung. Bộ mã hóa trục cung cấp xung đồng hồ và xung đặt lại cho HSC. Khi giá trị đếm bằng giá trị thiết lập trước, HSC tạo ngắt để xử lý sự kiện. HSC hỗ trợ nhiều chế độ đếm: đếm lên, đếm xuống, đếm hai pha. Lệnh chuyển đổi dữ liệu cho phép chuyển đổi giữa các kiểu số nguyên, số thực và BCD. Lệnh ROUND làm tròn số thực thành số nguyên theo chuẩn IEEE. Lệnh TRUNC cắt bỏ phần thập phân bằng cách làm tròn về 0. Các lệnh chuyển đổi đảm bảo tính tương thích dữ liệu giữa các khối chức năng. Kỹ sư cần hiểu rõ phạm vi và giới hạn của từng kiểu dữ liệu để tránh lỗi tràn số.

3.1. Hoạt động và ứng dụng của bộ đếm tốc độ cao

Bộ đếm tốc độ cao HSC được sử dụng phổ biến trong hệ thống giám sát tốc độ và vị trí. HSC nhận tín hiệu từ encoder quang học gắn trên trục motor. Mỗi vòng quay tạo ra số xung xác định, cho phép tính toán tốc độ chính xác. HSC có thể hoạt động ở chế độ đơn pha hoặc hai pha để xác định hướng quay. Khi giá trị đếm đạt thiết lập trước, HSC kích hoạt ngắt và thực hiện hành động điều khiển. HSC mang lại độ chính xác cao vì không phụ thuộc vào thời gian quét chương trình. Ứng dụng bao gồm đóng gói, chiết rót và băng chuyền tốc độ cao.

3.2. Lệnh chuyển đổi và làm tròn dữ liệu số

Lệnh chuyển đổi dữ liệu cho phép đổi kiểu dữ liệu từ số nguyên sang số thực và ngược lại. Các kiểu dữ liệu được hỗ trợ bao gồm SInt, Int, DInt, USInt, UInt, UDInt, Real, LReal và BCD. Chuyển đổi từ BCD16 bị hạn chế đối với kiểu Int, BCD32 hạn chế với kiểu DInt. Lệnh ROUND làm tròn số thực theo quy tắc IEEE, số nằm giữa hai số nguyên được làm tròn đến số chẵn. Lệnh TRUNC cắt bỏ phần thập phân bằng cách làm tròn về 0. Khi kết quả vượt quá phạm vi, ngõ ra ENO báo lỗi bằng 0 và giá trị ngõ ra bị giới hạn.

IV. Kết luận và ứng dụng thực tế của tập lệnh PLC

Tập lệnh lập trình PLC chương 5 cung cấp nền tảng vững chắc cho kỹ sư tự động hóa. Các lệnh logic cơ bản AND, OR, NOT là công cụ xây dựng mọi mạch điều khiển. Bộ đếm tốc độ cao HSC đáp ứng yêu cầu giám sát tốc độ và vị trí chính xác. Các lệnh chuyển đổi dữ liệu đảm bảo tính tương thích giữa các khối chức năng trong chương trình. Việc kết hợp các lệnh tạo nên hệ thống điều khiển hoàn chỉnh cho dây chuyền sản xuất. Ứng dụng thực tế bao gồm điều khiển băng chuyền, máy đóng gói, hệ thống chiết rót và giám sát quá trình. Kỹ sư cần nắm vững cú pháp, tham số và giới hạn của từng lệnh. Thực hành thường xuyên trên phần mềm mô phỏng giúp nâng cao kỹ năng lập trình. Tập lệnh PLC liên tục được mở rộng với các phiên bản phần mềm mới. Nền tảng kiến thức này là bước đệm để tiếp cận các lệnh nâng cao hơn trong tự động hóa công nghiệp.

4.1. Ứng dụng trong hệ thống băng chuyền công nghiệp

Băng chuyền công nghiệp là ứng dụng phổ biến nhất của tập lệnh PLC. Các tiếp điểm logic điều khiển khởi động, dừng và đảo chiều motor. HSC giám sát tốc độ băng chuyền thông qua encoder gắn trên trục. Lệnh chuyển đổi dữ liệu xử lý tín hiệu từ cảm biến analog thành giá trị số. Bộ đếm sản phẩm sử dụng HSC để đếm chính xác số lượng sản phẩm trên băng chuyền. Logic AND đảm bảo điều kiện an toàn trước khi vận hành. Logic OR cho phép vận hành từ nhiều vị trí điều khiển khác nhau. Hệ thống cảnh báo sử dụng logic NOT để phát hiện sự cố.

4.2. Hướng phát triển và nâng cao kỹ năng

Kỹ sư PLC cần thường xuyên cập nhật kiến thức về lệnh mới và tính năng phần mềm. Tham gia các khóa đào tạo chuyên sâu về lập trình nâng cao và giao tiếp công nghiệp. Thực hành trên dự án thực tế giúp tích lũy kinh nghiệm xử lý tình huống. Tìm hiểu thêm về lập trình Structured Text (SCL) cho các thuật toán phức tạp. Học cách tối ưu hóa chương trình để giảm thời gian quét và tăng hiệu suất. Nghiên cứu các thư viện lệnh từ nhà sản xuất để tái sử dụng mã hiệu quả. Xây dựng bộ tài liệu kỹ thuật cho từng dự án để dễ bảo trì và nâng cấp.

Trích đoạn nội dung tài liệu

Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI Ch ng 5. T p l nh l p trình CH NG 5: T P L NH L P TRÌNH Trang 5-1 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI 5. Các tiếp điểm ladder (LAD) Ta có thể kết nối các tiếp điểm với nhau và tạo ra mạch logic kết nối. Nếu bit ngõ vào mà ta chỉ rõ sử dụng bộ định danh I (ngõ vào) hay Q (ngõ ra), giá trị bit sẽ được đọc từ một thanh ghi ảnh tiến trình.

Các tín hiệu tiếp điểm vật lý trong tiến trình điều khiển được nối đến các đầu cực I trên PLC. CPU quét các tín hiệu ngõ vào được nối và cập nhật liên tục các giá trị tương ứng trong thanh ghi ngõ vào ảnh tiến trình. Ta có thể ghi rõ một kết quả tức th i của một ngõ vào vật lý bằng cách sử dụng “:P” theo sau sự dịch chỉnh I (ví dụ: “%I3. Đối với một kết quả tức th i, các giá trị dữ liệu bit được đọc một cách trực tiếp từ ngõ vào vật lý thay vì từ ảnh tiến trình.

Một kết quả tức th i thì không cập nhật ảnh tiến trình. Thông s Kiểu dữ li u Miêu tả IN Bool Bit được gán giá trị  Tiếp điểm thư ng h NO (Normally Open) được đóng lại (ON) khi giá trị bit được gán bằng 1.  Tiếp điểm thư ng đóng NC (Normally Closed) được đóng lại (ON) khi giá trị bit được gán bằng 0.  Các tiếp điểm được nối nối tiếp sẽ tạo ra mạch logic AND.

 Các tiếp điểm được nối song song sẽ tạo ra mạch logic OR. CH NG 5: T P L NH L P TRÌNH Trang 5-2 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI Các hộp FBD: AND, OR và XOR Trong lập trình FBD, các mạng tiếp điểm LAD được chuyển đổi thành các mạng dùng các khối logic AND (&), OR (> = 1) và OR loại trừ (XOR) mà ta có thể chỉ rõ các giá trị bit cho các ngõ vào và ngõ ra của hộp. Ta còn có thể kết nối đến các hộp logic khác và tạo ra một tổ hợp liên hợp logic riêng. Sau khi hộp được đặt trong mạng, ta có thể kéo công cụ “Insert binary input” từ thanh công cụ “Favorites” hay từ cây lệnh và sau đó thả nó lên trên phía đầu vào của hộp để thêm nhiều ngõ vào.

Ta còn có thể nhấp chuột phải lên bộ kết nối ngõ vào của hộp và chọn “Insert input”. Các ngõ vào và ngõ ra của hộp có thể được kết nối đến một hộp logic khác, hay ta có thể nhập vào một địa chỉ bit hay tên ký hiệu bit đối với một ngõ vào chưa được kết nối. Khi lệnh trong hộp được thực thi, trạng thái ngõ vào hiện tại được áp dụng cho mạch logic hộp nhị phân và nếu đúng thì ngõ ra của hộp sẽ là đúng. Thông s Kiểu dữ li u Miêu tả IN1, IN2 Bool Bit ngõ vào  Tất cả các ngõ vào của hộp AND phải là “TRUE” để ngõ ra là “TRUE”.

 Bất kỳ ngõ vào nào của hộp OR phải là “TRUE” để ngõ ra là “TRUE”.  Một số lẻ các ngõ vào của hộp XOR phải là “TRUE” để ngõ ra là “TRUE”. CH NG 5: T P L NH L P TRÌNH Trang 5-3 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI Bộ đảo logic NOT Đối với lập tình FBD, ta có thể kéo công cụ “Negate binary input” từ thanh công cụ “Favorites” hay từ cây lệnh và sau đó thả nó lên một ngõ vào hay ngõ ra để tạo ra một bộ đảo logic trên bộ kết nối của hộp đó. Tiếp điểm NOT (LAD) chuyển đổi trạng thái logic của đầu vào dòng tín hiệu.

 Nếu không có dòng tín hiệu vào trong tiếp điểm NOT, sẽ có dòng tín hiệu đi ra.  Nếu có dòng tín hiệu vào trong tiếp điểm NOT, sẽ không có dòng tín hiệu đi ra. Cuộn dây ngõ ra (LAD) Lệnh xuất cuộn dây sẽ ghi một giá trị cho một bit ngõ ra. Nếu bit ngõ ra ta chỉ ra sử dụng định danh bộ nhớ Q, thì sau đó CPU sẽ chuyển bit ngõ ra trong thanh ghi ảnh tiến trình về on hoặc off, thiết lập giá trị bit được gán bằng với trạng thái luồng tín hiệu.

Các tín hiệu ngõ ra cho cơ cấu điều khiển được nối đến các đầu cực Q của S7 – 1200. Trong chế độ RUN, hệ thống CPU quét một cách liên tục các tín hiệu ngõ vào, xử lý các trạng thái ngõ vào theo chương trình logic, và sau đó tác động tr lại bằng cách thiết lập các giá trị trạng thái ngõ ra mới trong thanh ghi ngõ ra ảnh tiến trình. Sau mỗi chu trình thực thi chương trình, hệ thống CPU chuyển phản ứng trạng thái ngõ ra mới được lưu trữ trong thanh ghi ảnh tiến trình đến các đầu cực nối dây ngõ ra. Ta có thể xác định một kết quả ghi tức th i của một ngõ ra vật lý bằng cách sử dụng “:P” theo sau độ dịch chuyển Q (ví dụ “%Q3.

Đối với một kết quả ghi tức CH NG 5: T P L NH L P TRÌNH Trang 5-4 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI th i, các giá trị dữ liệu bit được ghi đến ngõ ra ảnh tiến trình và trực tiếp đến ngõ ra vật lý. Thông s Kiểu dữ li u Miêu tả OUT Bool Bit được gán giá trị  Nếu có luồng tín hiệu chạy qua một cuộn dây ngõ ra, bit ngõ ra được đặt lên 1.  Nếu không có luồng tín hiệu chạy qua một cuộn dây ngõ ra, bit ngõ ra được đặt về 0.  Nếu có luồng tín hiệu chạy qua một cuộn dây ngõ ra đảo, bit ngõ ra được đặt về 0.

 Nếu không có luồng tín hiệu chạy qua một cuộn dây ngõ ra đảo, bit ngõ ra được đặt lên 1. Hộp gán ngõ ra (FBD) Trong lập trình FBD, các cuộn dây LAD được chuyển đổi thành các hộp gán (= và /=) mà ta có thể định rõ một địa chỉ bit cho hộp ngõ ra. Các ngõ vào và ngõ ra của hộp có thể được kết nối với khối logic khác hay ta có thể nhập vào một địa chỉ bit. Thông s Kiểu dữ li u Miêu tả OUT Bool Bit được gán giá trị  Nếu tín hiệu vào của hộp ngõ ra là 1, bit OUT được đặt lên 1.

 Nếu tín hiệu vào của hộp ngõ ra là 0, bit OUT được đặt về 0.  Nếu tín hiệu vào của hộp ngõ ra đảo là 1, bit OUT được đặt về 0.  Nếu tín hiệu vào của hộp ngõ ra đảo là 0, bit OUT được đặt lên 1. CH NG 5: T P L NH L P TRÌNH Trang 5-5 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI 5.

S và R: Set và Reset 1 bit  Khi lệnh S (Set) được kích hoạt, giá trị dữ liệu địa chỉ OUT được đặt lên 1. Khi lệnh S không được kích hoạt, ngõ ra OUT không bị thay đổi.  Khi lệnh R (Reset) được kích hoạt, giá trị dữ liệu địa chỉ OUT được đặt về 0. Khi lệnh R không được kích hoạt, ngõ ra OUT không bị thay đổi.

 Những lệnh này có thể được đặt tại bất cứ vị trí nào trong mạch. Thông s Kiểu dữ li u Miêu tả IN Bool Vị trí bit được giám sát OUT Bool Vị trí bit được đặt hoặc đặt lại SET_BF và RESET_BF: Set và Reset một tr ờng bit Thông s Kiểu dữ li u Miêu tả n Constant Số lượng các bit để ghi Phần tử bắt đầu của một trư ng bit được đặt OUT Phần tử của một mảng Boolean hay đặt lại. Ví dụ #MyArray[3] CH NG 5: T P L NH L P TRÌNH Trang 5-6 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI  Khi SET_BF được kích hoạt, một giá trị dữ liệu bằng 1 được gán cho “n” bit bắt đầu tại địa chỉ OUT. Khi SET_BF không được kích hoạt, địa chỉ OUT không bị thay đổi.

 RESET_BF ghi một giá trị dữ liệu bằng 0 đến “n” bit bắt đầu tại địa chỉ OUT. Khi RESET_BF không được kích hoạt, địa chỉ OUT không bị thay đổi.  Những lệnh này phải là lệnh nằm về bên phải trong một nhánh. RS và SR: các mạch ch t của bit set trội và reset trội RS là một mạch chốt set trội mà set chiếm ưu thế.

Nếu tín hiệu set (S1) và reset (R) đều là đúng, địa chỉ ngõ ra OUT sẽ bằng 1. SR là một mạch chốt reset trội mà reset chiếm ưu thế. Nếu tín hiệu set (S) và reset (R1) đều là đúng thì địa chỉ ngõ ra OUT sẽ là 0. Thông số OUT định rõ địa chỉ bit được set hay reset.

Ngõ ra OUT tùy chọn (Q ) phản ánh trạng thái tín hiệu của địa chỉ OUT. Thông s Kiểu dữ li u Miêu tả S, S1 Bool Ngõ vào set; số “1” biểu thị sự ưu thế R, R1 Bool Ngõ vào reset; số “1” biểu thị sự ưu thế OUT Bool Ngõ ra của bit được gán “OUT” Q Bool Trạng thái kèm theo của bit “OUT” CH NG 5: T P L NH L P TRÌNH Trang 5-7 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI L nh S1 R Bit “OUT” 0 0 Trạng thái kề trước 0 1 0 RS 1 0 1 1 1 1 S R1 Bit “OUT” 0 0 Trạng thái kề trước 0 1 0 SR 1 0 1 1 1 0 5. Các lệnh ngưỡng dương và âm. Các bộ dò quá độ d ng và âm CH NG 5: T P L NH L P TRÌNH Trang 5-8 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI Thông s Kiểu dữ li u Miêu tả M_BIT Bool Bit nhớ trong đó trạng thái kề trước của ngõ vào được lưu trữ IN Bool Bit ngõ vào mà ngưỡng quá độ của nó là dùng để phát hiện OUT Bool Bit ngõ ra, cho biết một ngưỡng quá độ đã được phát hiện Luồng tín hiệu hay bit ngõ vào mà ngưỡng quá độ của chúng là CLK Bool dùng để phát hiện Q Bool Ngõ ra biểu thị một ngưỡng đã được phát hiện Tiếp điểm P (LAD): trạng thái của tiếp điểm này là “TRUE” khi một sự quá độ dương (từ OFF sang ON) được phát hiện trên bit “IN” được gán.

Trạng thái logic của tiếp điểm sau đó được kết hợp với dòng tín hiệu trong mạch để thiết lập trạng thái ngõ ra của dòng tín hiệu. Tiếp điểm P có thể được định vị tại bất kỳ vị trí nào trong mạch, ngoại trừ vị trí kết thúc của một nhánh.