Chương 5: Tập Lệnh Lập Trình PLC - Tiếp Điểm LAD, Khối FBD và Cuộn Dây

Khám phá chi tiết chương 5 của đồ án học phần 2a, tập trung vào tập lệnh lập trình. Hiểu rõ các khái niệm, cú pháp và ứng dụng thực tế.

• Người hướng dẫn: ThS Hoàng Đình Khơi
• Chuyên ngành: Lập trình
• Đề tài: Chương 5: Tập lệnh lập trình
• Loại tài liệu: Đồ án học phần

Tóm tắt

I. Tổng quan về tập lệnh lập trình PLC trong chương 5

Tập lệnh lập trình PLC là bộ công cụ cốt lõi giúp kỹ sư xây dựng các chương trình điều khiển tự động hóa công nghiệp. Chương 5 tập trung vào hai ngôn ngữ lập trình phổ biến: Ladder Diagram (LAD) và Function Block Diagram (FBD). Ngôn ngữ LAD sử dụng các tiếp điểm và cuộn dây để mô phỏng mạch điện relay truyền thống. Ngôn ngữ FBD sử dụng các khối chức năng logic để xây dựng thuật toán điều khiển. Các lệnh trong PLC bao gồm lệnh logic cơ bản như AND, OR, XOR, NOT. Các lệnh nâng cao hơn bao gồm bộ đếm tốc độ cao (HSC), lệnh chuyển đổi dữ liệu, và lệnh làm tròn số. Mỗi lệnh có tham số đầu vào, đầu ra và trạng thái thực thi rõ ràng. Việc hiểu rõ tập lệnh là nền tảng để viết chương trình PLC hiệu quả và ổn định. Người lập trình cần nắm vững cách thức hoạt động của từng lệnh để áp dụng đúng vào hệ thống điều khiển thực tế.

1.1. Ngôn ngữ lập trình LAD và FBD

Ladder Diagram (LAD) là ngôn ngữ lập trình đồ họa mô phỏng sơ đồ mạch điện relay. Ngôn ngữ này sử dụng các tiếp điểm thường mở (NO), tiếp điểm thường đóng (NC) và cuộn dây output. Các tiếp điểm nối tiếp tạo mạch logic AND, các tiếp điểm song song tạo mạch logic OR. Function Block Diagram (FBD) sử dụng các khối chức năng hình chữ nhật với đầu vào và đầu ra được kết nối bằng đường nối. FBD phù hợp với các thuật toán phức tạp và dễ tái sử dụng khối mã. Cả hai ngôn ngữ đều được hỗ trợ trong TIA Portal và các phần mềm lập trình PLC hiện đại khác.

1.2. Cấu trúc thanh ghi ảnh tiến trình

Thanh ghi ảnh tiến trình là vùng nhớ đặc biệt trong CPU PLC lưu trữ trạng thái hiện tại của tất cả ngõ vào và ngõ ra. Khi CPU quét chương trình, giá trị bit từ các ngõ vào vật lý được cập nhật vào thanh ghi ảnh. Các lệnh logic đọc giá trị bit từ thanh ghi ảnh thay vì đọc trực tiếp từ ngõ vào vật lý. Việc sử dụng thanh ghi ảnh đảm bảo tính nhất quán dữ liệu trong một chu kỳ quét. Để đọc giá trị tức thời từ ngõ vào vật lý, kỹ sư sử dụng hậu tố ':P' sau định danh ngõ vào. Giá trị tức thời không cập nhật thanh ghi ảnh tiến trình.

II. Phân tích các lệnh logic và tiếp điểm trong PLC

Các lệnh logic là nền tảng của lập trình PLC, cho phép xây dựng mạch điều khiển từ đơn giản đến phức tạp. Tiếp điểm NO (Normally Open) đóng khi bit ngõ vào bằng 1, mở khi bit bằng 0. Tiếp điểm NC (Normally Closed) hoạt động ngược lại, đóng khi bit bằng 0. Các tiếp điểm nối tiếp tạo thành mạch logic AND, yêu cầu tất cả điều kiện đồng thời đúng. Các tiếp điểm song song tạo thành mạch logic OR, chỉ cần một điều kiện đúng. Trong FBD, các khối AND, OR, XOR được sử dụng thay thế cho tiếp điểm. Khối AND yêu cầu tất cả ngõ vào đều TRUE để ngõ ra TRUE. Khối OR chỉ cần một ngõ vào TRUE. Khối XOR yêu cầu số lẻ ngõ vào TRUE. Bộ đảo logic NOT chuyển đổi trạng thái tín hiệu, biến TRUE thành FALSE và ngược lại. Việc kết hợp các lệnh logic tạo nên hệ thống điều khiển hoàn chỉnh cho quy trình công nghiệp.

2.1. Tiếp điểm NO và NC trong lập trình LAD

Tiếp điểm NO (Normally Open) là lệnh cơ bản nhất trong lập trình LAD. Khi bit ngõ vào được gán giá trị 1, tiếp điểm NO đóng lại cho phép dòng tín hiệu đi qua. Khi bit ngõ vào bằng 0, tiếp điểm mở và chặn dòng tín hiệu. Tiếp điểm NC (Normally Closed) hoạt động ngược lại hoàn toàn. Tiếp điểm NC đóng khi bit ngõ vào bằng 0 và mở khi bit bằng 1. Kỹ sư sử dụng tiếp điểm NC để tạo logic đảo hoặc điều kiện an toàn. Việc chọn đúng loại tiếp điểm quyết định tính chính xác của mạch điều khiển.

2.2. Các khối logic AND OR và XOR trong FBD

Khối AND trong FBD yêu cầu tất cả các ngõ vào đều ở trạng thái TRUE để ngõ ra phát tín hiệu TRUE. Đây là logic điều kiện đồng thời, áp dụng cho trường hợp cần nhiều yếu tố thỏa mãn cùng lúc. Khối OR cho phép ngõ ra TRUE khi bất kỳ ngõ vào nào đạt trạng thái TRUE. Logic OR phù hợp với điều kiện dự phòng hoặc cảnh báo từ nhiều nguồn. Khối XOR yêu cầu số lẻ ngõ vào TRUE để ngõ ra TRUE. XOR thường dùng trong mạch phát hiện thay đổi trạng thái hoặc kiểm tra lỗi truyền thông. Người lập trình có thể thêm ngõ vào bằng cách kéo thả công cụ từ thanh công cụ.

III. Phương pháp lập trình nâng cao với HSC và chuyển đổi dữ liệu

Bộ đếm tốc độ cao (HSC) là lệnh nâng cao dùng để đếm xung từ encoder hoặc cảm biến tốc độ. HSC hoạt động độc lập với chu kỳ quét CPU, cho phép đếm tần số cao mà không mất xung. Bộ mã hóa trục cung cấp xung đồng hồ và xung đặt lại cho HSC. Khi giá trị đếm bằng giá trị thiết lập trước, HSC tạo ngắt để xử lý sự kiện. HSC hỗ trợ nhiều chế độ đếm: đếm lên, đếm xuống, đếm hai pha. Lệnh chuyển đổi dữ liệu cho phép chuyển đổi giữa các kiểu số nguyên, số thực và BCD. Lệnh ROUND làm tròn số thực thành số nguyên theo chuẩn IEEE. Lệnh TRUNC cắt bỏ phần thập phân bằng cách làm tròn về 0. Các lệnh chuyển đổi đảm bảo tính tương thích dữ liệu giữa các khối chức năng. Kỹ sư cần hiểu rõ phạm vi và giới hạn của từng kiểu dữ liệu để tránh lỗi tràn số.

3.1. Hoạt động và ứng dụng của bộ đếm tốc độ cao

Bộ đếm tốc độ cao HSC được sử dụng phổ biến trong hệ thống giám sát tốc độ và vị trí. HSC nhận tín hiệu từ encoder quang học gắn trên trục motor. Mỗi vòng quay tạo ra số xung xác định, cho phép tính toán tốc độ chính xác. HSC có thể hoạt động ở chế độ đơn pha hoặc hai pha để xác định hướng quay. Khi giá trị đếm đạt thiết lập trước, HSC kích hoạt ngắt và thực hiện hành động điều khiển. HSC mang lại độ chính xác cao vì không phụ thuộc vào thời gian quét chương trình. Ứng dụng bao gồm đóng gói, chiết rót và băng chuyền tốc độ cao.

3.2. Lệnh chuyển đổi và làm tròn dữ liệu số

Lệnh chuyển đổi dữ liệu cho phép đổi kiểu dữ liệu từ số nguyên sang số thực và ngược lại. Các kiểu dữ liệu được hỗ trợ bao gồm SInt, Int, DInt, USInt, UInt, UDInt, Real, LReal và BCD. Chuyển đổi từ BCD16 bị hạn chế đối với kiểu Int, BCD32 hạn chế với kiểu DInt. Lệnh ROUND làm tròn số thực theo quy tắc IEEE, số nằm giữa hai số nguyên được làm tròn đến số chẵn. Lệnh TRUNC cắt bỏ phần thập phân bằng cách làm tròn về 0. Khi kết quả vượt quá phạm vi, ngõ ra ENO báo lỗi bằng 0 và giá trị ngõ ra bị giới hạn.

IV. Kết luận và ứng dụng thực tế của tập lệnh PLC

Tập lệnh lập trình PLC chương 5 cung cấp nền tảng vững chắc cho kỹ sư tự động hóa. Các lệnh logic cơ bản AND, OR, NOT là công cụ xây dựng mọi mạch điều khiển. Bộ đếm tốc độ cao HSC đáp ứng yêu cầu giám sát tốc độ và vị trí chính xác. Các lệnh chuyển đổi dữ liệu đảm bảo tính tương thích giữa các khối chức năng trong chương trình. Việc kết hợp các lệnh tạo nên hệ thống điều khiển hoàn chỉnh cho dây chuyền sản xuất. Ứng dụng thực tế bao gồm điều khiển băng chuyền, máy đóng gói, hệ thống chiết rót và giám sát quá trình. Kỹ sư cần nắm vững cú pháp, tham số và giới hạn của từng lệnh. Thực hành thường xuyên trên phần mềm mô phỏng giúp nâng cao kỹ năng lập trình. Tập lệnh PLC liên tục được mở rộng với các phiên bản phần mềm mới. Nền tảng kiến thức này là bước đệm để tiếp cận các lệnh nâng cao hơn trong tự động hóa công nghiệp.

4.1. Ứng dụng trong hệ thống băng chuyền công nghiệp

Băng chuyền công nghiệp là ứng dụng phổ biến nhất của tập lệnh PLC. Các tiếp điểm logic điều khiển khởi động, dừng và đảo chiều motor. HSC giám sát tốc độ băng chuyền thông qua encoder gắn trên trục. Lệnh chuyển đổi dữ liệu xử lý tín hiệu từ cảm biến analog thành giá trị số. Bộ đếm sản phẩm sử dụng HSC để đếm chính xác số lượng sản phẩm trên băng chuyền. Logic AND đảm bảo điều kiện an toàn trước khi vận hành. Logic OR cho phép vận hành từ nhiều vị trí điều khiển khác nhau. Hệ thống cảnh báo sử dụng logic NOT để phát hiện sự cố.

4.2. Hướng phát triển và nâng cao kỹ năng

Kỹ sư PLC cần thường xuyên cập nhật kiến thức về lệnh mới và tính năng phần mềm. Tham gia các khóa đào tạo chuyên sâu về lập trình nâng cao và giao tiếp công nghiệp. Thực hành trên dự án thực tế giúp tích lũy kinh nghiệm xử lý tình huống. Tìm hiểu thêm về lập trình Structured Text (SCL) cho các thuật toán phức tạp. Học cách tối ưu hóa chương trình để giảm thời gian quét và tăng hiệu suất. Nghiên cứu các thư viện lệnh từ nhà sản xuất để tái sử dụng mã hiệu quả. Xây dựng bộ tài liệu kỹ thuật cho từng dự án để dễ bảo trì và nâng cấp.

Nội dung chính

Bối cảnh và vấn đề nghiên cứu

Trong kỹ thuật điều khiển tự động hóa công nghiệp hiện đại, bộ điều khiển logic khả trình (PLC) đóng vai trò trung tâm trong việc thu thập tín hiệu cảm biến, xử lý thuật toán và điều khiển các cơ cấu chấp hành. Việc xây dựng một hệ thống tự động hóa ổn định đòi hỏi người kỹ sư phải nắm vững kiến trúc phần cứng, cơ chế quét vòng (Scan Cycle), cũng như cú pháp và quy tắc hoạt động của từng lệnh lập trình trên các ngôn ngữ tiêu chuẩn.

Tài liệu thuộc khuôn khổ "Đồ án học phần 2A" do ThS. Hoàng Đình Khọi hướng dẫn. Nội dung trọng tâm của đề tài được triển khai trong "Chương 5: Tập lệnh lập trình" (từ trang 5-1 đến trang 5-50), đi sâu vào việc phân tích, giải thích cấu trúc và hướng dẫn thực thi hệ thống tập lệnh của dòng PLC Siemens S7-1200 trên hai ngôn ngữ lập trình chính là Ladder Logic (LAD) và Function Block Diagram (FBD).

Mục tiêu và nhiệm vụ kỹ thuật của đồ án bao gồm:

1. Phân tích chi tiết cơ chế tương tác giữa bộ vi xử lý (CPU) với bộ đệm ảnh tiến trình (Process Image) và các cổng vào/ra vật lý tức thời thông qua tập lệnh cơ bản.
2. Khảo sát nguyên lý hoạt động, cấu trúc tham số ngõ vào/ngõ ra, bảng trạng thái và điều kiện bắt lỗi (ENO, STATUS) của các nhóm lệnh: nhị phân, bộ định thì (Timer), bộ đếm (Counter), bộ đếm xung tốc độ cao (HSC), các lệnh so sánh, tính toán số học, hàm toán học dấu phẩy động và xử lý khối bộ nhớ.
3. Làm rõ các ràng buộc kỹ thuật về kiểu dữ liệu, phân bổ khối dữ liệu Data Block (đơn lẻ và Multi-instance), vùng nhớ bit nhớ nội (M_BIT), cơ chế xếp hàng và xử lý ngắt phần cứng (Hardware Interrupt OB) khi thực thi các lệnh truyền nhận dữ liệu lớn.

Đối tượng nghiên cứu là dòng điều khiển khả trình PLC S7-1200 (bao gồm các mã phần cứng CPU 1211C, CPU 1212C và các bo mạch tín hiệu mở rộng Signal Board). Phạm vi nghiên cứu giới hạn trong việc phân tích các lệnh logic, điều khiển thời gian thực và quản lý bộ nhớ được hỗ trợ trong môi trường cấu hình thiết bị và lập trình của hệ thống.

---

Cơ sở lý thuyết và phương pháp thiết kế hệ thống

Đồ án xây dựng nội dung dựa trên nền tảng kiến trúc phần cứng và phần mềm của bộ điều khiển Siemens S7-1200, tuân thủ các quy chuẩn lập trình điều khiển công nghiệp:

• Cơ chế quét vòng CPU và quản lý ảnh tiến trình: Phân biệt rõ giữa việc đọc/ghi dữ liệu từ thanh ghi ảnh tiến trình ngõ vào (Process Image Input) / ngõ ra (Process Image Output) với việc truy xuất trực tiếp vào các đầu cực I/O vật lý thông qua định danh tức thời :P (ví dụ %I3.0:P hoặc %Q3.0:P).
• Chuẩn biểu diễn số thực IEEE 754: Áp dụng cho các phép toán số thực (Real, LReal), bao gồm cơ chế kiểm tra tính hợp lệ của dữ liệu dấu phẩy động, xử lý các trường hợp ngoại lệ như vô cùng (+INF, -INF), không phải số (NaN) và các giá trị phi chuẩn (denormalized numbers).
• Cấu trúc quản lý dữ liệu Single-instance và Multi-instance DB: Tối ưu hóa dung lượng bộ nhớ và thời gian xử lý của CPU khi cấu hình các bộ định thì (Timer) và bộ đếm (Counter) trong các khối hàm (Function Block - FB).
• Phương pháp phân tích kỹ thuật: Tác giả sử dụng phương pháp phân tích chức năng kết hợp tổng hợp tham số kỹ thuật, lập bảng chân trị logic (Truth Table), phân tích giản đồ định thì thời gian (Timing Diagram) và định lượng mã lỗi điều kiện của hệ thống.

Nguồn dữ liệu của đề tài được trích xuất trực tiếp từ tài liệu kỹ thuật của dòng PLC Siemens S7-1200, bảng thông số cấu hình phần cứng thiết bị (Device Configuration) và tập lệnh thực tế được biên soạn trong học phần.

---

Thiết kế và triển khai tập lệnh điều khiển

Hệ thống tập lệnh trong đồ án được thiết kế và phân loại có hệ thống, phản ánh rõ nét kiến trúc điều hành thời gian thực của PLC S7-1200:

1. Cơ chế truy xuất tín hiệu I/O và cập nhật ảnh tiến trình

Trong chế độ vận hành (RUN mode), CPU của PLC quét liên tục các tín hiệu ngõ vào vật lý nối tại đầu cực I và cập nhật định kỳ vào thanh ghi ngõ vào ảnh tiến trình. Chương trình logic xử lý các trạng thái này và ghi kết quả vào thanh ghi ngõ ra ảnh tiến trình trước khi xuất đồng loạt ra các đầu cực vật lý Q vào cuối chu kỳ quét. Khi cần đáp ứng tốc độ cao mà không phải chờ hết chu kỳ quét, lập trình viên sử dụng ký hiệu truy xuất tức thời :P để đọc hoặc ghi trực tiếp tới phần cứng, trong đó việc đọc tức thời sẽ không cập nhật thanh ghi ảnh tiến trình.

2. Cấu hình phần cứng và xử lý ngắt cho bộ đếm tốc độ cao (HSC)

Đối với các sự kiện diễn ra nhanh hơn chu kỳ quét của khối tổ chức chương trình chính (OB1) — chẳng hạn như xung phát ra từ encoder trục động cơ — hệ thống triển khai bộ đếm tốc độ cao HSC kết hợp với khối ngắt phần cứng (Hardware Interrupt OB). Việc cấu hình HSC được thực hiện trước trong phần thuộc tính phần cứng CPU (Device Configuration) để gán chế độ đếm, cấu hình kênh xung, phân vùng ngắt và ánh xạ vùng nhớ mặc định (ID1000 đến ID1020). Lệnh CTRL_HSC được kích hoạt trong OB ngắt để thay đổi tham số tức thời khi có sự kiện so sánh bằng (CV = RV), sự kiện đổi hướng hoặc khi có xung đặt lại (Reset).

3. Tối ưu hóa cấu trúc dữ liệu với Multi-instance DB

Khi khai báo nhiều bộ định thì (Timer) hoặc bộ đếm (Counter) bên trong một khối hàm, việc tạo từng khối dữ liệu riêng biệt sẽ làm tăng số lượng DB và chiếm dụng không gian bộ nhớ. Đồ án chỉ ra phương pháp sử dụng tùy chọn Multi-instance, cho phép gom các cấu trúc dữ liệu định thì/đếm vào một khối dữ liệu chung duy nhất. Cơ chế này không gây xung đột dữ liệu giữa các khối con, đồng thời giảm thiểu đáng kể thời gian xử lý của CPU.

---

Nội dung chính theo từng chương

Chương 5: Tập lệnh lập trình

Nội dung Chương 5 bao gồm toàn bộ các nhóm lệnh điều khiển, tính toán và xử lý dữ liệu được trình bày tuần tự từ trang 5-1 đến trang 5-50:

1. Nhóm lệnh tiếp điểm LAD, khối logic FBD và cuộn dây ngõ ra (Trang 5-1 đến 5-4)

• Tiếp điểm LAD: Tiếp điểm thường hở NO (đóng khi bit bằng 1), thường đóng NC (đóng khi bit bằng 0). Mạch nối tiếp tạo hàm logic AND, mạch song song tạo hàm logic OR.
• Khối logic FBD: Khối AND (&), OR (>=1), XOR (ngõ ra TRUE khi có số lẻ ngõ vào mang giá trị TRUE). Hỗ trợ mở rộng số lượng ngõ vào bằng lệnh chèn ngõ vào nhị phân.
• Bộ đảo logic NOT: Chuyển đổi trạng thái dòng tín hiệu logic trong LAD và đảo ngõ vào/ngõ ra trong FBD.
• Cuộn dây ngõ ra (LAD) và Hộp gán ngõ ra (FBD): Ghi trạng thái logic vào bit ngõ ra (Q) hoặc bit nhớ nội (M). Hỗ trợ cả cuộn dây gán chuẩn (=) và cuộn dây gán đảo (/=).

Bảng 1: Thông số nhóm lệnh tiếp điểm và cuộn dây cơ bản

Tên lệnh / Tham số	Kiểu dữ liệu	Mô tả chức năng kỹ thuật
IN / IN1, IN2	Bool	Tín hiệu ngõ vào logic từ ảnh tiến trình hoặc tức thời (:P)
OUT	Bool	Bit ngõ ra được gán trạng thái luồng tín hiệu logic
NOT	Bool	Đảo ngược trạng thái logic của luồng tín hiệu đi qua

2. Nhóm lệnh Set/Reset và mạch chốt (Trang 5-5 đến 5-7)

• Lệnh S (Set) và R (Reset): Tác động lên 1 bit đơn lẻ. Khi kích hoạt, S đặt bit lên 1, R đặt bit về 0; khi không kích hoạt, trạng thái bit giữ nguyên.
• Lệnh SET_BF và RESET_BF: Thao tác đồng thời trên một trường gồm n bit liên tiếp bắt đầu từ phần tử chỉ định tại OUT (ví dụ mảng #MyArray[3]). Các lệnh này bắt buộc nằm ở vị trí tận cùng bên phải của một nhánh mạch.
• Mạch chốt RS và SR: Mạch chốt RS ưu tiên Set (nếu cả S1 và R đều bằng 1 thì OUT = 1); mạch chốt SR ưu tiên Reset (nếu cả S và R1 đều bằng 1 thì OUT = 0).

Bảng 2: Bảng trạng thái mạch chốt RS và SR

Mạch chốt	Ngõ vào Set	Ngõ vào Reset	Trạng thái ngõ ra OUT
RS (Set trội)	0	0	Trạng thái kề trước
	0	1	0
	1	0	1
	1	1	1
SR (Reset trội)	0	0	Trạng thái kề trước
	0	1	0
	1	0	1
	1	1	0

3. Nhóm lệnh phát hiện sườn xung quá độ (Trang 5-8 đến 5-10)

Bao gồm tiếp điểm P/N (LAD), hộp P/N (FBD), cuộn dây P/N (LAD), hộp P=/N= (FBD) và các lệnh P_TRIG, N_TRIG. Lệnh phát hiện sườn dương (chuyển trạng thái từ 0 lên 1) hoặc sườn âm (từ 1 về 0).

• Toàn bộ các lệnh ngưỡng bắt buộc phải sử dụng một bit nhớ M_BIT để lưu trạng thái kề trước của tín hiệu ngõ vào.
• Ràng buộc bộ nhớ: Bit M_BIT phải là địa chỉ duy nhất, chỉ được khai báo trong vùng nhớ M, DB toàn cục (Global DB) hoặc vùng nhớ tĩnh Static của khối hàm. Tuyệt đối không sử dụng vùng nhớ tạm (Temp) hay vùng nhớ bị ghi đè bởi các hàm hệ thống. Lệnh đánh giá ngay từ chu kỳ quét đầu tiên nên cần khởi tạo trạng thái ban đầu chính xác.

4. Nhóm lệnh định thì - Timer (Trang 5-11 đến 5-15)

Hệ thống cung cấp 5 lệnh định thì:

• TP (Pulse Timer): Tạo xung ngõ ra với độ rộng thời gian đặt trước PT.
• TON (On-delay Timer): Trì hoãn đóng ngõ ra; ngõ ra Q lên 1 sau khoảng thời gian PT kể từ khi ngõ vào IN chuyển sang 1.
• TOF (Off-delay Timer): Trì hoãn ngắt ngõ ra; ngõ ra Q về 0 sau khoảng thời gian PT kể từ khi ngõ vào IN chuyển từ 1 về 0.
• TONR (Retentive On-delay Timer): Bộ định thì trễ có nhớ, tích lũy thời gian qua nhiều chu kỳ kích hoạt IN cho đến khi có tín hiệu xóa tại chân R.
• RT (Reset Timer): Xóa dữ liệu thời gian của bộ định thì chỉ định.
• Kiểu dữ liệu TIME: Lưu trữ dạng số nguyên kép 32-bit có dấu (DInt), biểu thị số mili-giây. Cú pháp khai báo sử dụng tiền tố T# (ví dụ T#200ms, T#2s_200ms). Dải giá trị hợp lệ từ T#-24d_20h_31m_23s_648ms đến T#24d_20h_31m_23s_647ms. Giá trị đặt trước PT âm sẽ bị hệ thống tự động gán về 0, và thời gian trôi qua ET luôn là số dương.

Bảng 3: Tác động khi thay đổi tham số ngõ vào trên các bộ định thì

Loại Timer	Thay đổi giá trị PT khi đang chạy	Thay đổi trạng thái ngõ vào IN khi đang chạy
TP	Không ảnh hưởng	Không ảnh hưởng đến chu kỳ phát xung
TON	Không ảnh hưởng	Chuyển sang FALSE sẽ dừng và đặt lại Timer về 0
TOF	Không ảnh hưởng	Chuyển sang TRUE sẽ đặt lại và dừng quá trình trễ
TONR	Không ảnh hưởng tức thời, có tác dụng khi kích hoạt lại	Chuyển sang FALSE sẽ tạm dừng đếm nhưng giữ nguyên giá trị thời gian tích lũy

5. Nhóm lệnh đếm - Counter (Trang 5-16 đến 5-19)

Bao gồm bộ đếm tiến CTU, bộ đếm lùi CTD và bộ đếm lên/xuống kết hợp CTUD.

• Tốc độ đếm của các lệnh này bị giới hạn bởi chu kỳ thực thi của khối OB chứa chúng.
• Hỗ trợ các kiểu dữ liệu đếm nguyên có dấu và không dấu: SInt, Int, DInt, USInt, UInt, UDInt.
• Khi CTU đếm đến giá trị CV >= PV, ngõ ra Q chuyển lên 1; chân R tích cực mức 1 sẽ xóa CV về 0. Đối với CTD, chân LOAD kích hoạt sẽ nạp giá trị PV vào CV, và ngõ ra Q lên 1 khi CV <= 0. Đối với CTUD, ngõ ra QU báo trạng thái đếm tiến (CV >= PV) và QD báo trạng thái đếm lùi (CV <= 0).

6. Bộ đếm tốc độ cao HSC và lệnh CTRL_HSC (Trang 5-20 đến 5-28)

PLC S7-1200 hỗ trợ tối đa 6 kênh HSC (HSC1 đến HSC6) với 4 chế độ vận hành:

• Đếm 1 pha với điều khiển chiều đếm bên trong.
• Đếm 1 pha với điều khiển chiều đếm từ ngõ vào bên ngoài.
• Đếm 2 pha với 2 tín hiệu clock đếm tiến/đếm lùi độc lập.
• Đếm trạng thái vuông pha A/B (hỗ trợ đọc lệch pha của encoder 2 kênh A, B và ngõ vào xung reset pha Z).
• Chức năng đo tần số: Đo tần số theo đơn vị Hertz với 3 khoảng thời gian lấy mẫu: 0.01s, 0.1s và 1.0s. Giá trị báo về là tần số trung bình trong chu kỳ đo gần nhất.
• Ánh xạ vùng nhớ giá trị hiện thời: Được lưu mặc định tại các thanh ghi ngõ vào dạng DInt: HSC1 (ID1000), HSC2 (ID1004), HSC3 (ID1008), HSC4 (ID1012), HSC5 (ID1016), HSC6 (ID1020).
• Lệnh điều khiển CTRL_HSC: Cung cấp các cờ điều khiển (DIR, CV, RV, PERIOD) để nạp các giá trị mới (NEW_DIR, NEW_CV, NEW_RV, NEW_PERIOD) trong lúc chương trình đang chạy. Trên dòng S7-1200, chân ngõ ra BUSY luôn mang giá trị 0.

Bảng 4: Bảng mã trạng thái lỗi (STATUS) của lệnh CTRL_HSC

Mã STATUS (Hex)	Ý nghĩa kỹ thuật
W#16#0	Thực thi thành công, không xuất hiện lỗi
W#16#80A1	Định danh phần cứng HSC không trỏ đúng địa chỉ thiết bị
W#16#80B1	Giá trị nạp vào tham số hướng đếm NEW_DIR không phù hợp
W#16#80B2	Giá trị nạp vào tham số đếm hiện thời NEW_CV không hợp lệ
W#16#80B3	Giá trị nạp vào tham số tham chiếu NEW_RV không hợp lệ
W#16#80B4	Giá trị chu kỳ đo NEW_PERIOD không đúng định dạng quy định

7. Nhóm lệnh so sánh và kiểm tra tính hợp lệ dữ liệu (Trang 5-29 đến 5-32)

• Các phép so sánh cơ bản: Bằng (==), Khác (<>), Lớn hơn hoặc bằng (>=), Nhỏ hơn hoặc bằng (<=), Lớn hơn (>), Nhỏ hơn (<), áp dụng cho các kiểu dữ liệu số, chuỗi ký tự, thời gian và cấu trúc ngày giờ (DTL).
• Lệnh kiểm tra miền giá trị: IN_RANGE (đúng khi MIN <= VAL <= MAX) và OUT_RANGE (đúng khi VAL < MIN hoặc VAL > MAX).
• Lệnh kiểm tra số thực OK và NOT_OK: Kiểm tra tính hợp lệ của biến kiểu Real/LReal theo chuẩn IEEE 754. Trả về NOT_OK nếu dữ liệu rơi vào trạng thái vô cùng (+INF, -INF), không phải số (NaN) hoặc giá trị phi chuẩn sát điểm 0 (khi đó CPU sẽ tự động gán về 0 trong các phép tính).

8. Nhóm lệnh toán học số học và hàm số thực (Trang 5-33 đến 5-42)

• Toán học cơ bản: ADD (cộng), SUB (trừ), MUL (nhân), DIV (chia), MOD (chia lấy dư: $IN1 - (IN1/IN2)$), NEG (đổi dấu số học), INC (tăng 1 đơn vị), DEC (giảm 1 đơn vị), ABS (giá trị tuyệt đối), MIN (lấy giá trị nhỏ nhất), MAX (lấy giá trị lớn nhất), LIMIT (giới hạn giá trị nằm trong khoảng MIN và MAX).
• Hàm dấu phẩy động chuyên sâu: SQR (bình phương), SQRT (căn bậc hai), LN (logarit tự nhiên), EXP (hàm mũ cơ số $e \approx 2.71828182845904523536$), SIN, COS, TAN, ASIN, ACOS, ATAN, FRAC (tách lấy phần thập phân phân số) và EXPT (lũy thừa tổng quát $IN1^{IN2}$).
• Cơ chế xử lý lỗi toán học: Khi xảy ra lỗi (chia cho 0, kết quả tràn dải biến, hoặc ngõ vào là NaN/INF), ngõ ra ENO tự động hạ về 0 và trả về kết quả quy định (ví dụ phép chia cho 0 trả về 0; căn bậc hai của số âm trả về -NaN).

9. Nhóm lệnh di chuyển, khối dữ liệu và chuyển đổi kiểu (Trang 5-43 đến 5-50)

• Lệnh di chuyển bộ nhớ: MOVE sao chép một phần tử đơn lẻ; MOVE_BLK sao chép khối dữ liệu có thể bị ngắt bởi chương trình ngắt OB; UMOVE_BLK sao chép khối dữ liệu không thể ngắt (đảm bảo tính toàn vẹn dữ liệu cho OB ngắt).
• Lệnh lấp đầy khối: FILL_BLK (lấp đầy mảng có thể ngắt) và UFILL_BLK (lấp đầy mảng không thể ngắt) với số lượng phần tử xác định qua tham số COUNT. Lưu ý các lệnh sao chép/lấp đầy mảng không áp dụng cho vùng nhớ I, Q, M làm đích đến.
• Lệnh tráo đổi byte SWAP: Hoán đổi thứ tự byte có trọng số cao (MSB) và byte có trọng số thấp (LSB) cho dữ liệu 2 byte (Word) và 4 byte (DWord), không làm thay đổi trật tự bit bên trong từng byte.
• Lệnh chuyển đổi kiểu CONVERT: Chuyển đổi qua lại giữa các định dạng số nguyên, số thực, dữ liệu byte và mã BCD (BCD16, BCD32).
• Lệnh làm tròn: ROUND chuyển số thực thành số nguyên theo quy tắc làm tròn đến số nguyên gần nhất của chuẩn IEEE (nếu nằm chính giữa hai số nguyên sẽ làm tròn về số nguyên chẵn); TRUNC cắt bỏ hoàn toàn phần thập phân để lấy phần nguyên.

---

Kết quả và đóng góp kỹ thuật

Đồ án đã hệ thống hóa toàn diện và chi tiết tập lệnh lập trình của PLC Siemens S7-1200 với các kết quả cụ thể:

1. Chuẩn hóa cấu trúc tham số và kiểu dữ liệu: Thống kê đầy đủ kiểu dữ liệu, dung lượng bit và miền giá trị hợp lệ cho từng tham số ngõ vào/ngõ ra của hơn 30 nhóm lệnh khác nhau trên cả hai môi trường LAD và FBD.
2. Làm rõ cơ chế phần cứng chuyên sâu: Phân định rõ ràng các trường hợp vận hành giữa bộ đếm phần mềm (bị giới hạn bởi chu kỳ quét của OB) và bộ đếm phần cứng tốc độ cao HSC (xử lý độc lập với chu kỳ CPU thông qua ngắt phần cứng và bảng địa chỉ ngõ vào mặc định ID1000 - ID1020).
3. Quy tắc an toàn trong thiết kế phần mềm PLC: Đưa ra các chỉ dẫn quan trọng nhằm ngăn ngừa xung đột bộ nhớ, bao gồm quy định bắt buộc đối với bit nhớ sườn xung M_BIT, cảnh báo vùng giá trị âm trong kiểu dữ liệu TIME, cơ chế chống mất tính nhất quán dữ liệu bằng lệnh di chuyển không ngắt UMOVE_BLK và UFILL_BLK, cùng bảng tra cứu chi tiết mã trạng thái lỗi STATUS và cờ điều khiển ENO.

---

Hạn chế và hướng nghiên cứu tiếp

• Hạn chế: Nội dung tài liệu trong Chương 5 tập trung chủ yếu vào việc giải thích cú pháp, cơ chế thực thi của tập lệnh và các thông số cấu hình lý thuyết. Các ví dụ ứng dụng trong chương mang tính chất minh họa từng lệnh đơn lẻ, chưa ghép nối thành một bài toán điều khiển công nghệ hoàn chỉnh cho một dây chuyền sản xuất thực tế. Ngoài ra, một số tính năng mở rộng của bộ đếm tốc độ cao (như kênh HSC3, HSC4, HSC5, HSC6) bị giới hạn bởi số lượng ngõ vào tích hợp trên các dòng CPU cỡ nhỏ như CPU 1211C (chỉ có 6 ngõ vào tích hợp) và đòi hỏi phải trang bị thêm bo mạch Signal Board.
• Hướng phát triển: Kết hợp tập lệnh đã phân tích để xây dựng các thuật toán điều khiển tự động hóa phức tạp, triển khai các chương trình điều khiển vị trí chuyển động (Motion Control với xung PTO), lập trình điều khiển vòng kín PID và kết nối truyền thông công nghiệp (Profinet, Modbus TCP) tới các hệ thống giám sát SCADA và màn hình HMI.

---

Giá trị tham khảo

Đồ án là tài liệu kỹ thuật có giá trị học thuật và ứng dụng thực tiễn cao:

• Đối với sinh viên ngành Kỹ thuật Điều khiển & Tự động hóa, Điện tử, Cơ điện tử: Cung cấp tài liệu tra cứu chuẩn xác về cú pháp lệnh, cơ chế phân bổ vùng nhớ và phương pháp lập trình trên phần mềm TIA Portal cho các đồ án môn học, đồ án tốt nghiệp liên quan đến PLC S7-1200.
• Đối với kỹ sư tự động hóa: Hỗ trợ nắm bắt nhanh các quy tắc biên của phần cứng Siemens, cách xử lý lỗi ngoại lệ số thực IEEE 754, cấu hình kênh đếm tốc độ cao từ encoder và phương pháp tối ưu hóa bộ nhớ thông qua Multi-instance DB.

---

Câu hỏi thường gặp

1. Cơ chế truy xuất tức thời với ký hiệu :P khác gì so với việc đọc/ghi tín hiệu thông thường qua thanh ghi ảnh tiến trình? Khi đọc/ghi thông thường qua các bộ định danh I hoặc Q, CPU chỉ tương tác với thanh ghi ảnh tiến trình (được cập nhật định kỳ theo chu kỳ quét). Khi thêm hậu tố :P (ví dụ %I3.0:P hoặc %Q3.0:P), CPU sẽ đọc hoặc ghi trực tiếp tới các đầu cực vật lý của phần cứng tại thời điểm thực thi lệnh, giúp bỏ qua độ trễ của chu kỳ quét. Lưu ý rằng việc đọc tức thời sẽ không cập nhật lại giá trị trong thanh ghi ngõ vào ảnh tiến trình.

2. Tại sao bit nhớ M_BIT trong các lệnh phát hiện sườn xung (P, N, P_TRIG, N_TRIG) bắt buộc không được dùng bộ nhớ tạm (Temp)? Các lệnh phát hiện sườn xung cần so sánh trạng thái logic hiện tại của ngõ vào với trạng thái ở chu kỳ quét kề trước. Bộ nhớ tạm (Temp) sẽ bị xóa hoặc ghi đè sau khi kết thúc chu kỳ thực thi của khối, dẫn đến mất dữ liệu quá khứ. Do đó, M_BIT bắt buộc phải là một bit duy nhất được khai báo trong vùng nhớ M, DB toàn cục hoặc vùng nhớ tĩnh Static của khối dữ liệu mẫu.

3. Sự khác biệt cốt lõi giữa hai lệnh di chuyển khối MOVE_BLK và UMOVE_BLK là gì? Lệnh MOVE_BLK là lệnh di chuyển có thể bị ngắt; nếu có một khối tổ chức ngắt (OB ngắt) kích hoạt khi lệnh đang chạy, CPU sẽ tạm dừng di chuyển để phục vụ ngắt rồi mới quay lại hoàn tất. Lệnh UMOVE_BLK là lệnh di chuyển không thể ngắt; mọi sự kiện ngắt phát sinh sẽ phải xếp hàng chờ cho đến khi toàn bộ khối dữ liệu được sao chép xong, đảm bảo dữ liệu tại vùng nhớ đích luôn hoàn toàn nhất quán trước khi OB ngắt truy cập.

4. Dải giá trị và đơn vị lưu trữ của kiểu dữ liệu TIME trong PLC S7-1200 được quy định như thế nào? Kiểu dữ liệu TIME được lưu trữ dưới dạng số nguyên kép 32-bit có dấu (DInt), đại diện cho khoảng thời gian tính bằng mili-giây với tiền tố T#. Dải giá trị hợp lệ từ T#-24d_20h_31m_23s_648ms đến T#24d_20h_31m_23s_647ms (tương đương $-2.147.483.648\text{ ms}$ đến $+2.147.483.647\text{ ms}$). Tuy nhiên, hệ thống không chấp nhận giá trị đặt trước PT âm cho các lệnh Timer (sẽ tự động đưa về 0), và giá trị thời gian đã trôi qua ET luôn là số dương.

5. Lệnh làm tròn ROUND xử lý trường hợp số thực nằm chính giữa hai số nguyên theo quy tắc nào? Lệnh ROUND chuyển đổi số thực thành số nguyên theo chuẩn IEEE (làm tròn đến giá trị gần nhất). Trong trường hợp phần thập phân nằm chính xác ở vị trí giữa hai số nguyên (ví dụ 2.5 hoặc 3.5), thuật toán sẽ làm tròn đến số nguyên chẵn gần nhất (2.5 được làm tròn thành 2, trong khi 3.5 được làm tròn thành 4).

---

Kết luận

Nội dung Chương 5 trong "Đồ án học phần 2A" dưới sự hướng dẫn của ThS. Hoàng Đình Khọi đã cung cấp một bản phân tích toàn diện, có cấu trúc chặt chẽ về hệ thống tập lệnh lập trình trên PLC Siemens S7-1200. Bằng việc kết hợp song song giữa hai ngôn ngữ LAD và FBD cùng các phân tích chi tiết về cơ chế quét vòng, quản lý ngắt phần cứng và kiểm soát ngoại lệ số học, tài liệu đáp ứng tốt yêu cầu kỹ thuật của đồ án chuyên ngành. Đây là tài liệu tham khảo có giá trị học thuật cao, phục vụ hiệu quả cho công tác nghiên cứu, học tập và triển khai các giải pháp điều khiển tự động hóa trong thực tế.

Trích đoạn nội dung tài liệu

Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI Ch ng 5. T p l nh l p trình CH NG 5: T P L NH L P TRÌNH Trang 5-1 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI 5. Các tiếp điểm ladder (LAD) Ta có thể kết nối các tiếp điểm với nhau và tạo ra mạch logic kết nối. Nếu bit ngõ vào mà ta chỉ rõ sử dụng bộ định danh I (ngõ vào) hay Q (ngõ ra), giá trị bit sẽ được đọc từ một thanh ghi ảnh tiến trình.

Các tín hiệu tiếp điểm vật lý trong tiến trình điều khiển được nối đến các đầu cực I trên PLC. CPU quét các tín hiệu ngõ vào được nối và cập nhật liên tục các giá trị tương ứng trong thanh ghi ngõ vào ảnh tiến trình. Ta có thể ghi rõ một kết quả tức th i của một ngõ vào vật lý bằng cách sử dụng “:P” theo sau sự dịch chỉnh I (ví dụ: “%I3. Đối với một kết quả tức th i, các giá trị dữ liệu bit được đọc một cách trực tiếp từ ngõ vào vật lý thay vì từ ảnh tiến trình.

Một kết quả tức th i thì không cập nhật ảnh tiến trình. Thông s Kiểu dữ li u Miêu tả IN Bool Bit được gán giá trị  Tiếp điểm thư ng h NO (Normally Open) được đóng lại (ON) khi giá trị bit được gán bằng 1.  Tiếp điểm thư ng đóng NC (Normally Closed) được đóng lại (ON) khi giá trị bit được gán bằng 0.  Các tiếp điểm được nối nối tiếp sẽ tạo ra mạch logic AND.

 Các tiếp điểm được nối song song sẽ tạo ra mạch logic OR. CH NG 5: T P L NH L P TRÌNH Trang 5-2 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI Các hộp FBD: AND, OR và XOR Trong lập trình FBD, các mạng tiếp điểm LAD được chuyển đổi thành các mạng dùng các khối logic AND (&), OR (> = 1) và OR loại trừ (XOR) mà ta có thể chỉ rõ các giá trị bit cho các ngõ vào và ngõ ra của hộp. Ta còn có thể kết nối đến các hộp logic khác và tạo ra một tổ hợp liên hợp logic riêng. Sau khi hộp được đặt trong mạng, ta có thể kéo công cụ “Insert binary input” từ thanh công cụ “Favorites” hay từ cây lệnh và sau đó thả nó lên trên phía đầu vào của hộp để thêm nhiều ngõ vào.

Ta còn có thể nhấp chuột phải lên bộ kết nối ngõ vào của hộp và chọn “Insert input”. Các ngõ vào và ngõ ra của hộp có thể được kết nối đến một hộp logic khác, hay ta có thể nhập vào một địa chỉ bit hay tên ký hiệu bit đối với một ngõ vào chưa được kết nối. Khi lệnh trong hộp được thực thi, trạng thái ngõ vào hiện tại được áp dụng cho mạch logic hộp nhị phân và nếu đúng thì ngõ ra của hộp sẽ là đúng. Thông s Kiểu dữ li u Miêu tả IN1, IN2 Bool Bit ngõ vào  Tất cả các ngõ vào của hộp AND phải là “TRUE” để ngõ ra là “TRUE”.

 Bất kỳ ngõ vào nào của hộp OR phải là “TRUE” để ngõ ra là “TRUE”.  Một số lẻ các ngõ vào của hộp XOR phải là “TRUE” để ngõ ra là “TRUE”. CH NG 5: T P L NH L P TRÌNH Trang 5-3 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI Bộ đảo logic NOT Đối với lập tình FBD, ta có thể kéo công cụ “Negate binary input” từ thanh công cụ “Favorites” hay từ cây lệnh và sau đó thả nó lên một ngõ vào hay ngõ ra để tạo ra một bộ đảo logic trên bộ kết nối của hộp đó. Tiếp điểm NOT (LAD) chuyển đổi trạng thái logic của đầu vào dòng tín hiệu.

 Nếu không có dòng tín hiệu vào trong tiếp điểm NOT, sẽ có dòng tín hiệu đi ra.  Nếu có dòng tín hiệu vào trong tiếp điểm NOT, sẽ không có dòng tín hiệu đi ra. Cuộn dây ngõ ra (LAD) Lệnh xuất cuộn dây sẽ ghi một giá trị cho một bit ngõ ra. Nếu bit ngõ ra ta chỉ ra sử dụng định danh bộ nhớ Q, thì sau đó CPU sẽ chuyển bit ngõ ra trong thanh ghi ảnh tiến trình về on hoặc off, thiết lập giá trị bit được gán bằng với trạng thái luồng tín hiệu.

Các tín hiệu ngõ ra cho cơ cấu điều khiển được nối đến các đầu cực Q của S7 – 1200. Trong chế độ RUN, hệ thống CPU quét một cách liên tục các tín hiệu ngõ vào, xử lý các trạng thái ngõ vào theo chương trình logic, và sau đó tác động tr lại bằng cách thiết lập các giá trị trạng thái ngõ ra mới trong thanh ghi ngõ ra ảnh tiến trình. Sau mỗi chu trình thực thi chương trình, hệ thống CPU chuyển phản ứng trạng thái ngõ ra mới được lưu trữ trong thanh ghi ảnh tiến trình đến các đầu cực nối dây ngõ ra. Ta có thể xác định một kết quả ghi tức th i của một ngõ ra vật lý bằng cách sử dụng “:P” theo sau độ dịch chuyển Q (ví dụ “%Q3.

Đối với một kết quả ghi tức CH NG 5: T P L NH L P TRÌNH Trang 5-4 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI th i, các giá trị dữ liệu bit được ghi đến ngõ ra ảnh tiến trình và trực tiếp đến ngõ ra vật lý. Thông s Kiểu dữ li u Miêu tả OUT Bool Bit được gán giá trị  Nếu có luồng tín hiệu chạy qua một cuộn dây ngõ ra, bit ngõ ra được đặt lên 1.  Nếu không có luồng tín hiệu chạy qua một cuộn dây ngõ ra, bit ngõ ra được đặt về 0.  Nếu có luồng tín hiệu chạy qua một cuộn dây ngõ ra đảo, bit ngõ ra được đặt về 0.

 Nếu không có luồng tín hiệu chạy qua một cuộn dây ngõ ra đảo, bit ngõ ra được đặt lên 1. Hộp gán ngõ ra (FBD) Trong lập trình FBD, các cuộn dây LAD được chuyển đổi thành các hộp gán (= và /=) mà ta có thể định rõ một địa chỉ bit cho hộp ngõ ra. Các ngõ vào và ngõ ra của hộp có thể được kết nối với khối logic khác hay ta có thể nhập vào một địa chỉ bit. Thông s Kiểu dữ li u Miêu tả OUT Bool Bit được gán giá trị  Nếu tín hiệu vào của hộp ngõ ra là 1, bit OUT được đặt lên 1.

 Nếu tín hiệu vào của hộp ngõ ra là 0, bit OUT được đặt về 0.  Nếu tín hiệu vào của hộp ngõ ra đảo là 1, bit OUT được đặt về 0.  Nếu tín hiệu vào của hộp ngõ ra đảo là 0, bit OUT được đặt lên 1. CH NG 5: T P L NH L P TRÌNH Trang 5-5 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI 5.

S và R: Set và Reset 1 bit  Khi lệnh S (Set) được kích hoạt, giá trị dữ liệu địa chỉ OUT được đặt lên 1. Khi lệnh S không được kích hoạt, ngõ ra OUT không bị thay đổi.  Khi lệnh R (Reset) được kích hoạt, giá trị dữ liệu địa chỉ OUT được đặt về 0. Khi lệnh R không được kích hoạt, ngõ ra OUT không bị thay đổi.

 Những lệnh này có thể được đặt tại bất cứ vị trí nào trong mạch. Thông s Kiểu dữ li u Miêu tả IN Bool Vị trí bit được giám sát OUT Bool Vị trí bit được đặt hoặc đặt lại SET_BF và RESET_BF: Set và Reset một tr ờng bit Thông s Kiểu dữ li u Miêu tả n Constant Số lượng các bit để ghi Phần tử bắt đầu của một trư ng bit được đặt OUT Phần tử của một mảng Boolean hay đặt lại. Ví dụ #MyArray[3] CH NG 5: T P L NH L P TRÌNH Trang 5-6 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI  Khi SET_BF được kích hoạt, một giá trị dữ liệu bằng 1 được gán cho “n” bit bắt đầu tại địa chỉ OUT. Khi SET_BF không được kích hoạt, địa chỉ OUT không bị thay đổi.

 RESET_BF ghi một giá trị dữ liệu bằng 0 đến “n” bit bắt đầu tại địa chỉ OUT. Khi RESET_BF không được kích hoạt, địa chỉ OUT không bị thay đổi.  Những lệnh này phải là lệnh nằm về bên phải trong một nhánh. RS và SR: các mạch ch t của bit set trội và reset trội RS là một mạch chốt set trội mà set chiếm ưu thế.

Nếu tín hiệu set (S1) và reset (R) đều là đúng, địa chỉ ngõ ra OUT sẽ bằng 1. SR là một mạch chốt reset trội mà reset chiếm ưu thế. Nếu tín hiệu set (S) và reset (R1) đều là đúng thì địa chỉ ngõ ra OUT sẽ là 0. Thông số OUT định rõ địa chỉ bit được set hay reset.

Ngõ ra OUT tùy chọn (Q ) phản ánh trạng thái tín hiệu của địa chỉ OUT. Thông s Kiểu dữ li u Miêu tả S, S1 Bool Ngõ vào set; số “1” biểu thị sự ưu thế R, R1 Bool Ngõ vào reset; số “1” biểu thị sự ưu thế OUT Bool Ngõ ra của bit được gán “OUT” Q Bool Trạng thái kèm theo của bit “OUT” CH NG 5: T P L NH L P TRÌNH Trang 5-7 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI L nh S1 R Bit “OUT” 0 0 Trạng thái kề trước 0 1 0 RS 1 0 1 1 1 1 S R1 Bit “OUT” 0 0 Trạng thái kề trước 0 1 0 SR 1 0 1 1 1 0 5. Các lệnh ngưỡng dương và âm. Các bộ dò quá độ d ng và âm CH NG 5: T P L NH L P TRÌNH Trang 5-8 Đ ÁN H C PH N 2A GVHD: ThS HOÀNG ĐÌNH KHỌI Thông s Kiểu dữ li u Miêu tả M_BIT Bool Bit nhớ trong đó trạng thái kề trước của ngõ vào được lưu trữ IN Bool Bit ngõ vào mà ngưỡng quá độ của nó là dùng để phát hiện OUT Bool Bit ngõ ra, cho biết một ngưỡng quá độ đã được phát hiện Luồng tín hiệu hay bit ngõ vào mà ngưỡng quá độ của chúng là CLK Bool dùng để phát hiện Q Bool Ngõ ra biểu thị một ngưỡng đã được phát hiện Tiếp điểm P (LAD): trạng thái của tiếp điểm này là “TRUE” khi một sự quá độ dương (từ OFF sang ON) được phát hiện trên bit “IN” được gán.

Trạng thái logic của tiếp điểm sau đó được kết hợp với dòng tín hiệu trong mạch để thiết lập trạng thái ngõ ra của dòng tín hiệu. Tiếp điểm P có thể được định vị tại bất kỳ vị trí nào trong mạch, ngoại trừ vị trí kết thúc của một nhánh.