chương 1) bao gồm 3 mặt phẳng: mặt phẳng quản lý, mặt phẳng điều khiển và mặt phẳng của người sử dụng, trong đó cấu trúc phân lớp chỉ có ở mặt phẳng điều khiển và mặt phẳng của người sử dụng.1 trình bày mô hình mạng B-ISDN với 2 mặt phẳng này.1 tóm tắt chức năng của các lớp và phân lớp của mặt phẳng người sử dụng ở giao diện UNI.1: Mô hình giao thức B-ISDN với hai mặt phẳng Lớp vật lý được chia thành hai phân lớp: TC (transmission Convergenee) và PM (Physical Medium). Phân lớp PM (Physical Medium) Phân Iớp PM cung cấp các chức năng cần thiết để truyền dẫn dòng bit (môi trường vật lý, mã hóa, đồng bộ,. Ba tổ chức chuẩn hóa đã định nghĩa 3 Iớp PM khác nhau cho ATM.1: Chức năng của các lớp ở mặt phẳng người sử dụng Lớp Phân lớp Chức năng CS Chức năng chung AAL Chức năng phụ thuộc dịch vụ SAR Phân đoạn và tái hợp Điều khiển luồng chung ATM Tạo/ tách tiêu đề (header) Dịch VPI/ VCI Ghép tách tế bào TC Phối hợp tốc độ Vật lý Thích ứng với khung truyền dẫn Tạo/ khôi phục khung truyền dẫn PM Môi trường vật lý 2.624) ANSI đã định nghĩa 3 giao tiếp sau đây dựa trên mạng cáp quang đồng bộ SONET : • STS-1: 51,84 Mbit/s. Ngoài ra, cần định nghĩa giao tiếp ở tốc độ DS3 (44,736 Mbit/s) dùng nghi thức PLCP (Physical Layer Convergence Protocol) của IEEE 802.432 định nghĩa 2 giao tiếp vật lý dựa trên SDH tương ứng với tốc độ của ANSI: • STM-1: 155,52 Mbit/s.
Do tốc độ của STM-1 và STM-4 chính xác bằng với tốc độ của SONET STS-3c và STS-12C nên vấn đề liên kết mạng giữa hai hệ thống này rất đơn giản. ITU_T còn định nghĩa thêm các giao tiếp sau: • DS1: 1,54 Mbit/s. • E3: 34,368 Mbit/s • DS3: 44,736 Mbit/s. ATM FORUM (VERSION 3.0) ATM Forum xác định 5 giao tiếp vật lý, trong đó có 2 giao tiếp dùng cho mạng công cộng là DS3 và STS-3c đã được chuẩn hoá bởi ANSI và ITU_T.
Các giao tiếp sau được định nghĩa cho mạng riêng: • FDDI based: 100 Mbit/s. • Fibre channel: 155,52 Mbit/s (ANSI X3T9.3) • Dây xoắn có vỏ bọc (STP): 155,52 Mbit/s. Tóm lại, ATM chủ yếu dùng môi trường truyền dẫn là sợi quang, hai tốc độ cơ bản là 155,52 và 622,08 Mbit/s. Giao tiếp điện dùng mã CMI hoặc AMI, giao tiếp quang dùng mã NRZ.
Phân lớp TC (Transmission Convergence) TC có chức năng chuyển đổi từ dòng tế bào ATM thành dòng bit trên môi trường, truyền dẫn và ngược lại, bao gồm các công việc: Thích ứng với khung truyền dẫn, phân biệt tế bào, kiểm tra header, chèn và tách tế bào trống. Thích ứng với khung truyền dẫn Có hai phương thức chuyển tế bào trên mạng ATM: dùng các khung truyền dẫn hiện có và chuyển tế bào trực tiếp. Chức năng này chỉ cần khi sử dụng cấu trúc khung. Chuyển tế bào trên các hệ thống truyền dẫn hiện có Tế bào ATM có thể đựơc chuyển trên bất kỳ một hệ thống truyền dẫn nào (SDH hay PDH) bằng cách ánh xạ từng byte của tế bào vào vùng payload của khung truyền dẫn.
Việc tương hợp với các hệ thống truyền dẫn hiện có là điều cần thiết trong giai đoạn hoà nhập của ATM. Thường thì kích thước khung không phù hợp với kích thước tế bào nên không thể đồng bộ ở mức tế bào.804) định nghĩa cách ghép tế bào vào các khung truyền dẫn PDH ở các tốc độ 1,5; 2; 6; 34; 97,7; và 140 Mbit/s. Ở đây trình bày 2 cách điển hình dùng SDH STM-1 và PDH DS1. Ghép tế bào vào khung STM-1 Tế bào ATM được xếp kín vào C4, C4 được đưa vào VC4 cùng với POH.
Dòng tế bào được đồng bộ ở mức byte với vùng payload của khung STM1. Chú ý rằng dung lượng của C4 là 260 x 9 = 2340 byte, không là bội số của 53 nên một tế bào có thể vượt ranh giới của C4. Điều này xảy ra thường xuyên vì toàn bộ dung lượng của C4 được dùng để xếp tế bào Hình 2.2: Chuyển tế bào trên STM-1 12 Theo nguyên tắc, VC4 có thể bắt đầu ở bất kỳ vị trí nào trong khung STM-1 (trừ các vị trí của 9 cột SOH). Con trỏ AU4 được dùng để chỉ đến vị trí bắt đầu của VC4.
Các byte J1, B3, C2, G1 và H4 của VC4 POH được kích hoạt. Trong đó, con trỏ H4 được dùng để chỉ đến vị trí bắt đầu của tế bào kế tiếp. Phía thu có thể dùng con trỏ H4 để bổ sung cho cơ chế HEC bắt buộc (Phần sau). Do kích thước tế bào là 53 byte, giá trị hợp lệ của H4 là từ 0 đến 52.
Giá trị này cho biết độ dời (tính theo byte) của điếm bắt đầu tế bào kể từ vị trí H4. Ghép tế bào vào khung DS1 Hình 2.3: chuyển tế bào trên DS1 Mỗi khung DS1 bao gồm 192 bit thông tin và một bit đồng bộ, 24 khung tạo thành 1 đa khung mở rộng, trong đó 24 bit đồng bộ được chia thành 6 bit đồng bộ đa khung, 6 bit CRC, 12 bit còn lại cho giám sát và báo hiệu. Tế bào ATM được xếp vào khung DS1 từ vị trí bit thứ hai đến bit thứ 193. Tế bào chỉ được đồng bộ byte với khung DS1 chứ không đồng bộ khung, một tế bào có thể nằm ở hai khung liền nhau.
Vùng thông tin (48 byte) của tế bào trước khi đưa và khung DS1 được ngẫu nhiên hóa với đa thức x43+1. Chuyển tế bào trực tiếp Giao tiếp này dùng một luồng tế bào liên tục không có cấu trúc khung. Các thông tin vận hành bảo dưỡng OAM mức vật lý (phần SOH của SDH hoặc các bit báo hiệu, đồng bộ của PDH) được chuyển đi trên cùng một luồng, dùng các tế bào có header đặc biệt. Các tế bào OAM vật lý có thể được chèn vào luồng tế bào bằng nhiều cách.
Cách kinh điển là tạo thành khung , cứ 26 tế bào thông tin thì đến một tế bào OAM. Nếu tốc độ vật lý là 155 Mbit/s, tốc độ dữ liệu sẽ là: (155 x 26)/(26+1)=147,60 Mbit/s Ngoài ra, tế bào OAM cũng có thể được chèn vào dòng thông tin khi nào có yêu cầu. Đây là cách được ITU_T khuyến nghị. Tách tốc độ tế bào (Cell Rate Decoupling) Chức năng này chỉ cần thiết khi chuyển tế bào trên các hệ thống ghép kênh phân thời gian đồng bộ (SDH hoặc PDH).
Nếu môi trường truyền là bất đồng bộ (FDDI) thì không cần.4: Cơ chế chèn và tách tế bào Khi không có tế bào thông tin hoặc OAM cần chuyển (do bản chất bất đồng bộ của ATM), TC sẽ chèn vào các tế bào trống để giữ cho tốc độ luồng tế bào luôn tương ứng với tốc độ truyền dẫn. Ở phía thu, các tế bào trống sẽ được tách bỏ. Các tế bào trống có phần header là cố định (bảng 3. Vùng thông tin chứa chuỗi 01101010 liên tục.
Điều khiển lỗi tiêu đề (Header Error Control) Chức năng này có nhiệm vụ kiểm tra sai cho 4 byte đầu của header, dùng mã CRC. Tỉ lệ bit kiểm tra trên bit thông tin là 8/40, cho phép sửa 100% lỗi đơn, phát hiện 84% lỗi chùm.5: Cơ chế sửa lỗi header Do có một số lỗi chùm lỗi trong nhiều tế bào không phát hiện được nên để tránh nhận lỗi do chuyển mạch sai, TC không hoạt động cố định ở chế độ sửa sai mà linh 14 động chuyển đổi giữa chế độ phát hiện và chế độ sửa lỗi. Ở chế độ phát hiện lỗi, tất cả các tế bào lỗi (đơn hay chùm) đều bị bỏ mà không sửa. Thủ tục chuyển đổi giữa hai chế độ này như sau: Sau khi khởi tạo, phía thu sẽ ở chế độ sửa sai.
Tế bào có lỗi đơn sẽ được sửa, lỗi chùm thì loại bỏ và chuyển sang chế độ phát hiện lỗi. Từ chế độ này, nếu tìm thấy một tế bào không lỗi sẽ tự động quay về lại chế độ sửa sai.5 trình bày cơ chế này. Theo tính toán, nếu tỉ lệ lỗi của môi trường là 10-8 thì xác suất bỏ cell sẽ là 10-13 và xác suất sai không phát hiện được là 10-20. Đồng bộ tế bào (Cell Delineation) Một chức năng khác của lớp vật lý được thực hiện trên trường HEC là phân biệt ranh giới tế bào (đồng bộ tế bào) nhờ vào quy luật mã hóa của trường CRC.
Quy trình đồng bộ được mô tả ở hình 2.6 Cơ chế đồng bộ tế bào Ngày sau khi khỏi tạo, phía thu ỏ trạng thái HUNT. Dòng tế bào sẽ (được kiểm tra từng bit để tìm HEC (có thể dùng con trỏ H4 của STM-1 nếu sử dụng SDH - tuy nhiên, đồng bộ theo quy trình này là một yêu cầu bắt buộc). Sau khi phát hiện luật mã, phía thu chuyển sang trạng thái PRESYNCH. Ở trạng thái này, HEC được kiểm tra theo từng tế bào.
Nếu phát hiện được liên tiếp a tế bào đúng thì chuyển sang trạng thái SYNCH và xem như đã tìm được đồng bộ. Nếu không tìm được a tế bào liên tục đúng, thì quay về trạng thái HUNT và tìm lại. Sau khi đã tìm được đồng hộ, nếu phát hiện được liên tiếp b tế bào có HEC sai thì xem như mất đồng bộ, phải quay về trạng thái HUNT để đồng bộ lại. Thông thường, a được chọn là 6 và b là 7.
Thực tế, với a=6 và giao tiếp ở tốc độ 155 Mbit/s, hệ thống sẽ ở trạng thái SYNCH trên 1 năm ngay cả khi BER= 10-4. Còn với b=7 và chất lượng đường truyền như trên, hệ thống cần khoảng 10 tế bào (khoảng 28μs) để đồng bộ lại. Vận hành, quản lý, bảo dưỡng mức vật lý (PL OAM) Các hoạt động vận hành, quản lý và bảo dưỡng OAM (Operation, Administration, Maintenance) được thực hiện ở mặt phẳng quản lý, nhóm chức năng quản lý lớp. Hiện tại, có hai mức OAM được định nghĩa: mức vật lý và mức ATM.
15 Các dòng thông tin OAM tương ứng với từng mức được mô tả ở hình 2. Phần này chỉ đề cập đến các chức năng OAM mức vật lý. Phần 3 trình bày tiếp các chức năng OAM mức ATM.7: Các dòng thông tin OAM. Thông tin OAM vật lý bao gồm 3 mức: F1, F2 và F3.
Các dòng thông tin này phụ thuộc vào từng hệ thống truyền dẫn. Trong hệ thống SONET/SDH, các byte đặc biệt mang mã sửa sai nằm trong trường SOH và POH của khung STM-n. Trong hệ thống truyền tế bào trực tiếp, thông tin OAM được chứa trong các tế bào đặc biệt gọi là tế bào PLOAM (Physical Layer OAM). Các tế bào này chỉ lồn tại ở mức vật lý.
Trong hệ thống SDH/SONET, mỗi dòng OAM vật lý chứa các thông tin sau: • F1, F2: Báo hiệu mất đồng bộ khung.