Luận Văn Tốt Nghiệp Về Thiết Kế RISC-V và Tích Hợp Khối Bảo Mật Trên FPGA

• Tác giả: Huynh Le Anh Bao
• Người hướng dẫn: PhD. Nguyen Minh Son
• Trường học: National University Ho Chi Minh City
• Chuyên ngành: Computer Engineering
• Đề tài: Thiết Kế và Tích Hợp RISC-V với Khối Bảo Mật trên FPGA
• Loại tài liệu: graduation thesis
• Năm xuất bản: 2023
• Địa điểm: Ho Chi Minh

• 1. CHƯƠNG 1: Overview of the processor
• 1.1. Processor architecture. Overview of the processor
• 1.2. Comparison of CISC and RISC
• 1.3. Advanced Encryption Standard (AES)
• 1.4. AES encryption and decryption process
• 2. CHƯƠNG 2: RISC-V PROCESSOR DESIGN
• 2.1. Overview of processor design
• 2.2. Functional blocks in the processor
• 2.2.1. Instruction Memory block
• 2.2.2. Program Counter block
• 2.2.3. Control Unit block
• 2.2.4. Register File block
• 2.2.5. Register File Floating-Point block
• 2.2.6. Sign Extend block
• 2.2.7. Data Memory Processing block
• 2.2.8. Forwarding Unit block
• 3. CHƯƠNG 3: DESIGN SYSTEM STRUCTURE
• 3.1. Overview about the protocol
• 3.2. Detailed signals of AXI Protocol in the thesis
• 3.3. Visual simulation of write and read channel
• 3.4. Implementation of the advanced encryption standard (AES)
• 3.5. An Overview of the Hardware Structure of AES-128
• 3.6. Packaging of AES-128 with AXI4 protocol
• 3.7. Overview of designing architecture
• 3.8. Design on Vivado
• 3.8.1. IPs of Xilinx used in Block design
• 3.8.2. Memory Interface Generator IP (MIG 7 Series)
• 3.8.3. Central Direct Memory Access IP (CDMA)
• 3.8.4. AXI Bram Controller
• 4. CHƯƠNG 4: SIMULATION AND DESIGN REVIEW
• 4.1. Test scenario model
• 4.2. Summary results of implementation and design evaluation
• 4.2.1. Summary result of implementation of the RISC-V processor without the D extension
• 4.2.2. Summary result of implementation of the RISC-V processor with the D extension
• 4.2.3. Summary result of implementation of the AES-128
• 4.2.4. Summary result of implementation of block design
• 5. CHƯƠNG 5: CONCLUSION AND DEVELOPMENT
• 5.1. Accumulated expectations
• 5.2. Remaining problems
• ACKNOWLEDGEMENT
• ABSTRACT
• OPENING
• LIST OF FIGURES
• LIST OF TABLES
• LIST OF ABBREVIATIONS

I. Tổng Quan Về Luận Văn Tốt Nghiệp RISC V và FPGA

Luận văn tốt nghiệp này tập trung vào việc thiết kế và tích hợp hệ thống RISC-V với khối bảo mật trên FPGA. RISC-V là một kiến trúc vi xử lý mở, mang lại nhiều cơ hội cho việc phát triển phần cứng. FPGA (Field Programmable Gate Array) cho phép người dùng tùy chỉnh phần cứng theo nhu cầu cụ thể. Sự kết hợp giữa RISC-V và FPGA không chỉ giúp tối ưu hóa hiệu suất mà còn nâng cao tính bảo mật cho các ứng dụng IoT.

1.1. Khái Niệm Về RISC V và FPGA

RISC-V là một kiến trúc vi xử lý mở, cho phép tùy chỉnh và mở rộng. FPGA là một loại mạch tích hợp có thể lập trình lại, cho phép thiết kế phần cứng linh hoạt.

1.2. Tầm Quan Trọng Của Bảo Mật Trong Hệ Thống

Bảo mật thông tin là một yếu tố quan trọng trong thiết kế hệ thống. Việc tích hợp khối bảo mật vào RISC-V trên FPGA giúp bảo vệ dữ liệu và ngăn chặn các cuộc tấn công.

II. Thách Thức Trong Thiết Kế RISC V Trên FPGA

Thiết kế RISC-V trên FPGA đối mặt với nhiều thách thức, bao gồm việc tối ưu hóa hiệu suất và đảm bảo tính bảo mật. Các vấn đề như tiêu thụ năng lượng, tốc độ xử lý và khả năng mở rộng là những yếu tố cần được xem xét kỹ lưỡng.

2.1. Vấn Đề Tiêu Thụ Năng Lượng

Tiêu thụ năng lượng là một yếu tố quan trọng trong thiết kế vi xử lý. Cần có các giải pháp để giảm thiểu năng lượng tiêu thụ mà vẫn đảm bảo hiệu suất.

2.2. Tốc Độ Xử Lý và Hiệu Suất

Tốc độ xử lý của RISC-V trên FPGA cần được tối ưu hóa để đáp ứng yêu cầu của các ứng dụng thực tế. Việc sử dụng pipelining và các kỹ thuật tối ưu khác là cần thiết.

III. Phương Pháp Thiết Kế RISC V và Khối Bảo Mật

Phương pháp thiết kế RISC-V bao gồm việc xác định các khối chức năng cần thiết và tích hợp chúng vào FPGA. Việc sử dụng các công cụ như Vivado giúp đơn giản hóa quá trình thiết kế và mô phỏng.

3.1. Thiết Kế Khối Chức Năng RISC V

Khối chức năng của RISC-V bao gồm ALU, bộ nhớ và các khối điều khiển. Mỗi khối cần được thiết kế để hoạt động hiệu quả trong môi trường FPGA.

3.2. Tích Hợp Khối Bảo Mật

Khối bảo mật cần được tích hợp một cách chặt chẽ với RISC-V để đảm bảo an toàn cho dữ liệu. Việc sử dụng AES-128 là một trong những giải pháp bảo mật hiệu quả.

IV. Ứng Dụng Thực Tiễn Của Hệ Thống RISC V Trên FPGA

Hệ thống RISC-V tích hợp khối bảo mật trên FPGA có nhiều ứng dụng thực tiễn trong lĩnh vực IoT và bảo mật thông tin. Các ứng dụng này không chỉ giúp nâng cao hiệu suất mà còn đảm bảo an toàn cho dữ liệu.

4.1. Ứng Dụng Trong IoT

Hệ thống RISC-V có thể được sử dụng trong các thiết bị IoT, giúp tối ưu hóa hiệu suất và bảo mật thông tin trong quá trình truyền tải dữ liệu.

4.2. Bảo Mật Thông Tin

Việc tích hợp khối bảo mật giúp bảo vệ dữ liệu khỏi các cuộc tấn công và đảm bảo tính toàn vẹn của thông tin trong các ứng dụng nhạy cảm.

V. Kết Luận và Tương Lai Của RISC V Trên FPGA

Luận văn đã trình bày những khía cạnh quan trọng trong việc thiết kế và tích hợp RISC-V với khối bảo mật trên FPGA. Tương lai của công nghệ này hứa hẹn sẽ mang lại nhiều cơ hội mới trong lĩnh vực vi xử lý và bảo mật thông tin.

5.1. Triển Vọng Phát Triển

Công nghệ RISC-V đang phát triển mạnh mẽ và có tiềm năng lớn trong việc cải thiện hiệu suất và bảo mật cho các hệ thống vi xử lý.

5.2. Thách Thức Cần Đối Mặt

Mặc dù có nhiều cơ hội, nhưng việc đảm bảo an toàn và hiệu suất vẫn là những thách thức lớn cần được giải quyết trong tương lai.