Thiết Kế Bộ Xử Lý RISC-V Hỗ Trợ Chế Độ Giám Sát

2021

137
12
0

Phí lưu trữ

30.000 VNĐ

Mục lục chi tiết

LỜI CẢM ƠN

1. CHƯƠNG 1: TONG QUAN DE TAI

1.1. Tổng quan tình hình nghiên cứu

1.1.1. Tình hình nghiên cứu ngoài nước

1.1.2. Tình hình nghiên cứu trong nước

1.2. Mục tiêu đề tài

1.2.1. Mục tiêu tổng quát

1.2.2. Mục tiêu chỉ tiết

1.3. Phương pháp nghiên cứu

1.4. Các nội dung chính và giới hạn của đề tài

1.4.1. Thiết kế datapath

1.4.2. Thiết kế control unit

1.4.3. Thiết kế các khối xử lý ngoại lệ

1.4.4. Thiết kế khối tạo Timer Interrupt

1.4.5. Mô phỏng hệ thống trên ModelSim

1.4.6. Hiện thực và kiểm tra bộ xử lý trên FPGA

1.5. Kế hoạch thực hiện

2. CHƯƠNG 2: CHẾ ĐỘ ĐẶC QUYỀN

2.1. Bộ xử lý hai chế độ

2.2. Trạng thái hoạt động của bộ xử lý hai chế độ

2.3. Các định dạng lệnh thuộc kiến trúc RISC-V

2.4. Chức năng các lệnh RV32I và lệnh hệ thống

2.5. Kỹ thuật pipeline

2.5.1. Các vấn đề của pipeline

2.5.1.1. Xung đột cấu trúc (Structural hazard)
2.5.1.2. Xung đột dữ liệu (Data hazard)
2.5.1.3. Xung đột điều khiển (Control/Branch hazard)

3. CHƯƠNG 3: THIẾT KẾ HỆ THỐNG

3.1. Thiết kế hệ thống tổng quát

3.2. Thiết kế hệ thống chi tiết

3.2.1. Khối Program Counter

3.2.2. Khối Instruction Memory

3.2.3. Khối Register File

3.2.4. Khối Sign extend

3.2.5. Khối ALU control

3.2.6. Khối Data Memory

3.2.7. Khối Branch COMP

3.2.8. Khối Branch control

3.2.9. Các khối xử lý dành cho pipeline

3.2.9.1. Khối Hazard Detection Unit (HDU)
3.2.9.2. Khối Branch Forward Unit
3.2.9.3. Khối id bypass
3.2.9.4. Các thanh ghi pipeline

3.2.10. Các khối xử lý ngoại lệ

3.2.10.1. Khối Reason Exceptions
3.2.10.2. Khối System Register File
3.2.10.3. Khối PC_handling_exc_addr
3.2.10.4. Khối PC_return_addr
3.2.10.5. Khối Control Unit

4. CHƯƠNG 4: MÔ PHỎNG VÀ ĐÁNH GIÁ KẾT QUẢ

4.1. Bộ chương trình kiểm tra ngoại lệ

4.2. Giai đoạn trước tổng hợp luận lý

4.3. Giai đoạn sau tổng hợp luận lý

4.4. Giai đoạn hiện thực trên FPGA

4.5. Kiểm tra trên FPGA với bộ test_1

4.6. Kiểm tra trên FPGA với bộ test_2

4.7. So sánh kết quả thực thi 3 giai đoạn mô phỏng

4.8. So sánh kết quả với các nghiên cứu đã thực hiện

TÀI LIỆU THAM KHẢO

DANH MỤC HÌNH

DANH MỤC BẢNG

DANH MỤC TỪ VIẾT TẮT

TÓM TẮT KHÓA LUẬN

Khóa luận tốt nghiệp kỹ thuật máy tính thiết kế bộ xử lý risc v hỗ trợ chế độ giám sát

Bạn đang xem trước tài liệu:

Khóa luận tốt nghiệp kỹ thuật máy tính thiết kế bộ xử lý risc v hỗ trợ chế độ giám sát

Tài liệu "Thiết Kế Bộ Xử Lý RISC-V Hỗ Trợ Chế Độ Giám Sát" cung cấp cái nhìn sâu sắc về việc phát triển bộ xử lý RISC-V với khả năng giám sát, một yếu tố quan trọng trong việc tối ưu hóa hiệu suất và bảo mật của hệ thống. Tài liệu này không chỉ giải thích các nguyên lý thiết kế mà còn nêu bật những lợi ích mà chế độ giám sát mang lại, như khả năng theo dõi và điều chỉnh hoạt động của bộ xử lý trong thời gian thực, từ đó nâng cao hiệu quả xử lý và bảo vệ dữ liệu.

Để mở rộng kiến thức của bạn về chủ đề này, bạn có thể tham khảo thêm tài liệu Khóa luận tốt nghiệp kỹ thuật máy tính mô phỏng và hiện thực hệ thống soc với risc v 32 bit cpu trên fpga, nơi bạn sẽ tìm thấy thông tin về việc mô phỏng và hiện thực hóa hệ thống SoC với CPU RISC-V. Ngoài ra, tài liệu Khóa luận tốt nghiệp kỹ thuật máy tính thiết kế vật lý bộ vi xử lý risc v hỗ trợ branch prediction sẽ giúp bạn hiểu rõ hơn về thiết kế bộ vi xử lý RISC-V với tính năng dự đoán nhánh, một yếu tố quan trọng trong tối ưu hóa hiệu suất. Cuối cùng, tài liệu Khóa luận tốt nghiệp khoa học máy tính hiện thực risc v trên fpga tích hợp thêm khối bảo mật sẽ cung cấp cái nhìn về việc tích hợp bảo mật trong thiết kế RISC-V, giúp bạn nắm bắt được các xu hướng mới trong lĩnh vực này. Những tài liệu này sẽ là cơ hội tuyệt vời để bạn đào sâu hơn vào các khía cạnh khác nhau của thiết kế và ứng dụng bộ xử lý RISC-V.