Mô Phỏng và Hiện Thực Hệ Thống SoC Với CPU RISC-V 32-BIT Trên FPGA

Khóa luận trình bày mô phỏng và hiện thực hệ thống SoC với CPU RISC-V 32 bit trên FPGA, mang lại giải pháp tối ưu cho kỹ thuật máy tính.

• Tác giả: Phan Lê Min
• Người hướng dẫn: Tiến Sĩ Nguyễn Minh Sơn
• Trường học: Đại Học Quốc Gia TP. Hồ Chí Minh
• Chuyên ngành: Cử Nhân Kỹ Thuật Máy Tính
• Đề tài: Mô Phỏng và Hiện Thực Hệ Thống SoC Với CPU RISC-V 32-BIT Trên FPGA
• Loại tài liệu: Khóa Luận Tốt Nghiệp
• Năm xuất bản: 2024
• Địa điểm: Hồ Chí Minh

Mục lục chi tiết

• LỜI CẢM ƠN
• LỜI ĐẦU
• 1. CHƯƠNG 1: TỔNG QUAN VI XỬ LÝ RISC-V
• 1.1. Giới thiệu về kiến trúc tập lệnh
• 1.2. Tổng quan về kiến trúc tập lệnh RISC-V
• 1.3. Chi tiết kiến trúc tập lệnh RISC-V
• 2. CHƯƠNG 2: THIẾT KẾ VI XỬ LÝ SUPER SCALAR RISC-V
• 2.1. Tổng quan về thiết kế vi xử lý
• 2.2. Chi tiết các module trong thiết kế
• 2.2.1. Khối Instruction_Decode
• 2.2.2. Khối Imm_Extend
• 2.2.3. Khối Branch_Execute
• 2.2.4. Khối Register_File
• 2.2.5. Khối Issue_ALU
• 2.2.6. Khối Issue_MUL
• 2.2.7. Khối Issue_LLSU
• 3. CHƯƠNG 3: HỆ THỐNG SoC CHO VI XỬ LÝ RISC-V
• 3.1. Giao thức AXI
• 3.2. Tổng quan giao thức
• 3.3. Khối IP System Cache
• 3.4. Cấu trúc vùng nhớ của Cache
• 3.5. Thuật toán sắp xếp cache (Mapping algorithm)
• 3.6. Khối IP Central Memory Access (CDMA)
• 3.7. Cài đặt thông số cho CDMA
• 3.8. Khối IP AXI Interconnect
• 3.9. Khối IP BRAM
• 3.10. Khối IP AXI-APB Bridge
• 3.11. Thiết kế Block Diagram cho hệ thống
• 3.12. Instruction Cache Controller
• 3.13. Data Cache Controller
• 4. CHƯƠNG 4: KẾT QUẢ
• 4.1. Đánh giá thiết kế và so sánh với các đề tài khác
• 5. CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN
• 5.1. Kết luận
• 5.2. Hướng phát triển
• TÀI LIỆU THAM KHẢO

Tóm tắt

I. Tổng Quan Về Mô Phỏng Hệ Thống SoC Với CPU RISC V 32 BIT

Mô phỏng và hiện thực hệ thống SoC với CPU RISC-V 32-bit trên FPGA đang trở thành một xu hướng quan trọng trong lĩnh vực thiết kế vi mạch. Hệ thống SoC (System on Chip) cho phép tích hợp nhiều chức năng vào một chip duy nhất, giúp giảm chi phí và kích thước. Việc sử dụng CPU RISC-V, một kiến trúc mở, mang lại nhiều lợi ích về tính linh hoạt và khả năng tùy chỉnh. Đặc biệt, việc mô phỏng giúp kiểm tra và tối ưu hóa thiết kế trước khi hiện thực hóa trên FPGA, từ đó nâng cao hiệu suất và độ tin cậy của hệ thống.

1.1. Khái Niệm Về Hệ Thống SoC Và CPU RISC V

Hệ thống SoC là một giải pháp tích hợp nhiều thành phần như CPU, bộ nhớ và các khối chức năng khác trên một chip duy nhất. CPU RISC-V là một kiến trúc mở, cho phép người dùng tùy chỉnh và mở rộng theo nhu cầu. Điều này giúp giảm thiểu chi phí sản xuất và tăng cường khả năng cạnh tranh.

1.2. Lợi Ích Của Việc Mô Phỏng Hệ Thống SoC

Mô phỏng hệ thống SoC giúp phát hiện lỗi sớm trong quá trình thiết kế, tiết kiệm thời gian và chi phí. Nó cho phép kiểm tra các kịch bản khác nhau và tối ưu hóa hiệu suất trước khi hiện thực hóa trên FPGA. Điều này đặc biệt quan trọng trong việc phát triển các ứng dụng nhúng và trí tuệ nhân tạo.

II. Thách Thức Trong Việc Thiết Kế Hệ Thống SoC Với RISC V

Mặc dù việc thiết kế hệ thống SoC với CPU RISC-V mang lại nhiều lợi ích, nhưng cũng không thiếu thách thức. Các vấn đề như tối ưu hóa hiệu suất, quản lý năng lượng và tích hợp các khối chức năng khác nhau là những yếu tố cần được xem xét kỹ lưỡng. Đặc biệt, việc đảm bảo tính tương thích giữa các thành phần trong hệ thống là một thách thức lớn.

2.1. Vấn Đề Tối Ưu Hóa Hiệu Suất

Tối ưu hóa hiệu suất là một trong những thách thức lớn nhất trong thiết kế hệ thống SoC. Cần phải cân nhắc giữa tốc độ xử lý và tiêu thụ năng lượng, đặc biệt trong các ứng dụng nhúng. Việc sử dụng các thuật toán tối ưu hóa và mô phỏng có thể giúp cải thiện hiệu suất tổng thể.

2.2. Quản Lý Năng Lượng Trong Hệ Thống SoC

Quản lý năng lượng là một yếu tố quan trọng trong thiết kế hệ thống SoC. Việc tiêu thụ năng lượng thấp không chỉ giúp kéo dài tuổi thọ của thiết bị mà còn giảm chi phí vận hành. Các kỹ thuật như điều chỉnh tần số và chế độ ngủ có thể được áp dụng để tối ưu hóa năng lượng.

III. Phương Pháp Mô Phỏng Hệ Thống SoC Trên FPGA

Để mô phỏng hệ thống SoC với CPU RISC-V trên FPGA, cần thực hiện một quy trình rõ ràng. Quy trình này bao gồm việc thiết kế kiến trúc, lập trình FPGA và kiểm tra chức năng. Việc sử dụng các công cụ mô phỏng hiện đại giúp tăng tốc quá trình phát triển và đảm bảo tính chính xác của thiết kế.

3.1. Thiết Kế Kiến Trúc Hệ Thống

Thiết kế kiến trúc hệ thống là bước đầu tiên trong quy trình mô phỏng. Cần xác định các khối chức năng, giao thức giao tiếp và cách thức hoạt động của từng thành phần. Việc này giúp đảm bảo rằng hệ thống hoạt động một cách đồng bộ và hiệu quả.

3.2. Lập Trình FPGA Để Hiện Thực Hệ Thống

Lập trình FPGA là bước quan trọng để hiện thực hóa thiết kế. Cần sử dụng các ngôn ngữ mô tả phần cứng như VHDL hoặc Verilog để lập trình các khối chức năng. Việc này giúp chuyển đổi thiết kế từ lý thuyết sang thực tế, cho phép kiểm tra và đánh giá hiệu suất.

IV. Ứng Dụng Thực Tiễn Của Hệ Thống SoC Với RISC V

Hệ thống SoC với CPU RISC-V có nhiều ứng dụng thực tiễn trong các lĩnh vực như thiết bị nhúng, IoT và trí tuệ nhân tạo. Việc tích hợp nhiều chức năng vào một chip duy nhất giúp giảm chi phí và kích thước, đồng thời tăng cường hiệu suất. Các ứng dụng này đang ngày càng trở nên phổ biến trong cuộc sống hàng ngày.

4.1. Ứng Dụng Trong Thiết Bị Nhúng

Hệ thống SoC với RISC-V được sử dụng rộng rãi trong thiết bị nhúng, từ các thiết bị gia dụng đến các hệ thống công nghiệp. Việc tích hợp nhiều chức năng giúp giảm chi phí sản xuất và tăng cường tính linh hoạt.

4.2. Ứng Dụng Trong IoT

Trong lĩnh vực IoT, hệ thống SoC với RISC-V cho phép phát triển các thiết bị thông minh với khả năng kết nối cao. Việc sử dụng kiến trúc mở giúp dễ dàng tùy chỉnh và mở rộng theo nhu cầu của người dùng.

V. Kết Luận Và Hướng Phát Triển Tương Lai Của Hệ Thống SoC

Kết luận, mô phỏng và hiện thực hệ thống SoC với CPU RISC-V 32-bit trên FPGA không chỉ mang lại nhiều lợi ích mà còn mở ra nhiều cơ hội phát triển trong tương lai. Việc áp dụng các công nghệ mới và cải tiến thiết kế sẽ giúp nâng cao hiệu suất và khả năng cạnh tranh của hệ thống. Hướng phát triển tương lai có thể bao gồm việc tích hợp trí tuệ nhân tạo và các công nghệ mới vào hệ thống SoC.

5.1. Hướng Phát Triển Công Nghệ Mới

Hướng phát triển công nghệ mới sẽ tập trung vào việc tích hợp trí tuệ nhân tạo vào hệ thống SoC. Điều này sẽ giúp nâng cao khả năng xử lý và mở rộng ứng dụng của hệ thống trong nhiều lĩnh vực khác nhau.

5.2. Tương Lai Của Hệ Thống SoC

Tương lai của hệ thống SoC với RISC-V hứa hẹn sẽ mang lại nhiều đột phá trong thiết kế vi mạch. Việc phát triển các công nghệ mới và cải tiến quy trình thiết kế sẽ giúp nâng cao hiệu suất và giảm chi phí sản xuất.

Trích đoạn nội dung tài liệu

MỞ ĐẦU Hiện nay, do sự phát triển bùng nỗ của ngành công nghệ thông tin, như là trí tuệ nhân tạo, các thiết bị nhúng,. Sự phát triển này kéo theo một nhu cầu vô cùng lớn đối với một vi xử lý đủ mạnh mẽ, đáp ứng đầy đủ các nhu cầu mà người dùng đòi hỏi ở một vi xử lý. Tuy nhiên, một thế giới với day bat ôn dẫn đến sự thiếu hụt trong nguyên liệu sản xuât, khiên cho giá thành của các vi xử lý trở nên vô cùng đặc đỏ. Từ những thực trạng trên, khóa luận này đê xuât một vi xử lý với một tập lệnh đơn giản, và khả năng xử lý câu lệnh song song nhờ vào thuật toán superscalar.

Vì có một tập lệnh đơn giản, nên giá thành cho việc sản xuất vi xử lý này cũng trở nên dễ dàng tiếp cận hơn cho người tiêu dùng. Ở giới hạn của khóa luận này, chúng em đề xuất đề tài khóa luận với tên “MÔ PHỎNG VÀ HIỆN THỰC HỆ THÓNG SoC VỚI RISC-V 32-BIT CPU TRÊN FPGA”. Đề tài khóa luận này sẽ cung cấp một superscalar RISC-V 32 bits, giúp tăng số lượng câu lệnh mà vi xử lý có thé xử lý trong một lúc. Thêm vào đó, là giải pháp cho một hệ thống SoC cho vi xử lý này, vi xử lý sẽ được kết nối với các khối chức năng can thiết thông qua giao thức bus AXI4.

Từ đó, nhóm mong muốn có thé tiếp cận với những thiết kế vi xử lý ngày nay, và có thé đóng góp cho sự phát triển của ngành vi mạch tại Việt Nam. TONG QUAN VI XU LÝ RISC-V 1. Giới thiệu về kiến trúc tập lệnh Kiến trúc tập lệnh (ISA) là một phần của máy tính xác định cách CPU sẽ hoạt động bởi một phần mềm nào đó. ISA hoạt động như một phần quan trọng dé kết nối giữa phần cứng và phần mềm, cho biết những gì bộ xử lý có thể thực hiện được cũng như cách mà nó được thực hiện.

ISA cung cấp cách duy nhất giúp người dùng có thé dé dang tương tác với thiết bị phân cứng. Vì thê nó còn có thê được xem như sô tay hướng dân của lập trình viên. ISA xác định các kiêu dữ liệu nào sẽ được hỗ trợ, các thanh ghi (register), cách thức quản lý bộ nhớ, các tính năng hỗ trợ khác (chăng hạn như bộ nhớ ảo), các lệnh được vi xử lý hỗ trợ thực thi, và mô hình của các tín hiệu đầu vào và đầu ra. Một ISA còn thê được mở rộng băng nhiều cách khác nhau.

Tổng quan về kiến trúc tập lệnh RISC-V RISC-V là một kiến trúc tập lệnh (Instruction Set Architecture - ISA) mã nguồn mở dựa trên nguyên tac RISC giống như MIPS, ngoại trừ RISC-V ISA được cung cấp giấy phép nguồn mở mà không yêu cầu bat kỳ khoản phí nào dé sử dụng. Nhiều công ty đang sản xuất hoặc đã giới thiệu phần cứng RISC-V, hệ điều hành mã nguồn mở hỗ trợ RISC-V như Nvidia, Western Digital,. RISC-V được cấu trúc như một ISA cơ sở nhỏ với nhiều phần mở rộng tùy chọn khác nhau. ISA cơ sở của RISC-V rất đơn giản, làm cho RISC-V phù hợp cho nghiên cứu và giáo dục, nhưng đủ hoàn chỉnh dé trở thành ISA phù hợp cho các thiết bị nhúng công suất thấp, giá rẻ.

Các phần mở rộng tùy chọn tạo thành ISA mạnh mẽ hơn cho mục đích chung và tính toán hiệu suât cao. RISC-V cũng xác định một tập hợp các phần mở rộng tiêu chuẩn dé cung cấp một sô tính năng cụ thê: e - Số nguyên cơ sở ISA, được đặt là “I” (tiền tố là RV32 hoặc RV64 tùy thuộc vào độ rộng thanh ghi số nguyên) và chứa các lệnh tính toán số nguyên, nạp số nguyên, lưu số nguyên và điều khiển luồng câu lệnh. e Phan mở rộng phép nhân và phép chia, được đặt là “M” và thêm các lệnh dé nhân và chia các giá trị được giữ trong thanh ghi số nguyên. e Phan mở rộng lệnh nguyên tử tiêu chuẩn, được ký hiệu là “A”, thêm các lệnh có thé đọc, sửa đôi và ghi nguyên tử vào bộ nhớ dé đồng bộ hóa giữa các bộ xử lý.

e Phan mở rong dau cham động chính xác đơn tiêu chuẩn, được ký hiệu là “F”, thêm các thanh ghi dau châm động, lệnh tính toán chính xác đơn, nạp và lưu trữ chính xác đơn. e Phan mở rộng dấu chấm động chính xác kép tiêu chuẩn, được ký hiệu là “D”, mở rộng các thanh ghi dau phây động và thêm các lệnh tính toán chính xác kép, nạp và lưu trữ. e Phan mở rộng nén tiêu chuẩn, được ký hiệu là “C”, cung cấp các dạng lệnh phổ biến hơn 16-bit. e Các tiêu chuẩn khác (L, B, J, T, .) được giới thiệu nhưng đây chi là phiên bản nháp và cần thời gian dé phát triển (Xem chỉ tiết các phần mở rộng khác trong bang 1.

1: Trang thái phiên ban cua các ISA Tiéu chuan Phién ban Trang thai RVWMO 2.0 Đã phê chuân RV32I 2.1 Đã phê chuẩn RV64I 2.1 Đã phê chuẩn RV32E 1.9 Dự thảo RVI128I 1.7 Dự thảo Mở rộng Phiên bản Trạng thái M 2.0 Đã phê chuẩn Counters 2.7 Dự thảo Zicsr 2.0 Đã phê chuẩn Zifencei 2.0 Đã phê chuẩn Zam 0.1 Dự thao Ztso 0. Các kiến trúc tập lệnh x86 là một kiến trúc CISC khác biệt hoàn toàn so với ARM, MIPS, RISCV; chúng đều là các thiết kế RISC khác nhau. Chi tiết hơn, kiến trúc ARM, MIPS, RISC-V dựa trên một loại kiên trúc phô biên “load-store” hoặc “register-register”, có nghĩa là các hoạt động xử lý dữ liệu hoạt động trên nội dung thanh ghi và chỉ nạp và lưu trữ các lệnh có thể truy cập bộ nhớ. Mỗi kiến trúc vẫn có thuận lợi va bat lợi riêng.2 minh họa ưu điêm và nhược điểm ISA của chúng; các bộ xử lý được xây dựng từ các ISA này.

2: Ưu điểm và nhược điểm của mỗi ISA ISA Ưu điểm Nhược điểm x86 Tat cả các phần mêm phô biến |e Có bộ thanh ghi “anemic”. đã được chuyển sang hoặc je x86 không thé ảo hóa theo cách được phát trién cho x86. Là kiến trúc được phô biến le Yêu cầu cấp phép sử dụng. rộng rãi nhất trên thị trường máy tính xách tay, máy tính để bàn và máy chủ.

ARMv7 ARMv7 định nghĩa 3 lớp (A, |e Không hỗ tro địa chi 64-bit. R, M) cho một ứng dụng cụ je ARMv7 rất rộng và phức tạp để thé. Số lượng lớn phan mềm đã |e Yêu cầu cấp phép sử dung. được chuyển đến ISA và phổ Je ARMv7 không thé ảo hóa theo biến trong các thiết bị nhúng cách cô điền.

và di động. ARMv7 cho đến nay là kiến trúc được triển khai rộng rãi nhất trên thế giới. ARMv8 ARMWv8 đã được mở rộng lên |e ISA vẫn phức tạp và khó sử dụng. 64-bit, tập lệnh được thiết kế Không hỗ trợ mã hóa lệnh từ đâu, khăc phục nhiêu sự cô compressed.

Yêu cầu cấp phép sử dụng. Khả năng tương thích ngược. MIPS Tất cả các lệnh opcode có 4 Một phần nhỏ không gian opcode bytes đơn giản hóa bộ giải mã có san cho các phần mở rộng lệnh. Tập lệnh MIPS số nguyên ở ISA được tối ưu hóa quá mức cho mức độ người dùng chỉ bao một mẫu vi kiến trúc cụ thể, five- gồm 58 lệnh.

stage, single-issue, in-order Tập lệnh phức tạp và phần pipeline. cứng được giảm bớt, tao điều Yéu cau cap phép str dung. kiện thuận lợi cho việc triển khai kỹ thuật pipeline không bi tôn kém. RISC-V Lệnh mã hóa tốt (mm field), Nhiêu tiện ích mở rộng không có thê sử dụng một bộ giải mã phải là bản tiêu chuân, cân thời cho nhiều định dạng lệnh.

gian đê tôi ưu hóa và phát triên. Cộng đồng đa dạng và có công cụ hỗ trợ. RISC-V là mã nguồn mở. Khả năng mở rộng cao.

Kiến trúc x86, ARM, MIPS thiếu một số tính năng kỹ thuật và yêu cầu phí giấy phép để hoạt động trên ISA của chúng. Đó là lý do chính tại sao mà nhóm chúng em lựa chọn RISC-V cho khóa luận của mình, một ISA miễn phí và mở, tránh được những nhược điềm kỹ thuật của ISA cũ và dé dàng triển khai theo nhiều phong cách kiến trúc. Phần tiếp theo giới thiệu thêm về kiến trúc RISC-V. Chỉ tiết kiến trúc tập lệnh RISC-V RISC-V được định nghĩa để hỗ trợ nghiên cứu trong các kiến trúc song song dữ liệu, chữ số la mã “V” được sử dụng như một cách chơi chữ, đó là chữ viết tắt của “Vector”.

RISC-V tạo ra ISA phù hợp với hầu hết tất cả thiết bị máy tính và chúng đáp ứng tất cả các mục tiêu kỹ thuật cụ thé khi bắt đầu phát triển ISA này: e Tach ISA thành một ISA cơ sở nhỏ và các phần mở rộng tùy chon. « H6 trợ với cả địa chỉ 32-bit và 64-bit. e Tao điều kiện thuận lợi cho các phần mở rộng ISA tùy chỉnh. e _ Hỗ trợ phần mở rộng tập lệnh có độ dài thay đổi.

e Cung cấp hỗ trợ hóa phần cứng hiệu qua cho các tiêu chuẩn hiện đại. e Truc quan hóa ISA của người dùng và kiến trúc đặc quyền. Trong khóa luận này, nhóm thực hiện nhóm lệnh RV32I, đây là ISA số nguyên 32-bit cơ sở. RV32I là một tập lệnh đơn giản, số lượng lệnh phan cứng ở mức độ người dùng lên đến 40 lệnh, đủ hoàn chỉnh dé tạo thành mục tiêu trình biên dich và đáp ứng các yêu cầu cơ bản.

Giống như các bộ lệnh RISC khác, các lệnh này được chia thành ba loại (tính toán, luồng điều khiển và truy cập bộ nhớ). Bởi vì RISC-V là kiến trúc lưu trữ nạp, trong đó các lệnh số học chỉ hoạt động trên các thanh ghi, chỉ tải và lưu trữ cho phép truyền dữ liệu đến và đi từ bộ nhớ. Các chế độ định địa chỉ của hướng dẫn RISC-V như sau: e Dinh địa chỉ tức thời, trong đó toán hạng là một hằng sỐ trong chính lệnh đó. e Dinh địa chỉ thanh ghi, trong đó toán hạng là một thanh ghi.

e Dinh địa chỉ cơ sở hoặc chuyên vị, trong đó toán hạng ở vi trí bộ nhớ có địa chỉ là tổng thanh ghi và một hằng số trong lệnh. e Dinh địa chỉ tương đối PC, trong đó địa chỉ nhánh là tổng PC và một hang số trong lệnh.3 sau cho thấy 32 thanh ghi có chiều rộng 32-bit và được gan cho một mục đích sử dụng cụ thể khác nhau. Thanh ghi x0 được nối với tất cả các bit bằng 0. Thanh ghi đích x1 - x31 giữ các giá trị mà các lệnh khác nhau diễn giải dưới dạng tập hợp các giá trị Boolean hoặc dưới dạng bổ sung của hai số nguyên nhị phân có dấu hoặc số nguyên nhị phân không dấu.