Giới thiệu dự án

Sự bùng nổ của mạng lưới Internet vạn vật (IoT) và mạng di động thế hệ mới (5G/B5G) đã dẫn đến mật độ thiết bị kết nối không dây gia tăng đột biến. Theo ước tính quy hoạch đô thị, tốc độ đô thị hóa tại Việt Nam đã tăng nhanh từ 19,6% (năm 2009) lên 39,3% với hơn 833 đô thị (năm 2020). Môi trường truyền thông không dây thực tế đối mặt nghiêm trọng với điều kiện tầm nhìn bị che khuất (Non-Line of Sight - NLOS). Các vật cản như tường bê tông, tòa nhà cao tầng và địa hình phức tạp gây ra hiện tượng tán xạ, phản xạ, suy hao đa đường (multipath fading) và giảm sút nghiêm trọng tỷ số tín hiệu trên nhiễu (SNR).

Phần lớn thiết bị IoT thương mại hiện nay vẫn dựa vào ăng-ten đẳng hướng (omnidirectional antenna) với độ lợi thấp (chỉ từ 0 dBi đến 3 dBi), khiến năng lượng bức xạ phân tán đẳng hướng trong không gian thay vì tập trung vào đối tượng đích, gây suy giảm thông lượng dữ liệu và lãng phí năng lượng.

                    +------------------------------------------+
                    |        MÔI TRƯỜNG TRUYỀN SÓNG NLOS       |
                    | (Suy hao đa đường, phản xạ, vật cản lớn) |
                    +------------------------------------------+
                                         |
            +----------------------------+----------------------------+
            |                                                         |
            v                                                         v
+-----------------------+                                 +-----------------------+
|  Ăng-ten Đẳng hướng   |                                 | Kỹ thuật Beamforming  |
| - Bức xạ phân tán 360°|                                 | - Định hình búp sóng  |
| - Độ lợi kém (0-3 dBi)|                                 | - Búp sóng hẹp, gain cao|
| - Dễ bị can nhiễu NLOS|                                 | - Tăng RSSI từ 8-14dBm|
+-----------------------+                                 +-----------------------+

Đồ án tốt nghiệp "Thiết kế, chế tạo và đo đạc mạch điều khiển Phase Shifter ứng dụng vào Beamforming và đề xuất cấu trúc vi mạch Phase Shifter dựa trên công nghệ 0.18 µm RF CMOS" giải quyết triệt để bài toán này với 2 mục tiêu cốt lõi:

  1. Chế tạo hệ thống phần cứng Beamforming 8 kênh tại băng tần LoRa 2.48 GHz: Thiết kế, tích hợp mạch phân chia công suất (Power Divider 1x8), mảng ăng-ten mảng pha (Phased Array Antenna 1x8) và 8 mạch điều khiển Phase Shifter riêng biệt sử dụng vi mạch thương mại MAPS-010144, kết hợp khối khuếch đại công suất (Power Amplifier - PA) HMC327MS8G và bộ khuếch đại tạp âm thấp (Low-Noise Amplifier - LNA) MAMF-011119.
  2. Đề xuất và thiết kế cấu trúc vi mạch tích hợp (RFIC) Phase Shifter nguyên khối: Phát triển cấu trúc Phase Shifter trên tiến trình 0.18 µm RF CMOS (thư viện GPDK180_v3.2) với kiến trúc đường truyền tải biến dung (Varactor-Loaded Transmission Line - VLTL) kết hợp tầng khuếch đại đơn (Single-stage Cascode LNA) nhằm giải quyết bài toán suy hao chèn (Insertion Loss) và tự chủ công nghệ vi mạch cao tần.

Chỉ số kỳ vọng đạt được: Mạch phần cứng đạt khả năng quét búp sóng chính xác tại 5 góc chủ đạo ($-45^\circ, -30^\circ, 0^\circ, +30^\circ, +45^\circ$) với chỉ số cường độ tín hiệu nhận (RSSI) cải thiện vượt bậc; cấu trúc RFIC Phase Shifter đạt góc dịch pha liên tục $>200^\circ$, hệ số suy hao phản xạ ngõ vào/ngõ ra ($S_{11}, S_{22} < -15\text{ dB}$), hệ số phẩm chất tạp âm $NF \le 1.6\text{ dB}$, và độ lợi công suất dương ($Gain = +8.4\text{ dB}$) tại $2.48\text{ GHz}$.

Phân tích và thiết kế giải pháp

Phân tích hiện trạng

Truyền thông vô tuyến cự ly ngắn và trung bình hiện nay sử dụng ba cấu hình ăng-ten phổ biến. Bảng so sánh dưới đây làm rõ ưu và nhược điểm kỹ thuật:

Loại giải pháp Độ lợi (Gain) Khả năng điều hướng búp sóng Kháng can nhiễu NLOS Độ phức tạp phần cứng
Ăng-ten Đẳng hướng đơn Thấp ($0 - 3\text{ dBi}$) Không thể điều hướng ($360^\circ$) Rất kém, suy hao cao Rất thấp
Ăng-ten Định hướng cơ học Cao ($> 10\text{ dBi}$) Cơ cấu xoay vật lý (Motor) Trung bình (độ trễ cao) Cồng kềnh, dễ hao mòn
Hệ thống Beamforming 8 kênh Rất cao ($> 12\text{ dBi}$) Quét búp sóng điện tử ($< 1\text{ ms}$) Rất cao nhờ triệt tiêu pha Cần căn chỉnh pha chính xác

Phân loại yêu cầu hệ thống theo mô hình MoSCoW:

  • Must have (Bắt buộc): Dịch chuyển pha $0^\circ - 360^\circ$; đồng bộ 8 kênh RF; búp sóng định hướng được tại $2.48\text{ GHz}$; mạch nguồn đối xứng $+5\text{V} / -5\text{V}$.
  • Should have (Nên có): Tích hợp chuyển mạch thu/phát (Rx/Tx Switch) tự động; giao diện hiển thị RSSI trực quan qua LED 7 đoạn; mạch RFIC bù suy hao qua LNA.
  • Could have (Có thể có): Tự động bám mục tiêu thời gian thực qua thuật toán quét pha tự động trên MCU.
  • Won't have (Chưa thực hiện đợt này): Băng tần kép 2.4/5.8 GHz; đóng gói vi mạch thực tế (Tape-out chip vật lý).

Thiết kế hệ thống

Kiến trúc hệ thống tổng thể bao gồm khối xử lý Baseband/Transceiver, khối chia công suất, mảng dịch pha và mảng ăng-ten phát sóng:

graph TD
    A[Transceiver LoRa SX1280 Master 2.48GHz] --> B[Power Divider 1x8 Microstrip 50 Ohm]
    B --> C1[Mạch Phase Shifter Ch 1]
    B --> C2[Mạch Phase Shifter Ch 2]
    B --> C3[Mạch Phase Shifter Ch ...]
    B --> C8[Mạch Phase Shifter Ch 8]
    C1 --> D1[Antenna Element 1]
    C2 --> D2[Antenna Element 2]
    C3 --> D3[Antenna Element ...]
    C8 --> D8[Antenna Element 8]
    subgraph Phase Shifter Channel Architecture
        E[RF Switch 1 MAMF-011119] --> F[Digital Phase Shifter MAPS-010144]
        F --> G[Power Amplifier HMC327MS8G]
        G --> H[RF Switch 2 SKY13377-313LF]
    end

Danh mục công nghệ và linh kiện (Technology Stack)

  • RF Transceiver Module: Semtech SX1280 LoRa 2.48 GHz (Độ nhạy $-132\text{ dBm}$, $P_{out} = +12.5\text{ dBm}$).
  • Microcontroller Unit (MCU): ATmega328P-AU 8-bit AVR xung nhịp 16 MHz, bộ nhớ 32KB Flash.
  • IC Digital Phase Shifter: MACOM MAPS-010144 (4-bit Digital, $2.3 - 3.8\text{ GHz}$, bước nhảy pha $22.5^\circ$, suy hao chèn $3.8\text{ dB}$).
  • IC Power Amplifier (PA): Analog Devices HMC327MS8GETR (Tần số $3.0 - 4.0\text{ GHz}$, $P_{1dB} = +27\text{ dBm}$, Gain $13\text{ dB}$).
  • IC LNA & Switch: MACOM MAMF-011119 ($1.0 - 6.0\text{ GHz}$, tích hợp SPDT switch, NF $1.4\text{ dB}$).
  • IC RF Switch: Skyworks SKY13377-313LF (Suy hao chèn cực thấp $0.45\text{ dB}$, cách ly $31\text{ dB}$ tại $2.4\text{ GHz}$).
  • Mạch nguồn chuyên dụng: Bộ chuyển đổi nguồn đối xứng DC-DC XL6019 ($+5\text{VDC} / -5\text{VDC}, 660\text{ mA}$) kết hợp IC LDO NCV8170 ($3.3\text{V}$, sai số $\pm 1%$).
  • Phần mềm thiết kế & mô phỏng: Keysight ADS 2020, Cadence Virtuoso IC6.1.8, Ansys HFSS 15.0, EasyEDA Pro v6.4.

Methodology

Quy trình phát triển hệ thống kết hợp mô hình chữ V (V-Model) cho phần cứng RF và mô hình luồng thiết kế Custom IC Flow chuẩn công nghiệp:

[Khảo sát lý thuyết] ──> [Tính toán Microstrip & Matching] ──> [Mô phỏng HFSS/ADS]
                                                                    │
[Kiểm thử RSSI thực địa] <── [Đo đạc VNA & Spectrum] <── [Thi công PCB & Lắp ráp]
  • Quản lý rủi ro: Hiện tượng ghép tạp ký sinh (Mutual Coupling) giữa các đường mạch cao tần được kiểm soát bằng việc bố trí các hàng via tiếp địa (Via Stitching) dọc theo đường vi dải Microstrip có độ rộng $W = 1.48\text{ mm}$ (trên nền chất nền FR4, $\varepsilon_r = 4.4$, bề dày chất nền $h = 0.8\text{ mm}$, trở kháng đặc tính $Z_0 = 50,\Omega$).
  • Đảm bảo chất lượng (QA): Toàn bộ layout RFIC trên Cadence Virtuoso bắt buộc phải vượt qua các công đoạn kiểm tra tập luật vật lý Design Rule Check (DRC) và đối soát sơ đồ nguyên lý Layout Versus Schematic (LVS).

Implementation và kết quả

Development process

Cơ sở toán học định hình hướng búp sóng Beamforming được thiết lập dựa trên công thức tính toán độ lệch pha liên tục giữa hai phần tử ăng-ten liên tiếp:

$$\Delta \phi = \frac{2\pi d}{\lambda} \sin(\theta_s)$$

Trong đó:

  • $\lambda = \frac{c}{f} = \frac{3 \times 10^8}{2.48 \times 10^9} \approx 0.121\text{ m} = 121\text{ mm}$.
  • Khoảng cách giữa các phần tử ăng-ten mảng: $d = 60\text{ mm} \approx \frac{\lambda}{2}$.
  • $\theta_s$: Góc lệch búp sóng mong muốn so với pháp tuyến mảng ăng-ten.

Đoạn mã cấu hình chân điều khiển dịch pha song song (Parallel Control) 4-bit của IC MAPS-010144 và đọc dữ liệu RSSI từ vi mạch thu phát LoRa SX1280 qua giao tiếp SPI:

#include <SPI.h>

// Định nghĩa các chân điều khiển 4-bit Phase Shifter (D3 - D6)
const int PIN_D3 = 4;
const int PIN_D4 = 5;
const int PIN_D5 = 6;
const int PIN_D6 = 7;
const int SX1280_NSS = 10;

void setPhaseShift(uint8_t step) {
  // step: 0 đến 15 (mỗi bước tương ứng 22.5 độ, tổng 360 độ)
  digitalWrite(PIN_D3, (step & 0x01) ? HIGH : LOW);
  digitalWrite(PIN_D4, (step & 0x02) ? HIGH : LOW);
  digitalWrite(PIN_D5, (step & 0x04) ? HIGH : LOW);
  digitalWrite(PIN_D6, (step & 0x08) ? HIGH : LOW);
}

int8_t getLoRaRSSI() {
  digitalWrite(SX1280_NSS, LOW);
  SPI.transfer(0x1D); // Opcode SX1280: GetPacketStatus
  SPI.transfer(0x00); // NOP
  uint8_t rssiSync = SPI.transfer(0x00);
  digitalWrite(SX1280_NSS, HIGH);
  
  // Chuyển đổi giá trị thô sang định dạng dBm thực tế
  int8_t rssiValue = -((int8_t)rssiSync / 2);
  return rssiValue;
}

Đối với đề xuất cấu trúc vi mạch Phase Shifter trên công nghệ $0.18,\mu\text{m}$ RF CMOS, mạch sử dụng mạng 6 mắt lọc thông thấp nối tầng ($LC$ Low-Pass Ladder Network). Biến dung đảo ngược MOS Junction Varactor điều khiển bằng điện áp $V_{ctrl}$ từ $0.4\text{V}$ đến $2.4\text{V}$ làm thay đổi điện dung $C(V)$, qua đó biến thiên vận tốc truyền sóng và tạo độ trễ pha liên tục:

$$\Delta \phi = \omega \cdot N \cdot \sqrt{L} \left( \sqrt{C_{max}} - \sqrt{C_{min}} \right)$$

Tầng Single-stage Cascode LNA tích hợp ngay ngõ ra với cuộn cảm suy giảm cực nguồn (Source Degeneration Inductor) tạo phối hợp trở kháng ngõ vào đạt $50,\Omega$, khuếch đại bù trừ triệt để suy hao chèn của mạng dịch pha thụ động.

RF_IN ──>[Cascading Low-Pass (6x LC Varactor Stages)]──>[Single-Stage Cascode LNA]──> RF_OUT
                               ▲                                      ▲
                               │ V_ctrl (0.4V - 2.4V)                 │ V_dd (+1.8V)

+-----------------------------------------------------------------------------------------+
|                                CHIP LAYOUT ARCHITECTURE                                 |
|  +-------------------------------------+   +-----------------------------------------+  |
|  |   6-Stage LC Low-Pass Networks      |   |        Single-Stage Cascode LNA         |  |
|  | - Square Spiral Inductors (Top Metal)|   | - NMOS Cascode Pair (W/L Optimized)     |  |
|  | - MOS Junction Varactors            |   | - Source Degeneration Inductor          |  |
|  | - MIMCAP DC-Block & Decoupling      |   | - Output LC Tank Matching Network       |  |
|  +-------------------------------------+   +-----------------------------------------+  |
|  [RF_IN Pad] ────── Microstrip 50 Ohm ───────────────────────────────> [RF_OUT Pad]     |
+-----------------------------------------------------------------------------------------+

Testing và validation

Quá trình kiểm thử được triển khai trên máy phân tích mạng véc-tơ (Vector Network Analyzer - VNA) và hệ thống đo đạc thực nghiệm trong nhà với các node định vị (Tracked Node - TN):

                                 [Phased Array Antenna 1x8]
                                             │
               ┌──────────────┬──────────────┼──────────────┬──────────────┐
               ▼              ▼              ▼              ▼              ▼
           TN Slave 1     TN Slave 2     TN Slave 3     TN Slave 4     TN Slave 5
            (-45°)         (-30°)           (0°)          (+30°)         (+45°)
  • Đo công suất truyền dẫn ngõ Tx/Rx: Máy phát tín hiệu phát công suất $-30\text{ dBm}$. Tại ngõ Tx của mạch Phase Shifter, công suất được khuếch đại lên $-23\text{ dBm}$ (tăng $+7\text{ dBm}$). Tại ngõ Rx thông qua LNA, công suất thu được nâng lên $+1\text{ dBm}$ (độ lợi khuếch đại $+31\text{ dB}$).
  • Đo đạc búp sóng thực nghiệm qua RSSI: Dữ liệu RSSI thu thập tại 5 vị trí góc từ các node TN Slave cho thấy tính định hướng rõ rệt khi cấu hình pha tương ứng:
Góc quét búp sóng ($\theta_s$) Độ lệch pha cài đặt ($\Delta \phi$) RSSI tại góc đích (dBm) RSSI tại các góc phụ ngoài búp (dBm)
$-45^\circ$ $-135^\circ$ $-68\text{ dBm}$ $-82\text{ dBm}$ đến $-86\text{ dBm}$
$-30^\circ$ $-90^\circ$ $-65\text{ dBm}$ $-79\text{ dBm}$ đến $-85\text{ dBm}$
$0^\circ$ (Trực diện) $0^\circ$ $-59\text{ dBm}$ $-74\text{ dBm}$ đến $-81\text{ dBm}$
$+30^\circ$ $+90^\circ$ $-64\text{ dBm}$ $-78\text{ dBm}$ đến $-84\text{ dBm}$
$+45^\circ$ $+135^\circ$ $-67\text{ dBm}$ $-81\text{ dBm}$ đến $-87\text{ dBm}$

Kết quả đạt được

Hệ thống phần cứng và cấu trúc vi mạch đề xuất đã đạt đầy đủ các tiêu chuẩn kỹ thuật thiết kế:

  1. Phần cứng mạch điều khiển Beamforming:
    • Hoàn thiện bộ Power Divider 1x8 kích thước $470 \times 90\text{ mm}$ với độ cách ly cổng $> 20\text{ dB}$.
    • Chế tạo thành công mảng 8 ăng-ten mảng pha $470 \times 58.2\text{ mm}$ tại $2.48\text{ GHz}$.
    • 8 kênh Phase Shifter hoạt động đồng nhất, cung cấp khả năng quét búp sóng chính xác trong phạm vi $\pm 45^\circ$.
  2. Cấu trúc vi mạch RFIC Phase Shifter 0.18 µm RF CMOS:
    • Dải dịch pha điều khiển liên tục: $0^\circ - 300^\circ$ (vượt mục tiêu $>200^\circ$).
    • Hệ số suy hao phản xạ ngõ vào $S_{11} < -15.2\text{ dB}$ và ngõ ra $S_{22} < -16.0\text{ dB}$ tại $2.48\text{ GHz}$.
    • Độ lợi khuếch đại tích cực: $+8.4\text{ dB}$ (loại bỏ hoàn toàn vấn đề suy hao chèn của Phase Shifter thụ động).
    • Hệ số tạp âm cực thấp: $NF = 1.6\text{ dB}$.
    • Diện tích Layout hoàn chỉnh: $4.4\text{ mm}^2$, đạt $100%$ quy chuẩn kiểm tra DRC và LVS trên Cadence Virtuoso.

Đổi mới và đóng góp

Nghiên cứu mang lại những cải tiến kỹ thuật rõ rệt so với các công bố quốc tế trong cùng lĩnh vực:

[Công trình này: VLTL + Cascode LNA (0.18µm)] ─── Gain: +8.4 dB (Chủ động bù suy hao)
[Nghiên cứu [11]: CLAP (65nm CMOS)]          ─── Gain: -5.0 dB (Suy hao thụ động)
[Nghiên cứu [12]: RTPS (0.13µm BiCMOS)]      ─── Gain: -12.0 dB (Suy hao lớn)
Tiêu chí kỹ thuật Công trình này (Đề xuất RFIC) Nghiên cứu [11] (2019) Nghiên cứu [12] (2021)
Tiến trình công nghệ 0.18 µm RF CMOS 65 nm CMOS 0.13 µm SiGe BiCMOS
Băng tần hoạt động 2.48 GHz (LoRa/ISM) 24 - 28 GHz (5G) 36 - 38 GHz
Kiến trúc mạch VLTL + Single-stage LNA Coupled-Lines All-Pass (CLAP) Reflective Type (RTPS)
Khoảng dịch pha $0^\circ - 300^\circ$ (Liên tục) $0^\circ - 55^\circ$ $0^\circ - 253^\circ$
Độ lợi công suất (Gain) $+8.4\text{ dB}$ (Khuếch đại dương) $-5.0 \pm 0.5\text{ dB}$ $-12.0 \pm 2.0\text{ dB}$
Hệ số phản xạ ($S_{11}$) $< -15\text{ dB}$ $< -11.4\text{ dB}$ $< -12.0\text{ dB}$
Hệ số tạp âm ($NF$) $1.6\text{ dB}$ Không công bố Không công bố
  • Đổi mới phương pháp: Tích hợp trực tiếp khối khuếch đại LNA đơn tầng phối hợp trở kháng với mạng lọc thông thấp $LC$ biến dung trên cùng một đế bán dẫn silicon, loại bỏ hoàn toàn tầng đệm ngoài và tiết kiệm diện tích mạch.
  • Đóng góp học thuật & công nghiệp: Đặt nền móng quy trình thiết kế, mô phỏng và layout hoàn chỉnh cho dòng vi mạch cao tần RFIC tại Việt Nam, chứng minh tính khả thi của việc ứng dụng công nghệ Beamforming vào các thiết bị IoT năng lượng thấp băng tần $2.48\text{ GHz}$.

Ứng dụng thực tế và triển khai

+-----------------------------------------------------------------------+
|                    KHÔNG GIAN ỨNG DỤNG THỰC TẾ                        |
+-----------------------------------------------------------------------+
        │
        ├─► [Hệ thống Định vị Trong nhà (Indoor Positioning)]:
        │   Búp sóng Beamforming quét chính xác vị trí thẻ Tag/Node IoT.
        │
        ├─► [Trạm Thu thập Dữ liệu Smart Factory / Kho bãi]:
        │   Tập trung năng lượng vượt qua vách ngăn thép, tăng cự ly x2.5 lần.
        │
        └─► [Mạng Cảm biến Nông nghiệp Thông minh]:
            Tối ưu hóa năng lượng phát của Node Gateway LoRa tầm xa.
  • Hệ thống định vị trong nhà (Indoor Positioning): Kết hợp các búp sóng quét góc hẹp của trạm Master để xác định vị trí các thẻ di động (Tracked Node) trong kho vận với độ chính xác cao hơn $40%$ so với phương pháp đo RSSI ăng-ten đẳng hướng thông thường.
  • Khai thác công nghiệp & Kho bãi (Smart Warehouse): Tăng cường cự ly kết nối không dây của các cảm biến trong môi trường nhiều kệ hàng kim loại gây phản xạ phức tạp, giúp mở rộng cự ly truyền thông thực tế thêm $2.5$ lần mà không cần tăng công suất máy phát tổng.

Lộ trình thương mại hóa (Roadmap)

gantt
    title Kế hoạch Triển khai & Tối ưu hóa Sản phẩm
    dateFormat  YYYY-MM
    section Giai đoạn 1
    Tối ưu hóa phần cứng & Tích hợp vi điều khiển ARM Cortex :2026-09, 3M
    section Giai đoạn 2
    Gửi chế tạo mẫu thử nghiệm (MPW Tape-out 0.18um)       :2026-12, 4M
    section Giai đoạn 3
    Đo đạc vi mạch đóng gói & Kiểm chuẩn công nghiệp FCC/CE :2027-04, 3M
    section Giai đoạn 4
    Sản xuất hàng loạt & Thương mại hóa Gateway Beamforming :2027-07, 5M

Hạn chế và hướng phát triển

Hạn chế kỹ thuật hiện tại

  • Mạch điều khiển 8 kênh phần cứng hiện tại sử dụng công tắc gạt vật lý (Dip Switch 8 vị trí) để kích hoạt mức logic cho vi mạch MAPS-010144, chưa tích hợp thuật toán quét búp sóng tự động bám đuổi mục tiêu (Auto-tracking) trên vi điều khiển.
  • Mạch chế tạo trên nền mạch in FR4 thông thường có hệ số suy hao điện môi ($\tan\delta$) tương đối cao ở tần số $2.48\text{ GHz}$ so với các chất nền cao tần chuyên dụng như Rogers RO4003C/RO4350B.
  • Vi mạch RFIC Phase Shifter mới dừng lại ở bước kiểm nghiệm mô phỏng sau layout (Post-layout simulation), chưa thực hiện chế tạo vật lý (Tape-out) do hạn chế kinh phí bán dẫn.

Hướng phát triển tiếp theo

  • Tự động hóa hoàn toàn: Lập trình giải thuật quét pha ma trận tự động trên MCU ARM 32-bit (STM32/ESP32), giao tiếp song song tốc độ cao với các kênh dịch pha.
  • Nâng cấp vật liệu phần cứng: Chuyển đổi thiết kế Power Divider và Phased Array sang chất nền Rogers chuyên dụng để giảm thiểu suy hao xuống dưới $0.2\text{ dB/cm}$.
  • Hiện thực hóa vi mạch: Đăng ký chương trình MPW (Multi-Project Wafer) của các xưởng đúc bán dẫn quốc tế (như TSMC/UMC $0.18,\mu\text{m}$) để kiểm chuẩn chip vật lý trên đầu đo vi kim RF (RF Probe Station).

Đối tượng hưởng lợi

+-----------------------------------------------------------------------------+
|                            ĐỐI TƯỢNG HƯỞNG LỢI                              |
+-----------------------------------------------------------------------------+
   │
   ├─► [Sinh viên & Học viên Cao học]:
   │   Nắm vững quy trình thiết kế phối hợp từ phần cứng PCB cao tần đến RFIC.
   │
   ├─► [Kỹ sư Thiết kế Phần cứng RF]:
   │   Tái sử dụng thiết kế 1x8 Power Divider và thư viện linh kiện đồng bộ.
   │
   ├─► [Doanh nghiệp Giải pháp IoT / Viễn thông]:
   │   Ứng dụng thiết kế mẫu để tăng cự ly truyền dẫn mà không vi phạm công suất.
   │
   └─► [Nhóm Nghiên cứu Vi mạch Bán dẫn]:
   │   Kế thừa kiến trúc vi mạch VLTL + LNA trên tiến trình 0.18um RF CMOS.
+-----------------------------------------------------------------------------+
  • Sinh viên & Học viên Cao học: Cung cấp tài liệu tham khảo thực tế về chuỗi công cụ chuẩn công nghiệp từ Cadence Virtuoso, Keysight ADS đến Ansys HFSS.
  • Kỹ sư Thiết kế Phần cứng RF: Tái sử dụng trực tiếp các mẫu thiết kế đường truyền vi dải Microstrip $50,\Omega$, bộ chia công suất phân nhánh 8 cổng, và mạch phối hợp trở kháng cho các mô-đun thu phát LoRa/Wi-Fi.
  • Doanh nghiệp Thiết bị Không dây: Tích hợp mô-đun điều khiển Beamforming nhằm nâng cao tính cạnh tranh cho các sản phẩm Gateway IoT công nghiệp.

Câu hỏi thường gặp

1. Yêu cầu kỹ thuật tối thiểu để triển khai mạch phần cứng này là gì?

Hệ thống yêu cầu nguồn cấp kép $+5\text{VDC}$ và $-5\text{VDC}$ với dòng tải tối thiểu $660\text{ mA}$, board mạch in 2 lớp chuẩn FR4 hoặc Rogers có kiểm soát trở kháng đường truyền cao tần $Z_0 = 50,\Omega$ ($\pm 5%$), cùng vi điều khiển hỗ trợ tối thiểu 8 chân GPIO tốc độ cao để điều khiển tín hiệu logic cho mảng Phase Shifter.

2. Giới hạn mở rộng số lượng phần tử mảng ăng-ten là bao nhiêu?

Hệ thống hoàn toàn có thể mở rộng lên mảng 16, 32 hoặc 64 phần tử bằng cách nối tầng các bộ chia công suất (Power Divider đa tầng). Khi tăng số phần tử lên gấp đôi ($N=16$), độ rộng búp sóng sẽ giảm đi một nửa và độ định hướng tăng xấp xỉ $+3\text{ dB}$, tuy nhiên cần chú ý bù suy hao đường truyền trên mạch in bằng các tầng khuếch đại phân tán.

3. Hệ thống có thể tích hợp với các chuẩn Wi-Fi hoặc Bluetooth (BLE) không?

Có. Băng tần thiết kế của hệ thống là $2.48\text{ GHz}$, hoàn toàn bao phủ dải tần ISM $2.400 - 2.4835\text{ GHz}$ của Wi-Fi (802.11 b/g/n), Bluetooth Low Energy (BLE) và ZigBee. Chỉ cần thay thế khối thu phát LoRa SX1280 bằng chip thu phát Wi-Fi/BLE tương ứng.

4. Tại sao cấu trúc vi mạch Phase Shifter đề xuất lại đạt được độ lợi $+8.4\text{ dB}$ thay vì bị suy hao?

Các vi mạch Phase Shifter thụ động thông thường (Passive Phase Shifter) luôn chịu mức suy hao chèn từ $-5\text{ dB}$ đến $-15\text{ dB}$ do điện trở ký sinh của biến dung và cuộn cảm. Đề xuất trong công trình này đã tích hợp nguyên khối một tầng khuếch đại LNA đơn tầng (Single-stage Cascode) ngay sau mạng dịch pha, cung cấp độ lợi khuếch đại bù trừ và vượt qua mức suy hao của các mắt lọc $LC$.

5. Chi phí sản xuất ước tính cho một hệ thống Beamforming 8 kênh này là bao nhiêu?

Chi phí sản xuất mạch mẫu phần cứng 8 kênh (PCB, IC thương mại MAPS, HMC, SX1280 và linh kiện thụ động SMD) dao động khoảng $120 - 150\text{ USD}$/bộ. Khi chuyển sang phương án tích hợp toàn bộ các kênh lên một vi mạch RFIC thương mại sản xuất hàng loạt, chi phí cho mỗi nút thu phát có thể giảm xuống dưới $8\text{ USD}$.

Kết luận

Đồ án đã hoàn thành trọn vẹn cả hai mục tiêu nghiên cứu mang tính ứng dụng cao:

  1. Thực thi phần cứng xuất sắc: Chế tạo thành công hệ thống Beamforming 8 kênh tại băng tần LoRa $2.48\text{ GHz}$, minh chứng khả năng lái búp sóng linh hoạt tại 5 góc quét chủ đạo ($\pm 45^\circ, \pm 30^\circ, 0^\circ$) với giá trị RSSI thu nhận được cải thiện rõ rệt so với các ăng-ten đẳng hướng thông thường.
  2. Đột phá thiết kế vi mạch: Đề xuất và layout hoàn chỉnh cấu trúc RFIC Phase Shifter trên tiến trình $0.18,\mu\text{m}$ RF CMOS với diện tích $4.4\text{ mm}^2$, đạt góc dịch pha liên tục $0^\circ - 300^\circ$, hệ số phản xạ ngõ vào/ra cực thấp ($<-15\text{ dB}$), hệ số tạp âm $NF = 1.6\text{ dB}$ và tạo ra độ lợi dương ấn tượng $+8.4\text{ dB}$.

Kết quả của công trình không chỉ cung cấp một giải pháp phần cứng khả thi giải quyết triệt để vấn đề suy hao đường truyền trong môi trường đô thị NLOS, mà còn đóng góp quy trình thiết kế vi mạch cao tần hoàn chỉnh, thúc đẩy sự phát triển của ngành công nghiệp thiết kế vi mạch bán dẫn và viễn thông tại Việt Nam.