MỞ ĐẦU A. Bộ biến đổi tương tự - số ghép xen thời gian và những thách thức Ngày nay, hệ thống thông tin liên lạc vô tuyến ngày càng phát triển và đã đạt được những thành tựu đáng kể. Cùng với đó là sự ra đời của các chuẩn truyền thông mới. Trong đó, máy thu lấy mẫu trực tiếp đang được nghiên cứu, phát triển và được ứng dụng nhiều.
Trong các máy thu này, thiết bị đóng vai trò quan trọng đó là các bộ biến đổi tương tự - số (ADC). Vị trí của các bộ ADC trong máy thu lấy mẫu trực tiếp băng rộng được minh họa trong Hình 1. Trong các máy thu này, người ta mong muốn đưa khối xử lý tín hiệu số (DSP) lại gần ăng-ten hơn nhằm loại bỏ một số thành phần tương tự như bộ lọc, bộ trộn, bộ khuếch đại. Điều này cho phép các máy thu có thể lập trình được và có thể điều chỉnh thiết kế.
Do đó, các máy thu sẽ linh hoạt hơn và có khả năng tái cấu hình cao hơn. Để đáp ứng được các yêu cầu trên đòi hỏi các ADC phải làm việc ở tốc độ lấy mẫu cao (cỡ GHz), có độ phân giải lớn và công suất tiêu thụ thấp. Tuy nhiên, khi tăng tốc độ lấy mẫu của ADC thì công suất tiêu thụ cũng tăng LO N kênh 1 kênh Bộ lọc LNA ADC chọn DSP Bộ lọc kênh số Bộ Bộ ADC khuếch đại trộn tần băng rộng Hình 1: Sơ đồ khối máy thu lấy mẫu trực tiếp băng rộng. 1 luan an lên và khi tăng vượt qua tần số ngưỡng thì công suất tiêu thụ sẽ tăng theo hàm mũ.
Do đó, yêu cầu đặt ra là phải thiết kế ADC có khả năng làm việc ở tốc độ cao, có độ phân giải lớn và công suất tiêu thụ không tăng theo hàm mũ khi tần số lấy mẫu tăng. Để đáp ứng được các yêu cầu này thì các ADC ghép xen thời gian (TIADC) là một giải pháp có nhiều triển vọng [1–4]. Các bộ TIADC sử dụng M ADC đơn có độ phân giải cao, tốc độ thấp, hoạt động song song, lấy mẫu tín hiệu vào xen kẽ nhau về mặt thời gian. Tín hiệu số từ các kênh ADC được ghép lại với nhau để tạo thành chuỗi dữ liệu số đầu ra của TIADC.
Về lý tưởng, các bộ TIADC giúp tăng tốc độ lấy mẫu lên M lần (với M là số kênh ghép xen thời gian) trong khi vẫn giữ được các ADC ở các kênh hoạt động với tốc độ thấp. Vì vậy, công suất tiêu thụ của TIADC không tăng theo hàm mũ khi tăng tần số lấy mẫu. Trong trường hợp này, công suất tiêu thụ của TIADC chỉ tăng tuyến tính theo tần số lấy mẫu. Vì vậy, các bộ TIADC là giải pháp tốt cho các máy thu lấy mẫu trực tiếp.
Tuy nhiên, trong các bộ TIADC thực tế xảy ra các sai lệch giữa các kênh bao gồm sai lệch một chiều (offset mismatch), sai lệch khuếch đại (gain mis- match), sai lệch định thời (timing skew hoặc timing mismatch) và sai lệch băng thông (bandwidth mismatch) [5–7]. Nguyên nhân của các sai lệch này là do sai lệch trong quá trình xử lý, do điện áp, nhiệt độ,. Điều này dẫn đến sự khác nhau về độ lệch một chiều, độ khuếch đại, thời gian lấy mẫu và băng thông giữa các kênh. Sự khác nhau của các thành phần này giữa các kênh được gọi là các lỗi sai lệch kênh.
Tương ứng với các thành phần lỗi là các sai lệch một chiều, sai lệch khuếch đại, sai lệch định thời và sai lệch băng thông. Các sai lệch kênh này tạo ra các thành phần hài không mong muốn 2 luan an trong phổ tần số đầu ra và do đó làm suy giảm nghiêm trọng hiệu năng của các bộ TIADC [5–10]. Vì vậy, yêu cầu đặt ra đối với các máy thu lấy mẫu trực tiếp hiện nay là phải sử dụng các bộ TIADC lấy mẫu ở tốc độ cao, độ phân giải cao, công suất tiêu thụ thấp và không có sai lệch giữa các kênh ADC. Do đó, bài toán hiệu chỉnh các sai lệch kênh trong TIADC để tăng hiệu năng của chúng đang là vấn đề hết sức cần thiết.
Vì vậy, luận án tập trung nghiên cứu các phương pháp hiệu chỉnh sai lệch kênh trong các bộ TIADC. Những tồn tại của vấn đề nghiên cứu Đã có nhiều công trình nghiên cứu nhằm hiệu chỉnh các loại sai lệch kênh trong TIADC. Các công trình này thường đi theo hai hướng nghiên cứu chính là hiệu chỉnh trước (foreground) và hiệu chỉnh nền (background). Phương pháp hiệu chỉnh trước [11] yêu cầu một pha hiệu chỉnh ngoại tuyến trong khi TIADC đang trong chế độ hiệu chỉnh.
Trong suốt pha ngoại tuyến, một tín hiệu đã được biết, chẳng hạn, tín hiệu hình sin với biên độ và tần số đã được biết trước sẽ được kết nối tại đầu vào của TIADC để làm tín hiệu hiệu chỉnh. Do đó, phương pháp này có thể được ứng dụng trong các hệ thống đo lường cao cấp, trong đó thiết bị có thể tự hiệu chỉnh hoặc được gửi để hiệu chỉnh trước. Tuy nhiên, phương pháp này yêu cầu TIADC dừng hoạt động trong pha hiệu chỉnh nên không phù hợp với các ứng dụng mà bộ chuyển đổi luôn luôn hoạt động, ví dụ như trong các máy thu viễn thông. Vì vậy, luận án không đi sâu phân tích và nghiên cứu về phương pháp hiệu chỉnh này.
Khác với phương pháp hiệu chỉnh trước, phương pháp hiệu chỉnh nền vẫn giữ TIADC hoạt động bình thường trong suốt quá trình hiệu chỉnh. Điều này rất phù hợp với sự hoạt động của các máy thu lấy mẫu trực tiếp nói riêng và 3 luan an các thiết bị viễn thông nói chung. Do đó, luận án tập trung nghiên cứu và đề xuất các phương pháp hiệu chỉnh nền cho các sai lệch kênh trong TIADC. Phương pháp hiệu chỉnh nền được thực hiện theo hai bước: ước lượng lỗi và sửa lỗi sai lệch kênh.
Căn cứ vào dạng tín hiệu xử lý trong hai bước này có thể được chia thành ba kỹ thuật: hiệu chỉnh hoàn toàn trên miền tương tự, hiệu chỉnh tín hiệu hỗn hợp và hiệu chỉnh hoàn toàn trên miền số. Kỹ thuật hiệu chỉnh hoàn toàn trên miền tương tự thực hiện ước lượng và sửa lỗi trên miền tương tự. Ngược lại, kỹ thuật hiệu chỉnh hoàn toàn trên miền số thực hiện ước lượng và sửa lỗi trên miền số. Kỹ thuật hiệu chỉnh tín hiệu hỗn hợp là sự kết hợp của hai kỹ thuật trên.
Trong đó, quá trình ước lượng được thực hiện trên miền số, quá trình sửa lỗi được thực hiện trên miền tương tự. Trong các kỹ thuật này, kỹ thuật hiệu chỉnh hoàn toàn trên miền số đang được tập trung nghiên cứu và phát triển bởi vì nó có nhiều ưu điểm như: có thể phát triển nhanh hơn, tiêu tốn ít tài nguyên phần cứng hơn và hiệu quả hiệu chỉnh cao hơn. Ngoài ra, những ưu điểm và sự phát triển mạnh mẽ của công nghệ CMOS cho phép thiết kế các TIADC nhỏ gọn, độ chính xác cao nên phương pháp hiệu chỉnh nền trên miền số ngày càng phát triển và có nhiều thành tựu. Các công trình nghiên cứu trong và ngoài nước về các phương pháp hiệu chỉnh nền trên miền số cho các sai lệch kênh trong TIADC thường giả sử chỉ có một loại sai lệch nhất định, các sai lệch khác được coi là không tồn tại hoặc đã được hiệu chỉnh [12–21].
Tuy nhiên, trong thực tế các sai lệch kênh trong TIADC thường tồn tại đồng thời. Do đó, việc hiệu chỉnh tất cả các sai lệch kênh trong quá trình thiết kế, chế tạo TIADC là đòi hỏi hết sức cấp thiết. Vì vậy, luận án tập trung nghiên cứu và phát triển kỹ thuật hiệu chỉnh 4 luan an nền trên miền số cho các sai lệch kênh trong TIADC. Các phương pháp hiệu chỉnh đề xuất hướng đến ứng dụng cho máy thu lấy mẫu trực tiếp sử dụng TIADC 13 bit hoặc 11 bit, 4 kênh, lấy mẫu tại tần số 2,7 GHz.
Đây là các TIADC đang được sử dụng phổ biến trong các máy thu lấy mẫu trực tiếp hiện nay. Các tín hiệu tương tự đầu vào được chọn đa dạng, có thể là tín hiệu hình sin đơn âm hoặc đa âm. Các giá trị được chọn để mô phỏng và thực thi phần cứng được chọn dựa trên công bố về các sai lệch kênh trong thiết kế, chế tạo TIADC được cho trong [22]. Trong đó, luận án tập trung nghiên cứu việc xử lý tín hiệu trong các phương pháp hiệu chỉnh sai lệch kênh đề xuất.
Mục tiêu, đối tượng, phạm vi và phương pháp nghiên cứu 1. Mục tiêu nghiên cứu Mục tiêu tổng quát của luận án là nghiên cứu, đề xuất các phương pháp hiệu chỉnh nền trên miền số cho các sai lệch kênh trong TIADC ứng dụng trong các máy thu SDR lấy mẫu trực tiếp. Trên cơ sở đó, luận án tiến hành giải quyết các mục tiêu cụ thể như sau: - Nghiên cứu, đề xuất các phương pháp hiệu chỉnh nền trên miền số cho từng sai lệch kênh riêng lẻ, bao gồm sai lệch một chiều, sai lệch khuếch đại và sai lệch định thời trong TIADC; - Nghiên cứu, đề xuất các phương pháp hiệu chỉnh tuần tự và đồng thời sai lệch một chiều, sai lệch khuếch đại và sai lệch định thời trong TIADC; - Nghiên cứu thực thi phần cứng FPGA cho các phương pháp hiệu chỉnh đề xuất với tài nguyên phần cứng thấp và tốc độ hiệu chỉnh nhanh. Đối tượng nghiên cứu - Nghiên cứu về TIADC và các sai lệch kênh trong TIADC; 5 luan an - Nghiên cứu, đề xuất các giải pháp hiệu chỉnh nền trên miền số cho các sai lệch kênh trong TIADC với tài nguyên phần cứng thấp và tốc độ hiệu chỉnh nhanh.
Phạm vi nghiên cứu - Tìm hiểu tổng quan về kiến trúc, nguyên lý làm việc, vị trí, vai trò của TIADC trong các máy thu lấy mẫu trực tiếp băng rộng; - Tập trung nghiên cứu quá trình xử lý tín hiệu trong TIADC, chưa đề cập đến công nghệ thiết kế, chế tạo TIADC; - Nghiên cứu tổng quan về các phương pháp hiệu chỉnh nền các sai lệch kênh trong TIADC; 4.