BÀI MÔ TẢ HỌC THUẬT: GIÁO TRÌNH KỸ THUẬT ĐIỆN TỬ SỐ VÀ MẠCH TÍCH HỢP CHỨC NĂNG

Tổng quan về giáo trình

Giáo trình thuộc khối kiến thức cơ sở ngành chuyên nghiệp trong chương trình đào tạo trình độ Đại học và Cao đẳng kỹ thuật thuộc các nhóm ngành: Kỹ thuật Điện - Điện tử, Kỹ thuật Điều khiển và Tự động hóa, Kỹ thuật Máy tính và Công nghệ Viễn thông. Môn học giữ vị trí bản lề, đóng vai trò cầu nối giữa các học phần linh kiện bán dẫn, mạch điện tử cơ bản với các học phần chuyên sâu về vi xử lý, kiến trúc máy tính và hệ thống nhúng.

Mục tiêu học tập (Learning Outcomes) của giáo trình được xác định cụ thể theo các chuẩn đầu ra:

  • Kiến thức: Trình bày được định nghĩa, phân loại, cấu trúc vi mạch và nguyên lý hoạt động của các khối logic tổ hợp (dồn kênh, phân kênh), khối logic dãy (Flip-Flop, mạch đếm, thanh ghi), cấu trúc vật lý của tế bào nhớ bán dẫn (ROM, RAM) và mạch chuyển đổi tín hiệu tương tự - số (A/D).
  • Kỹ năng thiết kế và phân tích: Vẽ và giải thích được sơ đồ cấu trúc, thiết lập bảng trạng thái, rút gọn phương trình đại số Boole, xây dựng giản đồ dạng sóng thời gian và phân tích hoạt động đồng bộ/không đồng bộ của mạch.
  • Kỹ năng thực hành: Tra cứu chính xác sơ đồ chân vi mạch họ TTL (74LS), lựa chọn linh kiện, lắp ráp và đo kiểm mạch điện trên bo mạch cắm đa năng (breadboard) kết hợp với các thiết bị ngoại vi (LED hiển thị, công tắc gạt logic SW, nguồn xung đồng bộ, nguồn nuôi DC +5V).
  • Kỷ luật nghề nghiệp: Hình thành phương pháp làm việc khoa học, quy trình thao tác kiểm thử logic chính xác và tuân thủ các quy tắc an toàn điện trong phòng thí nghiệm.

Cấu trúc giáo trình được thiết kế theo hướng tiếp cận logic hình thức kết hợp thực nghiệm kỹ thuật. Mỗi chủ đề đều đi từ cơ sở lý thuyết, mô hình khối trừu tượng, mô tả toán học logic, sơ đồ cấu trúc vi mạch đến quy trình thực hành từng bước. Điểm đặc sắc của giáo trình nằm ở việc gắn liền các mô hình lý thuyết với các mã IC tiêu chuẩn thuộc họ TTL 74LS (như 74LS04, 74LS08, 74LS32, 74LS73, 74LS74, 74LS76), cung cấp quy trình khảo sát 4-5 bước chuẩn hóa giúp người học kiểm chứng trạng thái logic trên phần cứng thực tế.

Nội dung kiến thức cốt lõi

Các chương/chủ đề chính

Nội dung trọng tâm của giáo trình được cấu trúc qua 6 bài học chuyên đề có tính liên kết chặt chẽ:

  1. Bài 4: Mạch dồn kênh, phân kênh

    • Mạch dồn kênh (Multiplexer - MUX): Khái niệm chọn 1 trong $n$ đường dữ liệu đầu vào ($D_0 \div D_{n-1}$) để đưa ra 1 đầu ra duy nhất ($F$) dưới sự điều khiển của $k$ đường địa chỉ ($A_0 \div A_{k-1}$) theo điều kiện $2^k \ge n$ và chân cho phép hoạt động tích cực ($\text{ĐK}$). Phân tích chi tiết mạch MUX 4/1 (hàm logic $F = \text{ĐK}(\overline{A_0}\overline{A_1}D_0 + \overline{A_0}A_1D_1 + A_0\overline{A_1}D_2 + A_0A_1D_3)$) và mạch MUX 8/1 với 3 đầu vào điều khiển.
    • Mạch phân kênh (Demultiplexer - DEMUX): Nguyên lý phân phối dữ liệu từ 1 đường đầu vào ($D$) tới 1 trong $n$ đường đầu ra ($F_0 \div F_{n-1}$) theo mã điều khiển $k$ bit ($2^k \ge n$). Khảo sát cấu trúc DEMUX 1/4 và DEMUX 1/8.
    • Thực hành: Quy trình kiểm tra, lắp ráp MUX 4/1 và DEMUX 1/4 sử dụng các cổng logic cơ bản trên các vi mạch IC 74LS04 (NOT), 74LS08 (AND), 74LS32 (OR).

  2. Bài 5: Flip-Flop (FF)

    • Bản chất vật lý: Phần tử logic có nhớ, trạng thái logic ở đầu ra ($Q_{n+1}$) phụ thuộc vào tín hiệu điều khiển đầu vào và trạng thái trước đó ($Q_n$), sở hữu 2 đầu ra liên hợp ($Q$ và $\overline{Q}$).
    • Phân loại và bảng trạng thái: Khảo sát FF RS (tồn tại trạng thái cấm khi $S=1, R=1$), FF RST (bổ sung xung đồng bộ $CP/Ck$), FF JK (FF vạn năng, khắc phục trạng thái cấm khi $J=1, K=1$ chuyển sang chế độ đảo trạng thái $Q_{n+1} = \overline{Q_n}$), FF D (truyền dữ liệu) và FF T (chế độ đếm xung / lật trạng thái).
    • Khảo sát vi mạch thực tế: Cấu trúc sơ đồ chân của IC 74LS73 (Dual JK FF có chân xoá $\text{CLR}$), IC 74LS76 (Dual JK FF có chân đặt $\text{PR}$ và xoá $\text{CLR}$ trực tiếp), IC 74LS74 (Dual D FF độc lập).

  3. Bài 6: Mạch đếm (Counters)

    • Phân loại: Theo phương pháp cấp xung (Mạch đếm không đồng bộ - Asynchronous / Ripple Counter và Mạch đếm đồng bộ - Synchronous Counter); theo chiều biến đổi (Đếm tiến / Up-counter, Đếm lùi / Down-counter); theo dung lượng đếm $N$ (Đếm nhị phân $N = 2^n$, Đếm thập phân BCD 8421 $N = 10$, Đếm Modulo-M với $N \ne 2^n$ và $N \ne 10$).
    • Thiết kế và giản đồ thời gian: Phân tích nguyên lý kích hoạt ở sườn sau (falling edge) của xung đồng bộ; sơ đồ cấu trúc mạch đếm tiến/lùi 3 bit không đồng bộ; mạch đếm tiến đồng bộ 3 bit liên kết qua cổng AND; mạch đếm BCD 8421 (chu kỳ 10 trạng thái từ 0000 đến 1001); mạch đếm Modulo-6 ($N=6$, sử dụng 3 FF JK chọn 6 trạng thái đầu từ 000 đến 101).

  4. Bài 7: Mạch ghi (Registers / Shift Registers)

    • Cấu trúc: Chuỗi $n$ phần tử Flip-Flop (thường dùng FF JK) ghép nối tiếp để sao chép và lưu trữ dữ liệu số $n$ bit.
    • Các chế độ ghi dữ liệu:
      • Mạch ghi nối tiếp (Serial-In): Ghi dịch từng bit sau mỗi xung nhịp $CP$; lấy ra dạng song song (SIPO) hoặc nối tiếp (SISO).
      • Mạch ghi song song (Parallel-In): Nạp đồng thời toàn bộ các bit dữ liệu thông qua các đường điều khiển trực tiếp $\text{PR}$ và $\text{CLR}$.
      • Mạch ghi hỗn hợp 4 bit: Tích hợp cả hai chế độ ghi nối tiếp và song song thông qua chuyển mạch chế độ.
      • Mạch ghi vòng 4 bit (Ring Counter): Tín hiệu đầu ra liên hợp $Q_D, \overline{Q_D}$ của FF cuối cùng được phản hồi về đầu vào điều khiển $J_A, K_A$ của FF đầu tiên.

  5. Bài 8: Bộ nhớ bán dẫn (Memories)

    • Các đặc trưng kỹ thuật: Dung lượng bộ nhớ (bit, byte, từ nhớ $n$ bit; các bội số KB, MB, GB, TB); không gian $2^k$ ô nhớ với $k$ bit địa chỉ; phương thức truy cập (trực tiếp / ngẫu nhiên và tuần tự); tính lưu giữ dữ liệu (bộ nhớ không bay hơi / cố định và bộ nhớ tạm).
    • Bộ nhớ chỉ đọc (ROM): Cơ chế lập trình mặt nạ (MROM), PROM (dùng cầu chì hoặc diode phá huỷ), EPROM (tế bào nhớ công nghệ MOS cổng nổi FAMOS - Floating Gate Avalanche Injection MOS, xóa dữ liệu bằng tia cực tím UV; cấu trúc cải tiến SAMOS), EEPROM (xóa bằng điện áp).
    • Bộ nhớ truy cập ngẫu nhiên (RAM):
      • SRAM (RAM tĩnh): Cấu trúc tế bào nhớ là mạch Flip-Flop sử dụng Transistor BJT hoặc MOSFET kết hợp khuếch đại thuật toán OPAMP so sánh điện áp đường bit/bit-đảo. Tốc độ cao, không cần làm tươi, dùng pin phụ duy trì dữ liệu (SRAM không bay hơi).
      • DRAM (RAM động): Lưu trữ dữ liệu dưới dạng điện tích trên tụ điện ký sinh cực cổng MOSFET. Mật độ tích hợp cao, giá thành thấp, bắt buộc phải có chu kỳ nạp lại (làm tươi - refresh) chu kỳ khoảng 2ms để bù dòng rò.

  6. Bài 9: Mạch chuyển đổi tương tự - số (A/D Converter)

    • Nguyên lý biến đổi: Chuyển đổi dải điện áp tương tự liên tục từ $U_0$ đến $U_M$ sang chuỗi số nhị phân $n$ bit. Dải biến thiên được chia thành $2^n - 1$ khoảng điện áp mẫu: $$U_m = \frac{U_M - U_0}{2^n - 1}$$
    • Mạch chuyển đổi A/D song song (Flash ADC) 3 bit: Cấu tạo gồm cầu phân áp điện trở nối tiếp tạo các mức điện áp so sánh chuẩn đưa vào ngõ vào không đảo $(+)$ của 7 bộ khuếch đại thuật toán (Op-Amp); ngõ vào đảo $(-)$ nhận điện áp mẫu $U_m$; các đầu ra so sánh ($F_1 \div F_7$) được kết nối vào khối mạch mã hóa để xuất ra 3 bit nhị phân ($A, B, C$).

Kiến thức nền tảng được xây dựng

  • Lý thuyết đại số Boole và hàm logic: Thiết lập phương trình logic đầu ra từ bảng chân trị, tối giản hàm logic tổ hợp để triển khai trên hệ cổng cơ bản (AND-OR-INVERT).
  • Lý thuyết chuyển trạng thái mạch dãy: Mô hình hóa sự chuyển tiếp trạng thái kế tiếp $Q_{n+1} = f(Q_n, \text{Inputs})$ dưới tác động của sườn xung đồng bộ (sườn lên hoặc sườn xuống).
  • Vật lý vi điện tử và cấu trúc ô nhớ: Nguyên lý bẫy điện tử cổng nổi (avalanche injection), cân bằng phân cực điện thế ngưỡng $V_T$, cơ chế so sánh mức điện áp vi sai trên đường bit của tế bào SRAM, sự suy hao điện tích trên tụ ký sinh DRAM.
  • Kỹ thuật lượng tử hóa tín hiệu: Nguyên lý phân chia mức lượng tử rời rạc và mã hóa ưu tiên trong chuyển đổi tín hiệu từ liên tục sang rời rạc.

Kỹ năng phát triển

  • Kỹ năng kỹ thuật (Technical Skills): Nhận dạng mã linh kiện chuẩn họ 74LS, xác định đúng sơ đồ chân chức năng (nguồn $+5\text{V}$, GND, xung $CP$, ngõ vào điều khiển trực tiếp $\text{CLR}/\text{PR}$, ngõ vào dữ liệu); thao tác kết nối dây tín hiệu an toàn trên breadboard.
  • Kỹ năng phân tích (Analytical Skills): Phân tích bảng trạng thái kích thích, vẽ và đối chiếu giản đồ xung logic thời gian, giải mã chuỗi bit dữ liệu của mạch đếm và thanh ghi dịch.
  • Kỹ năng thực hành và đo kiểm (Practical Competencies): Khảo sát trạng thái logic bằng đèn LED chỉ thị; tạo xung nhịp chuẩn tần số thấp ($1\text{ Hz}$) để quan sát quá trình chuyển dịch trạng thái; kiểm tra tính đúng đắn của sơ đồ trước khi đóng điện nguồn; chẩn đoán và xử lý sự cố đứt mạch hoặc sai mức logic trên mô-đun thực hành.

Phương pháp giảng dạy và học tập

Giáo trình định hình mô hình dạy học tích hợp (Integrated Pedagogical Approach) giữa lý thuyết giải tích và thực nghiệm trực tiếp. Quy trình giảng dạy chuẩn hóa được chia làm 4 giai đoạn nối tiếp:

[Khái niệm & Mô hình trừu tượng]
[Toán học Logic / Bảng trạng thái]
[Sơ đồ cấu trúc IC / Mạch nguyên lý]
[Quy trình thực hành 4-5 bước trên phần cứng]

Bài tập thiết kế và nghiên cứu tình huống (Case Studies)

Hệ thống bài tập yêu cầu người học tự xây dựng các mạch chức năng dựa trên nguyên lý đã học:

  • Thiết kế bộ dồn kênh MUX 4/1, MUX 8/1 và bộ phân kênh DEMUX 1/4, DEMUX 1/8 từ các cổng logic rời.
  • Xây dựng mạch đếm không đồng bộ và đồng bộ với dung lượng đếm tùy biến (Mạch đếm Modulo-6, mạch đếm thập phân BCD 8421).
  • Thiết lập hệ thống ghi dịch 4 bit có khả năng chuyển đổi linh hoạt giữa chế độ nạp song song và dịch nối tiếp.

Quy trình thực hành chuẩn hóa

Mỗi bài học đều đi kèm quy trình thực hành từ 4 đến 5 bước nghiêm ngặt:

  • Bước 1: Lựa chọn và kiểm tra linh kiện: Cắm các IC (74LS04, 74LS08, 74LS32, 74LS73, 74LS74, 74LS76) vào bo cắm đa năng, cấp nguồn $+5\text{V}$ và kiểm tra chức năng từng cổng/từng FF theo bảng trạng thái chuẩn.
  • Bước 2: Kết nối mạch điện: Đấu nối các đầu vào điều khiển vào hệ thống công tắc gạt (SW), nối đầu ra vào đèn LED hiển thị, nối chân cấp xung vào khối tạo xung đồng bộ trên mô-đun thực hành.
  • Bước 3: Kiểm tra tính đúng đắn: Rà soát đường dây, cực tính nguồn nuôi $+5\text{V}/\text{GND}$ và điểm nối đất trước khi cấp điện.
  • Bước 4: Cấp nguồn và khảo sát hoạt động: Bật nguồn, điều chỉnh xung nhịp về tần số quan sát ($1\text{ Hz}$), lần lượt thay đổi các công tắc SW để thiết lập các tổ hợp logic đầu vào, quan sát chỉ thị LED ở đầu ra và so sánh với bảng trạng thái lý thuyết.
  • Bước 5: Đánh giá và kết luận: Rút ra kết luận về quy luật biến đổi trạng thái, độ trễ và sự phụ thuộc vào xung nhịp.

Phương pháp đánh giá và tự học

  • Đánh giá thường xuyên: Đánh giá thông qua mức độ chuẩn xác khi thiết lập bảng trạng thái, phương trình Boole và khả năng đấu nối mạch thực nghiệm không gây ngắn mạch.
  • Đánh giá định kỳ: Kiểm tra kỹ năng thiết kế mạch logic theo yêu cầu dung lượng đếm hoặc số kênh ghép/tách cho trước; kiểm tra kỹ năng đo kiểm, chẩn đoán lỗi phần cứng trên mô-đun thí nghiệm.
  • Hướng dẫn tự học: Người học cần chủ động lập bảng chân trị, tự vẽ sơ đồ trải chân IC trước khi lên phòng thực hành; quan sát dạng sóng xung để hiểu sâu nguyên lý tác động ở sườn xung (sườn trước/sườn sau) của Flip-Flop.

Điểm nổi bật và cập nhật

  • Tính thực chứng và gắn liền vi mạch công nghiệp họ TTL 74LS: Giáo trình không dừng lại ở sơ đồ khối lý thuyết mà cụ thể hóa toàn bộ bài học qua các mã vi mạch TTL tiêu chuẩn công nghiệp: 74LS04 (6 cổng NOT), 74LS08 (4 cổng AND 2 ngõ vào), 74LS32 (4 cổng OR 2 ngõ vào), 74LS73 (Dual JK Flip-Flop có chân xoá), 74LS74 (Dual D Flip-Flop), 74LS76 (Dual JK Flip-Flop đầy đủ ngõ đặt/xoá).
  • Phân tích cơ chế vật lý bán dẫn chuyên sâu: Đi sâu vào cấu tạo lớp tiếp giáp bán dẫn và cơ chế vận hành của tế bào nhớ vi điện tử, bao gồm cấu trúc cổng nổi MOSFET FAMOS, cấu trúc 2 cổng SAMOS với lớp cách điện $\text{SiO}_2$, tế bào nhớ SRAM sử dụng cặp transistor BJT/MOS vi sai có mạch khuếch đại thuật toán so sánh điện áp ngõ ra, cùng cơ chế làm tươi định kỳ 2ms của tụ điện ký sinh trong DRAM.
  • Xử lý toàn diện bài toán ghép nối Tương tự - Số (Mixed-Signal): Trình bày chi tiết cấu trúc bộ chuyển đổi Flash ADC song song tốc độ cao dùng mạng cầu điện trở phân áp kết hợp tầng so sánh đa OPAMP và mạch mã hóa ưu tiên, cung cấp giải pháp xử lý thực tế cho bài toán thu thập tín hiệu cảm biến (nhiệt độ, ánh sáng, áp suất) đưa vào hệ vi xử lý.

Đối tượng sử dụng giáo trình

  • Sinh viên đại học và cao đẳng:
    • Sinh viên từ năm thứ hai hoặc năm thứ ba các chuyên ngành Kỹ thuật Điện, Điện tử viễn thông, Kỹ thuật Điều khiển và Tự động hóa, Cơ điện tử, Kỹ thuật Máy tính và Công nghệ thông tin.
  • Kiến thức tiên quyết (Prerequisites):
    • Người học cần hoàn thành học phần Vật lý bán dẫn / Linh kiện điện tử (nắm vững nguyên lý hoạt động của Diode, Transistor lưỡng cực BJT, Transistor hiệu ứng trường MOSFET, Khuếch đại thuật toán OPAMP) và học phần Toán rời rạc / Đại số Boole cơ bản (các phép toán AND, OR, NOT, XOR).
  • Giảng viên chuyên ngành:
    • Sử dụng làm khung tài liệu giảng dạy chuẩn cho bài giảng lý thuyết trên lớp và sổ tay hướng dẫn bài tập thực hành (Lab manual) tại phòng thí nghiệm kỹ thuật số.
  • Kỹ sư và kỹ thuật viên tự học:
    • Tài liệu tra cứu kỹ thuật hữu ích cho người làm việc trong lĩnh vực thiết kế phần cứng, bảo trì bo mạch điện tử công nghiệp và lắp ráp các hệ thống điều khiển số logic rời.

Câu hỏi thường gặp (FAQ)

1. Giáo trình này phù hợp với ai?

Giáo trình được biên soạn phục vụ sinh viên khối ngành kỹ thuật công nghệ từ năm thứ hai trở đi, các giảng viên hướng dẫn thực hành mạch số và các kỹ thuật viên cần nắm vững cấu trúc mạch logic vi mạch họ 74LS.

2. Cần kiến thức nền tảng nào trước khi tiếp cận giáo trình?

Người học cần có kiến thức cơ bản về linh kiện bán dẫn (Diod, BJT, MOS), đại số logic Boole và các cổng logic cơ bản. Toàn bộ phần mở rộng về mạch dãy, phân kênh, mạch đếm, bộ nhớ và ADC đều được giáo trình xây dựng tuần tự từ các nền tảng này.

3. Điểm khác biệt cốt lõi của giáo trình so với các tài liệu thuần lý thuyết?

Giáo trình tích hợp đồng thời ba cấu phần: mô tả toán học (bảng chân trị, phương trình logic), sơ đồ cấu trúc bên trong của các mã IC TTL cụ thể (74LS04, 74LS08, 74LS73, 74LS74, 74LS76) và quy trình 4-5 bước thực hành thao tác chi tiết trên bo mạch cắm đa năng.

4. Làm sao để tự học giáo trình này đạt hiệu quả cao nhất?

Người học nên kết hợp đọc lý thuyết với việc tự vẽ lại sơ đồ chân vi mạch, tự lập bảng chuyển trạng thái của Flip-Flop, phân tích các giản đồ thời gian theo sườn xung đồng bộ ($CP$), sau đó thực hành đo kiểm trên các phần mềm mô phỏng mạch điện số hoặc bo mạch thực hành thực tế.

5. Có tài liệu bổ trợ nào kèm theo nội dung giáo trình?

Nội dung giáo trình đi kèm hệ thống bảng trạng thái chi tiết, sơ đồ phân bố chân của các dòng vi mạch TTL phổ dụng, sơ đồ nguyên lý mạch mã hóa ADC và cấu trúc vật lý của các loại ô nhớ bán dẫn (FAMOS, SAMOS, DRAM cell).

Kết luận

Giáo trình cung cấp hệ thống tri thức hoàn chỉnh về kỹ thuật điện tử số, bao quát từ các khối chức năng logic tổ hợp (MUX, DEMUX), các phần tử logic có nhớ (Flip-Flop RS, RST, JK, D, T), các hệ thống logic dãy phức hợp (Mạch đếm nhị phân, BCD, Modulo-M, Thanh ghi dịch, Thanh ghi vòng), cấu trúc vi mô của bộ nhớ bán dẫn (MROM, PROM, EPROM, SRAM, DRAM) cho đến kỹ thuật chuyển đổi tín hiệu tương tự sang số (Flash ADC).

Lộ trình học tập được thiết kế khoa học theo chu trình tiếp biến từ giải tích toán học logic sang sơ đồ vi mạch thực tế và kiểm chứng bằng thực nghiệm phần cứng. Đây là tài liệu học thuật cơ sở chuẩn hóa, hỗ trợ đắc lực cho sinh viên và kỹ sư xây dựng nền tảng vững chắc phục vụ việc nghiên cứu, phát triển các hệ thống xử lý số và vi điều khiển nâng cao.