Thiết Kế và Thi Công Mạch Báo Giờ Nhiều Lần Offset

Bài viết này phân tích chi tiết về đề tài Thiết Kế và Thi Công Mạch Báo Giờ Nhiều Lần Offset, dựa trên nghiên cứu nền tảng của Trần Xuân Vinh và… 83 trang.

• Đề tài: Thiết Kế và Thi Công Mạch Báo Giờ Nhiều Lần Offset

Mục lục chi tiết

• 1. CHƯƠNG MỞ ĐẦU
• 1.1. Giới thiệu một số linh kiện có liên quan đến đồ án tốt nghiệp
• 2. CHƯƠNG I: MẠCH LOGIC
• 2.1. Các cổng logic
• 2.2. Các Flip - Flop
• 3. CHƯƠNG II: MẠCH ĐẾM
• 3.1. Mở đầu
• 3.2. Thanh ghi
• 3.3. Mạch đa hợp (Multiplexer)
• Tài liệu tham khảo

Tóm tắt

I. Tổng quan về Thiết Kế và Thi Công Mạch Báo Giờ Offset

Bài viết này phân tích chi tiết về đề tài Thiết Kế và Thi Công Mạch Báo Giờ Nhiều Lần Offset, dựa trên nghiên cứu nền tảng của Trần Xuân Vinh và Nguyễn Kim Biển (ĐH Sư phạm Kỹ thuật TP.HCM, 2001). Mục tiêu của mạch là tạo ra một hệ thống báo giờ có thể lập trình nhiều mốc thời gian khác nhau, một cải tiến quan trọng so với các mạch định thời truyền thống. Khái niệm 'Offset' ở đây chỉ khả năng cài đặt trước các thời điểm báo thức cụ thể, không phụ thuộc vào một chu kỳ cố định. Hệ thống này sử dụng các linh kiện điện tử cơ bản như IC số, bộ nhớ và các mạch logic để thực hiện chức năng. Sự ra đời của các mạch này đã mở ra nhiều ứng dụng trong tự động hóa công nghiệp và dân dụng, từ việc hẹn giờ bật tắt thiết bị cho đến các hệ thống điều khiển phức tạp hơn. Nội dung sẽ đi sâu vào nguyên lý hoạt động, sơ đồ khối, cách lựa chọn linh kiện, và quy trình thi công thực tế. Việc hiểu rõ các khối chức năng như khối dao động, khối đếm, khối lưu trữ và khối điều khiển là chìa khóa để nắm bắt toàn bộ hệ thống. Nghiên cứu này không chỉ là một đồ án kỹ thuật mà còn là tài liệu tham khảo giá trị cho việc học tập và phát triển các mạch tạo trễ thời gian phức tạp, đặc biệt là trong bối cảnh công nghệ vi mạch chưa phổ biến như hiện nay. Bài phân tích sẽ làm rõ từng bước, từ lý thuyết đại cương đến thiết kế mạch in PCB và kiểm thử, đảm bảo người đọc có cái nhìn toàn diện và sâu sắc về dự án.

1.1. Giải thích khái niệm Mạch Báo Giờ Nhiều Lần Offset

Mạch báo giờ nhiều lần offset là một hệ thống điện tử có khả năng được lập trình để kích hoạt một tín hiệu (ví dụ: chuông báo, đèn) tại nhiều thời điểm khác nhau trong tương lai. Thuật ngữ 'Offset' ám chỉ khoảng thời gian được cài đặt trước, tính từ một mốc tham chiếu hoặc thời gian thực. Khác với các bộ định thời đơn giản chỉ lặp lại một chu kỳ, mạch này cho phép lưu trữ nhiều mốc thời gian độc lập. Theo tài liệu gốc, ưu điểm chính là khả năng 'cài đặt giờ báo nhiều lần', phụ thuộc vào dung lượng bộ nhớ sử dụng, cụ thể là bộ nhớ SRAM. Nguyên lý mạch tạo trễ cốt lõi dựa trên sự kết hợp của một đồng hồ thời gian thực (đếm giây, phút, giờ) và một bộ nhớ để lưu các giá trị thời gian mong muốn. Khi thời gian của đồng hồ trùng khớp với một giá trị đã lưu, mạch điều khiển sẽ kích hoạt khối đầu ra.

1.2. Phân tích tầm quan trọng và ứng dụng thực tiễn

Tầm quan trọng của việc thiết kế và thi công mạch báo giờ nhiều lần offset nằm ở tính linh hoạt và khả năng tự động hóa cao. Trước khi vi điều khiển trở nên phổ biến, việc tạo ra một hệ thống hẹn giờ đa năng bằng IC số rời là một giải pháp kỹ thuật hiệu quả. Ứng dụng của mạch rất đa dạng: trong công nghiệp, nó có thể điều khiển bật/tắt máy móc theo lịch trình sản xuất; trong nông nghiệp, nó tự động hóa hệ thống tưới tiêu; trong đời sống, nó là nền tảng cho các thiết bị báo thức, hẹn giờ nấu ăn, hoặc điều khiển hệ thống chiếu sáng thông minh. Nghiên cứu của Trần Xuân Vinh và Nguyễn Kim Biển đã chứng minh tính khả thi và hiệu quả của việc sử dụng các IC logic và bộ nhớ để giải quyết bài toán này, tạo tiền đề cho các hệ thống điều khiển tự động phức tạp hơn sau này.

II. Các thách thức trong việc thiết kế mạch báo giờ chính xác

Việc thiết kế và thi công mạch báo giờ nhiều lần offset đối mặt với nhiều thách thức kỹ thuật, đòi hỏi sự tính toán và lựa chọn linh kiện cẩn thận. Thách thức lớn nhất là đảm bảo độ chính xác và ổn định của toàn hệ thống theo thời gian. Nguồn xung nhịp, được xem là 'trái tim' của mạch, phải có độ ổn định tần số cực cao. Bất kỳ sai lệch nhỏ nào trong mạch dao động cũng sẽ tích lũy và gây ra sai số lớn sau một thời gian dài hoạt động. Một vấn đề khác là khả năng chống nhiễu. Trong môi trường công nghiệp, nhiễu điện từ có thể tác động vào các đường tín hiệu logic, gây ra các xung giả làm sai lệch bộ đếm hoặc trạng thái của bộ nhớ. Tài liệu gốc đã nhấn mạnh việc ưu tiên sử dụng IC họ CMOS so với TTL vì khả năng chống nhiễu tốt hơn và công suất tiêu thụ thấp. Ngoài ra, việc quản lý và truy xuất dữ liệu từ bộ nhớ RAM một cách chính xác, đồng bộ với hoạt động của đồng hồ thời gian thực, cũng là một bài toán phức tạp. Cần phải thiết kế một khối điều khiển logic chặt chẽ để xử lý các hoạt động ghi, đọc, và xóa dữ liệu mà không làm ảnh hưởng đến quá trình đếm thời gian. Cuối cùng, việc tính toán giá trị linh kiện cho các mạch tạo trễ thời gian và các khối chức năng khác phải được thực hiện tỉ mỉ để đảm bảo mạch hoạt động đúng như thiết kế.

2.1. Vấn đề lựa chọn linh kiện điện tử cơ bản TTL và CMOS

Theo phân tích trong đồ án, việc lựa chọn giữa hai họ IC số thông dụng là TTL (Transistor-Transistor Logic) và CMOS (Complementary Metal-Oxide-Semiconductor) là một quyết định quan trọng. Họ IC TTL có ưu điểm về tốc độ chuyển mạch nhanh, cho phép hoạt động ở tần số cao. Tuy nhiên, nhược điểm là công suất tiêu thụ lớn và khả năng chống nhiễu kém. Ngược lại, họ IC CMOS có dải điện áp hoạt động rộng, công suất tiêu thụ cực thấp và khả năng miễn nhiễu tốt hơn, mặc dù tốc độ chậm hơn. Đối với một mạch đồng hồ số cần hoạt động ổn định và có nguồn dự phòng (pin), 'việc sử dụng loại IC CMOS sẽ có ưu điểm là giảm thiểu được công suất tiêu thụ của toàn mạch', như trích dẫn từ tài liệu. Đây là yếu tố quyết định để đảm bảo độ tin cậy và thời gian hoạt động lâu dài.

2.2. Đảm bảo độ ổn định của mạch dao động tạo xung

Độ chính xác của toàn bộ mạch báo giờ phụ thuộc trực tiếp vào khối dao động. Yêu cầu đặt ra là tạo ra một xung chuẩn 1Hz cực kỳ ổn định. Nghiên cứu đã lựa chọn giải pháp sử dụng dao động thạch anh (Crystal Oscillator) vì 'chúng rất dễ sử dụng đồng thời có độ ổn định cao'. Một bộ dao động thạch anh 1MHz được sử dụng, sau đó tín hiệu được đưa qua các mạch chia tần liên tiếp (sử dụng IC đếm như IC 4518B) để hạ tần số xuống còn 1Hz. Việc thiết kế các tầng chia tần này cũng cần sự chính xác để tránh làm suy hao hoặc méo dạng tín hiệu xung nhịp, ảnh hưởng đến hoạt động của các khối đếm thời gian phía sau.

III. Hướng dẫn thiết kế các khối chức năng cốt lõi của mạch

Quá trình thiết kế và thi công mạch báo giờ nhiều lần offset được chia thành các khối chức năng riêng biệt, mỗi khối đảm nhận một nhiệm vụ cụ thể. Cách tiếp cận module này giúp việc thiết kế, kiểm tra và sửa lỗi trở nên dễ dàng hơn. Khối trung tâm là 'Khối đồng hồ', có nhiệm vụ đếm thời gian thực (giây, phút, giờ) dựa trên xung 1Hz từ khối dao động. Khối này thường được xây dựng từ các IC đếm đồng bộ như IC 4518B (đếm BCD) và IC 4510B. Song song với đó là 'Khối cài đặt', về bản chất có cấu trúc tương tự khối đồng hồ nhưng nhận xung đầu vào từ nút nhấn để người dùng có thể đặt giờ báo. Tín hiệu từ hai khối này được đưa vào 'Khối chọn 12 bit', một bộ đa hợp (multiplexer) sử dụng IC 74157, cho phép lựa chọn dữ liệu từ đồng hồ (ở chế độ chạy) hoặc từ khối cài đặt (ở chế độ lập trình) để hiển thị và ghi vào bộ nhớ. Việc hiểu rõ sơ đồ nguyên lý mạch timer của từng khối là nền tảng để xây dựng thành công toàn bộ hệ thống. Mỗi khối đều yêu cầu sự kết hợp giữa lý thuyết mạch số và kinh nghiệm thực tiễn để lựa chọn linh kiện và kết nối chúng một cách tối ưu.

3.1. Thiết kế Khối Đồng Hồ Mạch đếm giây phút và giờ

Khối đồng hồ là thành phần cơ bản nhất, tạo ra tham chiếu thời gian thực. Phần đếm giây và phút được thiết kế dưới dạng mạch đếm mod 60, sử dụng hai bộ đếm BCD trong IC IC 4518B: một mạch đếm mod 10 cho hàng đơn vị và một mạch đếm mod 6 cho hàng chục. Tín hiệu ra của khối đếm giây (1 xung/phút) sẽ là đầu vào cho khối đếm phút. Tương tự, tín hiệu ra của khối đếm phút (1 xung/giờ) sẽ kích hoạt khối đếm giờ. Khối đếm giờ phức tạp hơn, là một mạch đếm mod 12 (từ 1 đến 12 giờ) và một Flip-Flop để phân biệt AM/PM. Các IC như IC 4510B (đếm lên/xuống) và IC 4027B (JK Flip-Flop) được sử dụng để hiện thực hóa logic này.

3.2. Sơ đồ nguyên lý mạch timer cho Khối Chọn và Cài Đặt

Khối Cài Đặt và Khối Chọn 12 bit phối hợp chặt chẽ để thực hiện chức năng lập trình. Khối Cài Đặt về cơ bản là một bộ đếm mà người dùng có thể tăng giá trị bằng các nút nhấn (nhanh/chậm). Dữ liệu đầu ra của Khối Đồng Hồ và Khối Cài Đặt (bao gồm 12 bit: 5 bit cho giờ, 7 bit cho phút) được đưa vào các ngõ vào của 3 IC 74157 (mỗi IC là một bộ đa hợp 4-bit 2-kênh). Một tín hiệu điều khiển từ 'Khối Điều Khiển' sẽ quyết định kênh nào (dữ liệu đồng hồ hay dữ liệu cài đặt) được phép đi qua ngõ ra của bộ đa hợp. Dữ liệu này sau đó sẽ được đưa đến bộ nhớ để ghi hoặc đến bộ giải mã để hiển thị trên LED 7 đoạn.

IV. Bí quyết thi công mạch lưu trữ và khối chuông báo hiệu

Sau khi có dữ liệu thời gian từ khối chọn, bước tiếp theo trong quy trình thiết kế và thi công mạch báo giờ nhiều lần offset là lưu trữ và thực thi. 'Khối lưu trữ dữ liệu' đóng vai trò là bộ não, ghi nhớ tất cả các mốc thời gian đã được lập trình. Trong đồ án này, bộ nhớ SRAM 6264 (8Kx8 bit) được lựa chọn. Địa chỉ của bộ nhớ (13 bit) được tạo ra trực tiếp từ dữ liệu thời gian (giờ và phút), và mỗi ô nhớ sẽ lưu trữ một bit trạng thái (1 là có báo giờ, 0 là không). Khi đồng hồ thời gian thực chạy, nó liên tục quét qua các địa chỉ của SRAM. Nếu tại một địa chỉ nào đó, dữ liệu đọc ra là '1', tín hiệu này sẽ kích hoạt 'Khối chuông'. Khối chuông thường là một mạch đa hài đơn ổn (monostable), ví dụ dùng IC 74123, để tạo ra một xung có độ rộng cố định (vài giây) đủ để kích hoạt rơ le hoặc loa báo. Việc sử dụng timer relay 12V được điều khiển bởi transistor đóng ngắt là một giải pháp phổ biến để cách ly và điều khiển các thiết bị có công suất lớn hơn. Sự kết hợp giữa bộ nhớ và mạch tạo xung đơn ổn đảm bảo hệ thống hoạt động chính xác và đáng tin cậy.

4.1. Sử dụng bộ nhớ SRAM 6264 để lưu trữ chương trình

Việc lựa chọn SRAM 6264 là một giải pháp hiệu quả cho việc lưu trữ. Với 13 đường địa chỉ (A0-A12) và 8 đường dữ liệu (D0-D7), nó cung cấp một không gian lưu trữ lớn. Trong mạch này, các đường ra của khối chọn 12 bit được nối trực tiếp vào 12 đường địa chỉ của SRAM. Mặc dù SRAM có 8 bit dữ liệu trên mỗi ô nhớ, đề tài chỉ cần dùng 1 bit (ví dụ D0) để đánh dấu trạng thái báo giờ. Quá trình ghi dữ liệu (lập trình) được điều khiển bởi các tín hiệu CS (Chip Select), OE (Output Enable) và WR (Write). Ngược lại, quá trình đọc (quét tự động) diễn ra khi đồng hồ chạy, với tín hiệu WR ở mức cao và OE ở mức thấp để cho phép dữ liệu từ ô nhớ được truy xuất.

4.2. Nguyên lý mạch tạo trễ cho khối chuông báo

Khi một bit '1' được đọc từ SRAM, nó sẽ kích hoạt Khối Chuông. Khối này sử dụng một mạch đa hài đơn ổn (monostable multivibrator), thường là IC 74123. Mạch này có đặc tính là khi nhận một xung kích ở đầu vào, nó sẽ tạo ra một xung duy nhất ở đầu ra với độ rộng được xác định bởi giá trị của một điện trở (R) và một tụ điện (C) bên ngoài (tp ≈ 0.7RC). Bằng cách chọn R và C phù hợp, có thể tạo ra một khoảng thời gian chuông reo mong muốn (ví dụ 7 giây). Xung này sau đó được dùng để điều khiển một transistor đóng ngắt, cấp nguồn cho một timer relay 12V hoặc một còi báo, hoàn thành chức năng báo giờ.

V. Quy trình thi công thực tế và mô phỏng mạch điện Proteus

Từ lý thuyết đến sản phẩm thực tế là một quá trình đòi hỏi sự tỉ mỉ và kiên nhẫn. Sau khi hoàn thiện sơ đồ nguyên lý mạch timer, bước tiếp theo là thiết kế mạch in PCB. Việc sử dụng các phần mềm chuyên dụng như Proteus, Altium, hay Eagle cho phép bố trí linh kiện một cách khoa học, tối ưu hóa đường đi của mạch và giảm thiểu nhiễu. Mô phỏng mạch điện Proteus là một công đoạn quan trọng trước khi thi công, giúp phát hiện các lỗi logic hoặc sai sót trong thiết kế mà không tốn chi phí linh kiện. Quá trình thi công bao gồm việc in mạch, ủi hoặc cảm quang, ăn mòn board đồng, khoan lỗ và hàn linh kiện. Phải đặc biệt chú ý đến việc kiểm tra từng linh kiện trước khi hàn và đảm bảo các mối hàn chắc chắn, không bị chập. Sau khi lắp ráp xong, cần tiến hành kiểm tra từng khối chức năng riêng lẻ, từ khối nguồn, khối dao động cho đến khối hiển thị. Việc hiệu chỉnh và khắc phục sự cố là bước cuối cùng để hoàn thiện dự án thiết kế và thi công mạch báo giờ nhiều lần offset, đảm bảo nó hoạt động ổn định và chính xác như mong đợi.

5.1. Các bước thiết kế mạch in PCB và lắp ráp linh kiện

Quy trình thi công bắt đầu bằng việc chuyển sơ đồ nguyên lý thành layout PCB. Cần sắp xếp các IC logic gần nhau để giảm độ dài đường mạch. Các đường tín hiệu xung nhịp và đường nguồn cần được thiết kế rộng và ít gấp khúc để giảm nhiễu. Sau khi có board mạch hoàn chỉnh, quá trình lắp ráp được tiến hành theo thứ tự: các linh kiện thụ động (điện trở, tụ điện), đế cắm IC, và cuối cùng là các linh kiện lớn như rơ le, LED 7 đoạn. Việc sử dụng đế cắm cho IC giúp dễ dàng thay thế và kiểm tra khi có sự cố. 'Công việc thi công toàn bộ hệ thống được thực hiện theo trình tự' và 'kiểm tra linh kiện trước khi gắn' là những nguyên tắc cốt lõi được nhấn mạnh trong tài liệu gốc để đảm bảo chất lượng sản phẩm.

5.2. Phương pháp kiểm tra và khắc phục các lỗi thường gặp

Kiểm tra sau lắp ráp là bước không thể thiếu. Bắt đầu bằng việc kiểm tra nguồn cấp, đảm bảo điện áp tại các chân VCC và GND của IC là chính xác. Tiếp theo, kiểm tra tín hiệu từ mạch dao động bằng oscilloscope để chắc chắn có xung 1Hz ổn định. Các lỗi thường gặp bao gồm: mạch không chạy (do lỗi nguồn hoặc dao động), hiển thị sai (lỗi kết nối bộ giải mã hoặc LED), hoặc không ghi/đọc được bộ nhớ (lỗi tín hiệu điều khiển CS, OE, WR). Việc cô lập và kiểm tra từng khối một là phương pháp hiệu quả nhất để xác định và khắc phục sự cố.

VI. Đánh giá và hướng phát triển cho mạch báo giờ offset

Dự án thiết kế và thi công mạch báo giờ nhiều lần offset sử dụng IC số rời là một minh chứng xuất sắc về kỹ thuật điện tử số kinh điển. Ưu điểm lớn nhất của nó, như tài liệu gốc kết luận, là 'có thể cài đặt nhiều lần tùy thuộc vào dung lượng bộ nhớ', vượt trội so với các mạch báo giờ thương mại cùng thời điểm. Nó cho thấy khả năng giải quyết các bài toán điều khiển phức tạp chỉ bằng các cổng logic cơ bản và bộ nhớ. Tuy nhiên, nhược điểm của phương pháp này là sự phức tạp trong thiết kế, số lượng lớn linh kiện, kích thước mạch lớn và khó khăn trong việc thay đổi hay nâng cấp logic hoạt động. Ngày nay, với sự phát triển của công nghệ, các vi điều khiển Arduino timer hoặc PIC cung cấp một giải pháp thay thế mạnh mẽ, nhỏ gọn và linh hoạt hơn rất nhiều. Chỉ với một vi điều khiển và vài linh kiện phụ trợ, người ta có thể tái tạo và mở rộng tất cả các chức năng của mạch này một cách dễ dàng bằng phần mềm. Dù vậy, việc nghiên cứu các mạch như thế này vẫn mang lại giá trị học thuật to lớn, giúp hiểu sâu hơn về nguyên lý hoạt động của phần cứng và tư duy logic trong thiết kế hệ thống số.

6.1. So sánh giải pháp dùng IC số và vi điều khiển Arduino timer

Giải pháp dùng IC số rời đòi hỏi người thiết kế phải xây dựng logic hoàn toàn bằng phần cứng. Mỗi chức năng tương ứng với một cụm mạch điện cụ thể. Điều này giúp hiểu rõ bản chất hoạt động ở mức thấp nhưng lại cồng kềnh và không linh hoạt. Ngược lại, một vi điều khiển Arduino timer tích hợp CPU, RAM, ROM và các ngoại vi vào một con chip duy nhất. Logic hoạt động được định nghĩa bằng phần mềm (lập trình), cho phép dễ dàng thay đổi, thêm bớt tính năng (như hiển thị LCD, kết nối internet) mà không cần thay đổi phần cứng. Về chi phí và kích thước, giải pháp vi điều khiển rõ ràng vượt trội hơn trong bối cảnh hiện đại.

6.2. Tiềm năng nâng cấp và các hướng nghiên cứu tương lai

Mặc dù đã là một thiết kế hoàn chỉnh, mạch báo giờ này vẫn có nhiều tiềm năng nâng cấp. Có thể thay thế LED 7 đoạn bằng màn hình LCD để hiển thị thông tin chi tiết hơn. Thêm các nút bấm để điều chỉnh thời gian một cách linh hoạt thay vì chỉ tăng tuần tự. Một hướng phát triển khác là tích hợp thêm các cảm biến để mạch hoạt động thông minh hơn, ví dụ cảm biến ánh sáng để tự động điều chỉnh độ sáng hiển thị. Xa hơn nữa, như đề tài đã gợi ý, hệ thống có thể 'kết nối với vi xử lý/vi điều khiển để điều khiển tắt mở đèn các đường phố, điều khiển motor đóng mở các cánh cửa', biến nó thành một bộ điều khiển trung tâm cho các ứng dụng tự động hóa quy mô nhỏ.

Nội dung chính

Bối cảnh và vấn đề nghiên cứu

Trong công tác quản lý thời gian tại các trường học, cơ quan và xí nghiệp sản xuất, việc thông báo thời gian chính xác giữa các ca làm việc, tiết học và giờ nghỉ đóng vai trò quan trọng nhằm duy trì kỷ luật và nâng cao hiệu suất. Ở thời điểm đề tài được thực hiện (năm 2000 – 2001), đa số các mạch báo giờ tự động sử dụng mạch logic số cứng chỉ cho phép cài đặt số lần báo giờ rất hạn chế (thông thường tối đa 3 lần trong một ngày). Khi nhu cầu thực tế đòi hỏi việc thay đổi hoặc tăng số mốc thời gian báo chuông trong ngày, các mạch báo giờ truyền thống bộc lộ nhược điểm là phải thay đổi cấu trúc phần cứng hoặc không đáp ứng được dung lượng cài đặt.

Xuất phát từ yêu cầu cải tiến thực tiễn đó, đề tài đồ án tốt nghiệp "Thiết kế và thi công mạch báo giờ nhiều lần" được thực hiện nhằm giải quyết bài toán cài đặt giờ báo nhiều lần tùy ý thông qua việc ứng dụng bộ nhớ bán dẫn tĩnh (SRAM) làm phần tử lưu trữ chương trình thời gian.

Các nhiệm vụ nghiên cứu và thực hiện của đồ án bao gồm:

1. Nghiên cứu cơ sở lý thuyết về các họ vi mạch số TTL và CMOS, các cổng logic cơ bản, phần tử nhớ Flip-Flop, các mạch đếm, thanh ghi dịch, mạch đa hợp (Multiplexer), các chủng loại bộ nhớ bán dẫn (ROM, RAM) và mạch tạo dao động thạch anh.
2. Thiết kế sơ đồ nguyên lý chi tiết cho 8 khối chức năng của hệ thống: khối tạo dao động và chia tần số, khối đồng hồ thời gian thực, khối cài đặt, khối chọn 12 bit, khối lưu trữ dữ liệu SRAM, khối chuông báo, khối giải mã hiển thị, khối điều khiển trung tâm và khối nguồn nuôi.
3. Tính toán các thông số kỹ thuật của linh kiện (mạch định thời đơn ổn RC cho chuông, tầng khuếch đại Darlington đóng cắt rơle, mạch ổn áp nguồn 5V/12V và pin dự phòng).
4. Thi công phần cứng trên mạch in 2 mặt (chia thành 4 module tấm mạch), kiểm tra linh kiện, lắp ráp, đấu nối toàn bộ hệ thống và tiến hành thử nghiệm các chế độ vận hành (đếm giờ bình thường, hiệu chỉnh thời gian thực, ghi chương trình báo giờ, xóa từng ô nhớ và xóa toàn bộ bộ nhớ).

Đối tượng và phạm vi nghiên cứu:

• Đối tượng nghiên cứu: Hệ thống mạch điện tử số điều khiển báo giờ tự động nhiều lần sử dụng vi mạch số rời họ CMOS 4000, họ TTL 74LS, bộ nhớ SRAM 6264 và cơ cấu chấp hành chuông điện qua rơle.
• Không gian và thời gian: Đồ án được thực hiện tại Bộ môn Điện – Điện tử, Khoa Điện, Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh; nhiệm vụ được giao vào tháng 02/2000 và hoàn thành vào ngày 03/03/2001 dưới sự hướng dẫn của thầy Trần Minh Chánh.

---

Cơ sở lý thuyết và phương pháp

Đồ án xây dựng trên nền tảng kỹ thuật số và kiến trúc phần cứng vi mạch tích hợp với các nội dung lý thuyết trọng tâm:

• So sánh đặc tính kỹ thuật họ vi mạch TTL và CMOS: Tác giả phân tích các thông số về điện áp ngưỡng, dòng tiêu thụ và khả năng đáp ứng tần số giữa họ TTL (74, 74LS, 74AS) và CMOS (họ 4000) nhằm làm cơ sở lựa chọn linh kiện thi công:

Đại lượng (Đo tại $V_{CC} = 5\text{V}$)	CMOS (Họ 4000)	TTL (74LS)	TTL (74AS)	Đơn vị
Điện áp vào mức cao tối thiểu ($V_{IH\text{ min}}$)	3,5	2,0	2,0	V
Điện áp vào mức thấp tối đa ($V_{IL\text{ max}}$)	1,5	0,8	0,8	V
Điện áp ra mức cao tối thiểu ($V_{OH\text{ min}}$)	4,95	2,7	2,7	V
Điện áp ra mức thấp tối đa ($V_{OL\text{ max}}$)	0,05	0,5	0,5	V
Dòng vào mức cao tối đa ($I_{IH\text{ max}}$)	1,0	400	2000	$\mu\text{A}$
Dòng ra mức cao tối đa ($I_{OH\text{ max}}$)	0,4	0,4	20	mA
Dòng ra mức thấp tối đa ($I_{OL\text{ max}}$)	0,4	8,0	20	mA

Từ bảng phân tích, tác giả chọn giải pháp sử dụng phần lớn là vi mạch CMOS để thi công nhằm nâng cao khả năng chống nhiễu trong môi trường điện công nghiệp, mở rộng dải điện áp nguồn và giảm tối đa công suất tiêu thụ của toàn mạch, cho phép mạch hoạt động ổn định và duy trì bộ nhớ bằng nguồn pin dự phòng khi xảy ra sự cố mất điện lưới.

• Lý thuyết mạch dãy và logic tổ hợp: Khảo sát các cổng logic cơ bản (AND, OR, NOT, NAND, NOR, EX-OR, EX-NOR), các phần tử trễ và lưu trữ trạng thái Flip-Flop (RS, RST, Master-Slave, JK IC 4027, D, T), mạch đếm nhị phân, mạch đếm BCD mã 8421, thanh ghi dịch (IC 4017B) và mạch đa hợp dữ liệu (Multiplexer 74151, 74157).
• Lý thuyết bộ nhớ bán dẫn: Phân tích cấu trúc ma trận nhớ theo kiểu chọn tuyến tính và chọn trùng phùng (hàng - cột) của các loại ROM (PROM, EPROM, EEPROM) và RAM (SRAM, DRAM). Đồ án tập trung vào bộ nhớ SRAM (Static RAM) do ưu điểm tế bào nhớ dạng Flip-Flop không đòi hỏi mạch làm tươi (Refresh) phức tạp như DRAM. Các thông số thời gian truy xuất ô nhớ như chu kỳ đọc ($t_{RC}$), thời gian thâm nhập địa chỉ ($t_{AA}$), thời gian trễ chọn chip ($t_{CO}$), thời gian lập trình ghi ($t_W$) và thời gian giữ dữ liệu ($t_{DH}$) được khảo sát chi tiết.
• Lý thuyết tạo dao động thạch anh: So sánh các bộ dao động RC, LC (Colpitts, Hartley), điện trở âm và mạch dao động tinh thể thạch anh (Crystal). Dao động thạch anh tần số $1\text{MHz}$ được chọn làm nguồn tạo nhịp nhờ độ ổn định tần số cao (độ trôi chỉ khoảng $10^{-4}\text{ Hz/ngày}$).

Phương pháp nghiên cứu:

• Phương pháp phân tích - tổng hợp: Phân rã bài toán báo giờ thành các khối chức năng độc lập, thiết lập quan hệ phối hợp tín hiệu bus địa chỉ và dữ liệu.
• Phương pháp tính toán kỹ thuật: Xác định giá trị mạch định thời $RC$, tính toán phân cực transistor Darlington điều khiển rơle, tính toán điện trở hạn dòng LED 7 đoạn và cân bằng công suất nguồn nuôi.
• Phương pháp thực nghiệm phần cứng: Thiết kế mạch in 2 mặt, ngâm rửa hóa chất, phân chia thành 4 tấm mạch in modul hóa, đo kiểm tra trạng thái logic từng IC bằng đồng hồ VOM và máy phát xung trước khi tích hợp hệ thống.

---

Thiết kế và triển khai

Hệ thống mạch báo giờ được thiết kế tích hợp từ 8 khối chức năng chính:

1. Khối dao động và mạch chia tần

Mạch sử dụng tinh thể thạch anh $1\text{MHz}$ kết hợp cổng NAND Schmitt Trigger trong vi mạch IC 4093B để tạo xung vuông chuẩn. Tần số $1\text{MHz}$ được đưa qua chuỗi 3 bộ chia 100 mắc nối tiếp (mỗi bộ chia 100 cấu thành từ 2 tầng đếm BCD Mod 10 bên trong IC 4518B) để tạo ra các xung tần số chuẩn phục vụ toàn mạch:

• Tần số $10\text{kHz}$: Làm xung nhịp quét nhanh cho chế độ xóa toàn bộ bộ nhớ (Reset).
• Tần số $1\text{kHz}$: Dự phòng đồng bộ hệ thống.
• Tần số $10\text{Hz}$: Làm xung quét cho chế độ cài đặt giờ báo và xóa từng ô nhớ (Clear).
• Tần số $1\text{Hz}$: Cung cấp nhịp đếm 1 giây cho khối đồng hồ thời gian thực.

2. Khối đồng hồ thời gian thực

Khối đồng hồ nhận xung $1\text{Hz}$ để thực hiện đếm thời gian trong ngày với cấu trúc 3 tầng:

• Phần đếm giây (Mod 60): Sử dụng 1 IC 4518B chứa hai bộ đếm. Nửa thứ nhất làm mạch đếm Mod 10 (đếm đơn vị giây từ 0 đến 9). Khi đếm đến 9, cổng AND trích tín hiệu đưa sang nửa thứ hai được cấu hình thành mạch đếm Mod 6 (đếm chục giây từ 0 đến 5 bằng cách dùng cổng AND phát hiện trạng thái 6 mã nhị phân 0110 để tự Reset về 0). Khi đếm đủ 59 giây chuyển sang 00, mạch phát ra 1 xung kích sang tầng phút.
• Phần đếm phút (Mod 60): Cấu hình mạch đếm tương tự phần đếm giây, nhận xung 1 xung/phút từ mạch đếm giây và phát 1 xung/giờ sang mạch đếm giờ. Dữ liệu đếm phút gồm 7 bit mã BCD được đưa sang khối chọn 12 bit và khối giải mã hiển thị.
• Phần đếm giờ (Mod 12 và Mod 2 AM/PM): Sử dụng IC đếm thuận/nghịch 4510B đếm hàng đơn vị giờ kết hợp 1/2 IC 4027 (JK Flip-Flop) đếm hàng chục giờ. Mạch đếm từ 01 đến 12 giờ. Khi chuyển từ 12 sang 13, các ngõ ra $Q_0, Q_1$ của IC 4510B và ngõ ra $Q_A$ của IC 4027 tác động qua cổng AND 3 ngõ vào (IC 4073) đưa mức tích cực vào chân nạp song song $PL$ của IC 4510B (đặt sẵn mã số 1: $P_0=1, P_1=P_2=P_3=0$) và chân xóa $CD$ của IC 4027 để đưa giờ về 01. Nửa IC 4027 còn lại nhận xung kích khi chuyển mốc 12 giờ để lật trạng thái chỉ thị AM (sáng mức 0) hoặc PM (sáng mức 1).

3. Khối cài đặt và khối chọn 12 bit

• Khối cài đặt: Cấu tạo tương tự khối đồng hồ (gồm IC 4518B, 4510B, 4027), đếm mã BCD 12 bit (7 bit phút và 5 bit giờ) nhưng nhận xung quét $10\text{Hz}$ từ mạch điều khiển để người dùng dịch chuyển nhanh đến thời điểm muốn cài đặt hoặc xóa chuông.
• Khối chọn 12 bit: Sử dụng 3 IC 74157 (mỗi IC là 4 kênh đa hợp 2 sang 1). Khi chân điều khiển $Select = 0$ (chế độ bình thường), khối chọn cho phép 12 đường tín hiệu từ khối đồng hồ nối thông đến khối SRAM và khối hiển thị. Khi $Select = 1$ (chế độ cài đặt/xóa), ngõ ra khối cài đặt được nối thông để định địa chỉ cho bộ nhớ SRAM.

4. Khối lưu trữ dữ liệu (SRAM 6264)

Sử dụng 1 vi mạch SRAM 6264 dung lượng $8\text{K} \times 8\text{ bit}$. Do chu kỳ báo giờ trong ngày yêu cầu độ mịn 1 phút cho 24 giờ (tương đương $60 \times 24 = 1440\text{ trạng thái}$), hệ thống chỉ cần sử dụng 13 đường địa chỉ ($A_0$ đến $A_{12}$) và 1 đường dữ liệu $D_0$:

• $A_0 - A_6$ (7 bit): Nhận mã địa chỉ từ mạch đếm phút (Mod 60).
• $A_7 - A_{11}$ (5 bit): Nhận mã địa chỉ từ mạch đếm giờ (Mod 12).
• $A_{12}$ (1 bit): Nhận tín hiệu chuyển đổi AM/PM.
• Đường dữ liệu $D_0$: Dùng để ghi mức 1 (có báo chuông) hoặc mức 0 (không báo chuông/đã xóa) vào ô nhớ tương ứng. Chân $\overline{CE}$ nối Mass, chân $\overline{OE}$ và $\overline{WR}$ do khối điều khiển quản lý.

5. Khối chuông và mạch đóng cắt công suất

Khối chuông sử dụng vi mạch đơn ổn (One-Shot) IC 74LS123 để định thời gian reo. Khi bộ nhớ SRAM xuất dữ liệu mức 1 tại chân $D_0$, xung kích đưa vào chân $1A$ của IC 74LS123 làm ngõ ra $Q$ bật lên mức cao trong khoảng thời gian: $$t_p = 0{,}7 \cdot R_t \cdot C_t$$ Với linh kiện chọn $R_t = 1\text{ M}\Omega$, $C_t = 10\mu\text{F}$, thời gian chuông reo được ấn định chính xác là $t_p = 0{,}7 \times 10^6 \times 10 \times 10^{-6} = 7\text{ giây}$.

Tín hiệu $7\text{ giây}$ này đi qua cổng AND (IC 4081) tích hợp nút ngắt chuông khẩn cấp (Mute) rồi kích mở cặp transistor mắc Darlington gồm $Q_1$ (C828) và $Q_2$ (D471) dẫn bão hòa, đóng tiếp điểm rơle $9\text{V}/12\text{V}$ cấp nguồn cho chuông điện bên ngoài. Diode mắc song song ngược với cuộn dây rơle dập tắt sức điện động cảm ứng bảo vệ transistor.

6. Khối giải mã, hiển thị, điều khiển và nguồn nuôi

• Khối hiển thị: Gồm 5 IC giải mã chốt 4543B điều khiển 6 LED 7 đoạn loại Cathode chung qua các điện trở hạn dòng $R = 280\Omega$ (thực tế dùng $330\Omega$ hoặc $390\Omega$, dòng qua LED $10\text{mA}$). Riêng hàng chục giờ chỉ hiển thị số 1 nên nhận tín hiệu trực tiếp từ ngõ ra $Q_A$ của Flip-Flop điều khiển 2 thanh b và c.
• Khối điều khiển: Dùng IC 4017B (chia 10 thập phân) làm bộ chuyển trạng thái kết hợp công tắc tương tự IC 4053 và 2 bộ đơn ổn trong IC 74LS123 tạo xung ghi $\overline{WR}$ ($t_p = 0{,}7\text{s}$) hoặc xung Reset ($t_p = 2\text{s}$). Hệ thống có 5 đèn LED báo trạng thái: Xanh X1 (chạy bình thường), Xanh X2 (chỉnh phút), Xanh X3 (chỉnh giờ), Vàng (chế độ ghi), Đỏ Đ1 (chế độ Clear) và Đỏ Đ2 (chế độ Reset).
• Khối nguồn: Biến áp hạ áp lưới $220\text{VAC}$ qua cầu diode, lọc phẳng và ổn áp bởi 2 IC: 7805 ($+5\text{VDC}/1\text{A}$) cấp cho toàn bộ vi mạch số, RAM và LED; 7812 ($+12\text{VDC}/1{,}5\text{A}$) cấp cho mạch đóng rơle chuông. Nguồn pin dự phòng đấu qua diode tự động cấp nguồn liên tục cho SRAM 6264 khi mất điện lưới. Dòng tiêu thụ toàn hệ thống tính toán khoảng $300\text{mA}$ (8 IC 74LS tiêu thụ $96\text{mA}$, 30 IC CMOS tiêu thụ $60\text{mA}$, phần còn lại là LED và mạch phân cực).

---

Nội dung chính theo từng chương

Phần I: Lý thuyết đại cương

• Chương mở đầu: Giới thiệu linh kiện có liên quan đến đồ án tốt nghiệp
  Khảo sát đặc tính kỹ thuật họ TTL và CMOS, phân tích ưu nhược điểm về dải điện áp nguồn, tần số làm việc, khả năng chống nhiễu và công suất tiêu tán. Xác định phương án ưu tiên sử dụng vi mạch CMOS trong thi công mạch logic.
• Chương I: Mạch logic
  Trình bày bảng chân trị, hàm logic của 7 cổng cơ bản (AND, OR, NOT, NAND, NOR, EX-OR, EX-NOR) và sơ đồ nguyên lý các loại Flip-Flop (RS, RST, Master-Slave, JK IC 4027, D, T).
• Chương II: Mạch đếm
  Phân tích cấu trúc mạch đếm nhị phân, đếm BCD 8421, đếm Modulo-M đồng bộ và bất đồng bộ; khảo sát các IC thanh ghi dịch (4017B, 4014, 4021, 74164, 74194) và các IC đa hợp dữ liệu (74151 8 kênh, 74157 4 kênh 2 sang 1).
• Chương III: Bộ nhớ bán dẫn
  Phân loại ROM (PROM, EPROM, EEPROM) và RAM (SRAM, DRAM). Đi sâu vào cơ chế cấu trúc tế bào nhớ SRAM, phân tích giản đồ thời gian chu kỳ đọc ($t_{RC}$) và chu kỳ ghi ($t_{WC}$) cùng các đường điều khiển $\overline{CE}, \overline{OE}, \overline{WE}$.
• Chương IV: Các mạch dao động
  Tổng kết bảng so sánh các bộ dao động dịch pha RC, cầu Wien, LC Colpitts, LC Hartley, trở âm và dao động thạch anh. Phân tích tính chất áp điện của tinh thể thạch anh và cấu trúc lát cắt tạo dao động tần số chuẩn $1\text{MHz}$.

Phần II: Thiết kế mạch báo giờ

• Chương I: Thiết kế sơ đồ khối
  Xác lập sơ đồ kết nối tổng thể gồm 8 khối chức năng, định rõ luồng dữ liệu bus địa chỉ 12 bit và các đường tín hiệu điều khiển liên khối.
• Chương II: Thiết kế khối đồng hồ
  Thiết kế mạch đếm giây (IC 4518B Mod 60), mạch đếm phút (IC 4518B Mod 60), mạch đếm giờ (IC 4510B Mod 10 kết hợp 1/2 IC 4027 Mod 2 thành Mod 12) và mạch chỉ thị AM/PM (1/2 IC 4027).
• Chương III: Thiết kế khối cài đặt
  Thiết kế mạch đếm địa chỉ 12 bit tương thích khối đồng hồ sử dụng IC 4518B, 4510B, 4027 kết hợp xung nhịp quét $10\text{Hz}$.
• Chương IV: Thiết kế mạch dao động và mạch chia tần
  Thiết kế bộ dao động thạch anh $1\text{MHz}$ bằng IC 4093B và chuỗi 3 tầng chia 100 bằng IC 4518B để lấy các tần số $10\text{kHz}, 1\text{kHz}, 10\text{Hz}, 1\text{Hz}$.
• Chương V: Thiết kế khối chọn 12 bit
  Ghép nối 3 vi mạch 74157 tạo bộ chuyển mạch bus 12 bit, chuyển đổi giữa dữ liệu thời gian thực và dữ liệu cài đặt/xóa.
• Chương VI: Thiết kế khối lưu trữ dữ liệu
  Ứng dụng vi mạch SRAM 6264, đấu nối 13 đường địa chỉ ($A_0 - A_{12}$) tương ứng 1440 trạng thái thời gian trong ngày và 1 đường dữ liệu $D_0$.
• Chương VII: Thiết kế khối chuông
  Tính toán thông số mạch đơn ổn IC 74LS123 ($R_t = 1\text{M}\Omega, C_t = 10\mu\text{F}$) tạo độ rộng xung chuông $7\text{ giây}$, mạch khóa cổng AND nút Mute và tầng khuếch đại Darlington Transistor C828/D471 điều khiển rơle.
• Chương VIII: Thiết kế khối giải mã hiển thị
  Thiết kế mạch giải mã BCD sang LED 7 đoạn dùng 5 IC 4543B và 6 LED 7 đoạn Cathode chung với điện trở hạn dòng $280\Omega$.
• Chương IX: Thiết kế khối điều khiển
  Sử dụng IC 4017B và IC 4053 xây dựng mạch chuyển 5 chế độ làm việc; thiết lập các mạch phát xung ghi/xóa tự động.
• Chương X: Thiết kế khối nguồn
  Tính toán bộ nguồn ổn áp kép 7805 ($+5\text{VDC}$) và 7812 ($+12\text{VDC}$) cùng mạch pin sạc dự phòng cho SRAM, đáp ứng dòng tải toàn mạch $300\text{mA}$.
• Chương XI: Nguyên lý hoạt động toàn mạch và thi công
  Trình bày chi tiết nguyên lý phối hợp toàn hệ thống ở 5 trạng thái vận hành; hướng dẫn 4 bước thi công mạch in 2 mặt, kiểm tra linh kiện và hoàn thiện đóng hộp thiết bị.

---

Kết quả và đóng góp

1. Kết quả kỹ thuật đạt được

Hệ thống phần cứng mạch báo giờ tự động được thi công hoàn chỉnh và đáp ứng các chỉ tiêu thiết kế:

Thông số kỹ thuật	Giá trị thiết kế & thi công thực tế
Nguồn dao động chuẩn	Thạch anh $1\text{MHz}$, sai số $\le 10^{-4}\text{ Hz/ngày}$
Các tần số chia tạo ra	$10\text{kHz}$ (Reset), $1\text{kHz}$, $10\text{Hz}$ (Cài đặt/Clear), $1\text{Hz}$ (Đồng hồ)
Dung lượng mốc cài đặt	1440 mốc thời gian (độ phân giải 1 phút trong suốt 24 giờ)
Bộ nhớ bán dẫn sử dụng	SRAM 6264 ($8\text{K} \times 8\text{ bit}$), sử dụng 13 đường địa chỉ ($A_0 - A_{12}$)
Thời gian chuông reo	$7\text{ giây}$ (định thời bằng mạch đơn ổn $RC$ qua IC 74LS123)
Công suất tiêu thụ	Dòng toàn mạch khoảng $300\text{mA}$ tại điện áp nuôi $5\text{VDC}$
Bộ ổn áp và bảo vệ nguồn	IC 7805 ($5\text{V}/1\text{A}$), 7812 ($12\text{V}/1{,}5\text{A}$), nguồn pin duy trì bộ nhớ
Giao diện hiển thị	6 LED 7 đoạn Cathode chung (Giờ:Phút:Giây) và đèn LED trạng thái

2. Đóng góp của đề tài

• Khắc phục triệt để hạn chế số lần cài đặt báo giờ (trước đây tối đa 3 lần) của các mạch báo giờ logic thuần túy bằng giải pháp quét địa chỉ bộ nhớ SRAM 6264, cho phép người dùng đặt chuông không giới hạn số lần trong phạm vi 1440 phút của ngày.
• Tích hợp đầy đủ các tính năng vận hành thực tế: chế độ chạy tự động, chỉnh giờ/phút nhanh - chậm, cài đặt mốc chuông mới (chế độ Ghi), xóa mốc chuông bất kỳ (Clear từng ô nhớ), xóa toàn bộ chương trình (Reset bằng xung nhanh $10\text{kHz}$ trong $2\text{s}$) và nút ngắt chuông khẩn cấp (Mute).
• Tối ưu hóa phần cứng bằng cách kết hợp ưu điểm chống nhiễu, tiêu tán công suất thấp của vi mạch họ CMOS 4000 với tốc độ và khả năng điều khiển của vi mạch TTL 74LS, đảm bảo dữ liệu bộ nhớ không bị mất khi mất điện lưới nhờ nguồn pin dự phòng.

---

Hạn chế và hướng nghiên cứu tiếp

• Hạn chế:
  • Mạch được thiết kế hoàn toàn bằng các vi mạch rời (sử dụng khoảng 30 IC CMOS và 8 IC TTL họ 74LS), dẫn đến cấu trúc phần cứng phức tạp, số lượng đường dây liên kết giữa 4 tấm mạch in lớn, đòi hỏi nhiều công đoạn hàn và đấu nối thủ công.
  • Việc lưu trữ dữ liệu thời gian trên SRAM tĩnh phụ thuộc hoàn toàn vào nguồn pin dự phòng; nếu mất nguồn pin dự phòng khi mất điện lưới, dữ liệu đã cài đặt sẽ bị xóa hoàn toàn.
• Hướng phát triển:
  • Tác giả đề xuất định hướng ghép nối khối bộ nhớ SRAM của mạch báo giờ với các hệ thống vi xử lý hoặc vi điều khiển chuyên dụng.
  • Mở rộng chức năng điều khiển tự động của mạch: không chỉ dừng lại ở việc báo chuông mà còn kết hợp đóng ngắt hệ thống đèn chiếu sáng lớp học, điều khiển động cơ đóng/mở cửa phòng học hoặc dây chuyền sản xuất tại các nhà máy, xí nghiệp theo thời gian biểu định sẵn.

---

Giá trị tham khảo

Đồ án là tài liệu tham khảo hữu ích cho sinh viên và cán bộ kỹ thuật thuộc các chuyên ngành Kỹ thuật Điện, Điện tử, Tự động hóa và Kỹ thuật Máy tính:

• Thiết kế hệ thống số bằng linh kiện rời: Cung cấp phương pháp ghép nối mạch đếm nhiều tầng (Mod 10, Mod 6, Mod 12, Mod 24), kỹ thuật giải mã và dồn kênh dữ liệu sử dụng vi mạch số họ CMOS 4000 và TTL 74LS.
• Ứng dụng bộ nhớ bán dẫn SRAM: Minh họa rõ ràng cách tổ chức bus địa chỉ, bus dữ liệu và tạo chu trình đọc/ghi ($\overline{CE}, \overline{OE}, \overline{WR}$) bằng phần cứng logic tổ hợp mà không cần bộ xử lý trung tâm (CPU).
• Thiết kế mạch định thời và công suất ngoại vi: Tham khảo cách ứng dụng vi mạch đơn ổn 74LS123 định thời chính xác, kỹ thuật ghép cặp transistor Darlington điều khiển tải cảm kháng (cuộn dây rơle) và các giải pháp lọc nguồn, ổn áp chống nhiễu trong môi trường công nghiệp.

---

Câu hỏi thường gặp

1. Tại sao hệ thống sử dụng 13 đường địa chỉ của vi mạch SRAM 6264 để lưu trữ mốc báo giờ?
Chu kỳ thời gian trong ngày có độ mịn cài đặt là 1 phút, tổng cộng có $60\text{ phút} \times 24\text{ giờ} = 1440\text{ trạng thái}$. Để quét hết 1440 ô nhớ độc lập này, hệ thống cần tối thiểu 11 đường địa chỉ nhị phân ($2^{11} = 2048$). Trong thiết kế, tác giả phân bổ trực tiếp theo mã BCD gồm: 7 đường cho mạch đếm phút Mod 60 ($A_0 - A_6$), 5 đường cho mạch đếm giờ Mod 12 ($A_7 - A_{11}$) và 1 đường cho tín hiệu phân biệt AM/PM ($A_{12}$), tổng cộng là 13 đường địa chỉ.

2. Thời gian chuông reo được ấn định bao lâu và tính toán bằng công thức nào?
Thời gian chuông reo được chọn là $7\text{ giây}$ nhằm đảm bảo đủ thời gian phát tín hiệu mà không gây khó chịu cho người nghe. Thời gian này được tạo bởi mạch đơn ổn IC 74LS123 theo công thức $t_p = 0{,}7 \cdot R_t \cdot C_t$. Với giá trị linh kiện được chọn là $R_t = 1\text{ M}\Omega$ và $C_t = 10\mu\text{F}$, ta có $t_p = 0{,}7 \times 10^6 \times 10 \times 10^{-6} = 7\text{ giây}$.

3. Vì sao tác giả ưu tiên chọn vi mạch họ CMOS 4000 nhiều hơn họ TTL 74LS trong phần thi công?
Vi mạch CMOS họ 4000 có dải điện áp làm việc rộng ($3\text{V} - 18\text{V}$), công suất tiêu tán tĩnh rất nhỏ ($10\text{mW}$ cho mỗi IC) và khả năng miễn nhiễu công nghiệp cao hơn TTL. Việc sử dụng chủ yếu IC CMOS giúp giảm tổng dòng tiêu thụ toàn mạch xuống khoảng $300\text{mA}$, cho phép duy trì hoạt động của đồng hồ và bảo vệ dữ liệu trong SRAM bằng nguồn pin dự phòng khi mất điện lưới.

4. Chức năng chính của khối chọn 12 bit (dùng 3 IC 74157) là gì?
Khối chọn 12 bit làm nhiệm vụ dồn kênh giữa 2 nguồn địa chỉ: ngõ ra từ khối đồng hồ thời gian thực và ngõ ra từ khối cài đặt. Dưới sự điều khiển của chân $Select$ từ mạch điều khiển, ở chế độ chạy bình thường khối chọn cho phép khối đồng hồ quét bộ nhớ SRAM và xuất lên LED hiển thị; ở chế độ cài đặt hoặc xóa, khối chọn chuyển sang nhận dữ liệu từ khối cài đặt để định vị ô nhớ cần ghi/xóa.

5. Cơ chế xóa toàn bộ bộ nhớ (Reset) diễn ra như thế nào?
Khi chọn chế độ Reset, khối chọn 12 bit ngắt khối đồng hồ và nối khối cài đặt với SRAM. Mạch điều khiển đưa xung tần số cao $10\text{kHz}$ vào khối cài đặt để quét nhanh toàn bộ 1440 ô nhớ, đồng thời đặt bit dữ liệu $D_0 = 0$. Khi nhấn nút Reset, bộ đơn ổn trong IC 74LS123 tạo ra xung kích độ rộng $t_p \approx 2\text{ giây}$ tác động vào chân $\overline{WR}$ của SRAM, đủ thời gian để ghi mức 0 (không báo chuông) vào tất cả các ô nhớ trong bộ nhớ.

---

Kết luận

Đồ án tốt nghiệp "Thiết kế và thi công mạch báo giờ nhiều lần" của hai sinh viên Trần Xuân Vinh và Nguyễn Kim Điền đã hoàn thành toàn diện việc tính toán, thiết kế và thi công hệ thống báo giờ tự động sử dụng bộ nhớ bán dẫn tĩnh SRAM 6264. Bằng cách kết hợp linh hoạt các vi mạch số rời họ CMOS và TTL, đồ án đã giải quyết thành công bài toán cài đặt nhiều mốc thời gian báo chuông trong ngày với độ chính xác cao nhờ dao động thạch anh $1\text{MHz}$. Đây là công trình kỹ thuật phần cứng hoàn chỉnh, có giá trị ứng dụng thực tế trong quản lý thời gian tại các trường học, xí nghiệp và là tài liệu tham khảo bổ ích cho sinh viên ngành kỹ thuật điện tử số.

Trích đoạn nội dung tài liệu

MỞ ĐẦU: - Đối với các thiết bị số , khã năng chứa đựng được dữ liệu là một nhu câu quan trọng. Chẳng hạn trong máy tính , các con số cần thiết cho phép toán phải được lưu trữ ngay trong máy tính. Còn trong các thiết bị điều khiển số thì lệnh điều khiển phải được lưu trữ để thực hiện dẫn theo một trình tự nào đó. Vì vậy bộ nhớ là một thành phần không thể thiếu được của các thiết bị số.

Thông thường thông tin hay dữ liệu được tạo thành từ một đơn vị cơ bần gọi là từ( word ). Một từ có chiều dài nhất định tùy theo loại máy, chẳng hạn là 16bit, 3 bit, 64bit. Từ là thành phần thông tin cơ bản nhất. các bộ nhớ của thiết bị thường chỉ truyền đi hay nhận vào nguyên một từ hay nhiều từ chứ không nhận vài bit của từ.

tuy nhiên vì từ được tạo thành từ nhiễu bit nên đơn vị cơ bản của bộ nhớ chính là đơn vị nhớ lưu trữ được một bit. Khi so sánh các bộ nhớ , người ta thường lưu ý đến các thông số kỹ thuậ + Dung lượng( capacity ); Dung lung hay dung lượng nhớ là khối thông tin hay dữ liệu có thể lưu trữ được trong bộ nhớ , để xác định được dung lượng ta thường dùng đơn vị là số bít hoa t kiobi hoặc m gabit. Dụng lượng liên quan trực tiếp đến giá thành của bộ nhớ. / bít, Giá thành này được đánh giá theo tiều chuẩn : chí phí + Thời gian thầm nhập (access tine) | thot gran may Con go là thời tan truy xuất của bộ nhớ, nị là thông số quan trọng của bộ nhớ , nềụ nó kéo dải thị lam giám khả năng làm việc của thiết bị CÁC LOẠI BỘ NHỚ THONG DUNG: 1- Bộ nhớ ROM (read only memory ): Là bộ nhớ chỉ đọc , là mớt dang của bộ nhớ bản dẫn mà nộ được thiết Kế giữ cho dữ liệu không thay đổi.

Bình thường khi hoạt động dữ liệu mới Không thể viết vào ROM nhưng nó có thể đọc được. ROM duive sử dụng dùng để lưu trữ dữ liệu và thông tin , nó không làm thay đối dữ liệu trong suốt quá trình hoạt động của hệ thống. ROM chủ yếu thực hiện chức năng đọc là chính. GIÁO VIÊN HƯỚNG DẪN : TRẤN MINH CHÁNH ĐỒ ÁN TỐT NGHIỆP Trang 22 - So đồ của bộ nhớ ROM được biểu diễn như hình vẽ sau : -_.

Sơ đồ tổ chức ma trận nhớ theo loại chọn tuyến tính : Ma trận nhớ ˆ Xo Ao ——>| Đệm FE———————| 1 1 0 1 Địa bội AI1-. Chỉ FT | 1 0 0 1 vào 0 1 1 0 ———> Am- | —— >§ Xm | 0 0 0 | Flow chon mach L —»| bem dir lieu — tb to %D3 ŸD4 + Đệm địa chí ngộ vào và đệm dữ liệu ra là để tương hợp đặc tinh của mạch bén trong và các mạch bên ngoài RÓÁ, + Cúc đường địa chỉ vào Áo + Am—T biểu thị m bit, qua mạch giải mã m sang 2”, Xo. Xm 1 là đường từ (mach giải mã một trong m hằng). GIÁO VIÊN HƯỚNG DẪN : TRẦN MINH CHÁNH ĐỒ ÁNTỐT NGHIỆP Trang 23 ~ Sơ đồ tổ chức ma trận nhớ theo loại chọn trùng phùng : Cấu tạo cơ bản của ROM.

Dữ liệu Dữ liệu ra địa chỉ wy Diéu khién ém ngo ra Do D7 Dữ liệu ngõ ra GIÁO VIÊN HƯỚNG DẪN : TRẦN MINH CHÁNH Đô ÁN TỐT NGHIỆP Trang 24 ệ - Dua sẽ sơ đỗ tổ chức thì ma trận nhớ là thành phẩn trung tâm của ROM. - Cách tổ chức chọn theo kiểu tuyến tính thì ma trận nhớ gồm nhiều hàng , mỗi hàng là một từ , mỗi từ gồm nhiễu bit. Do vậy phân giải mã địa chỉ, chỉ có giải mã hàng là loại giải mã chọn một trong m hang. Ví dụ: Ngõ địa chỉ gồm 4 đường thì giải mã hàng sẽ chọn] trong 16 đường.

Với cách tổ chức như vậy chỉ phù hợp với số bit địa chỉ ít. Khi số bit địa chỉ tăng ( trên 8 bit ) thì cách chọn ô nhớ như vậy gặp nhiều khó khăn. Lúc bấy giờ cách tổ chức ma trận nhớ theo kiểu trùng phùng. khắc phục được nhược điểm trên nên được hữu dụng.

_ Cách tổ chức chọn theo kiểu trùng phùng : Với cách tổ chức này thì mã số địa chỉ được phân thành hai phân là mã số địa chỉ hàng (x ) và mã số địa chỉ cột (y) .Mã số địa chỉ hàng (X) được giãi mã để chọn đường từ vào giải mã hàng. Và mã địa chỉ (Y) được giãi mã để chọn đường từ (Y) giải mã cột. Ô nhớ được chọn khi hàng và cột tương ứng của ô nhớ cùng lên cao ở mức 1. Cách tổ chức ô nhớ và chon địa chỉ ô nhớ như vậy được gọi là cách tổ chức ô nhớ tho chọn trùng phùng.

Trong trường hợp này. mỗi ô nhớ nơi giáo nhau của hàng và cột có thế có Í ngăn nhớ , 4 ngăn nhớ hay 8 ngần nhớ tùy thuộc vào loại ROM Ibit, 4bit hày 8 bịt. Nghĩa là khí Tô nhớ được chọn sẽ Xuất ta ngõ rả | bit, abu hay & bit Dữ liệu song song Ngân nhấ ROM có thể là một Diode, Transisuar lưỡng cực (BẾT) hay Transistor (CMONS Đếm ngõ ra của RÓM thường là đệm ngỏ ra 3 trạng thái vá các chân CE (chip Baable ) cho phep chon mach kittie dong ở mức CÓ ) sẽ cho phép JC hoạt đóng y chan OF C output enable ) 1a chin dieu khiển 3 trạng thái, khi tác dong 6 m c (0 Jsẽ cho phép xuất dữ liệu ra, tuy theo công tyhe chế tạo mà cho ra các loại ROM khác nhau, ví loại dụ nhữ ROM lưỡng cue, ROM mos, va cing thy theo yêu cầu sử dụng mã có nhiều ROM khác nhàn được sản xuật nha sản xuất + ROM : là loại ROM cô định , loại này dữ liệu lưu trữ trong các ô nhớ được xóa đặt sắn và đã nạp trong quá trình sắn xuất. và dữ liệu này không thể thay đổi được hay được.

cả các tế 4+ PROM : ( progtamnable ROM ): Có cấu tạo giống ROM chỉ khác ở chỗ. Tất nghệ chế tạo bào nhớ đều có Diode hay transistor lưỡng cực hay tùy theo công các bit có giá trị 1 ( tức là + Phần tứ bán dẫn được nối với cầu chì tích hợp. Khi chưa nạp , có biên độ và độ cầu chì còn nguyên ) .Khi muốn đổi bit 1 sang bít 0, phải áp 1 xung điện đường bit tương ứng rộng xung thích hợp ( cho biết bổi hãng sản xuất). Giữa đường từ và được lập trình để làm đứt cầu chì.

Cầu chì đứt rồi không thể nối lại được do đó PROM chỉ một lần mà thôi. GIÁO VIÊN HƯỚNG DẪN : TRAN MINH CHÁNH ĐỒ ÁNTỐT NGHIỆP Trang 25 + EPROM ( Erasable PROM ) PROM chỉ thảo chương một lần vì cầu chì đứt không thể nối lại được từ bên ngoài. Nên khi nạp chương trình sai hay muốn đổi chương trình thì phải dùng một PROM mới. Do đó người ta chế tạo PROM xóa được gọi là EPROM .EPROM có thể nạp chương trình Và xóa được , nạp chương trình lại được.

- Khi EPROM chưa nạp chương trình thì các bit có giá trị 0 hay là Itùy theo EPROM. Khi nạp chương trình các bit sẽ mang giá trị 0 và 1 tương ứng. Khi xóa là làm cho các bit trong ô nhớ trở lại trạng thái 0 hoặc 1 như khi chưa nạp chương trình .Để xóa dữ liệu trong EPROM , dùng tỉa cực tím có độ dài sóng khoảng 2500A° và cường độ ánh sáng trong khoảng 20 phút, còn nếu để EPROM dưới ánh sáng mặt trời khoảng một tuần lễ chương trình. ghi trong EPROM có thể bị xóa.

Vì vậy sau khi nạp chương tinh cho EPROM phải dán kín cửa sổ trên vỏ EPROM bằng vật liệu cản quang để chắn tia cực tím từ ánh sáng mặt trời đến huỳnh quang có thể phá hủy thông tin ( dù chậm ). + EEPROM (Electrically ~ erasable - PROM ): EPROM khắc phục được nhược điểm của PROM , nhưng sự nạp xóa chưa được thuận tiện như phải tháo gỡ EPROM ra khỏi mạch để xóa rồi nạp chương trình lại được. Khi cần xóa hay thay đổi 1 từ cũng không thế nạp chồng lên từ đó được mà phải xóa hết và nạp lại từ đầu. Khi nạp và xóa phẩt cần điện thế cao hay nguồn tia cức tím, Điều mong muôn t mm sao có thể xóa hoặc nạp EPROM ngày trong mạch điện hiện hữu của nó.

Sau đó EÍPROM tá đời để khấc phục nhược điểm trên ,chúng có thể xóa bằng tín hiệu điện chủ trừng bít hoặc cho cá bộ nhớ cũng một lúc, «©- Giản đồ thời gian làm việc khi đọc dữ liệu từ ô nhớ ra của ROM như sáu: 0 s | | t ACC ° Ì | Hi - I | HHH] | Vong do¢cha ROM GIÁO VIÊN HƯỚNG DẪN : TRẦN MINH CHÁNH ĐỒ ÁN TỐT NGHIỆP Trang 26 + Tạ : Thời gian thâm nhập của địa chỉ ( Address access time ) là thời gian từ khi địa chỉ ổn định ở ngõ vào cho đến khi dữ liệu ra ổn định còn gọi là thời gian trì hoãn giữa địa chỉ vào và đữ liệu ra. + Tạsc : Thời gian thâm nhập của mạch chọn ( chip select access time )là thời gian chọn ( chip ) được đặt ở mức thích hợp cho đến khi dữ liệu ổn định ( Giả sử dữ liệu từ ô nhớ đã được chốt vào đệm ngõ ra ) .Còn gọi là thời gian trì hoãn giữa chọn ( chip )và dữ liệu ra ( chip select to output delay ). + Tra : Thời gian giữ của địa chỉ ( Address hold time )là thời gian khi ngưng địa chỉ ( tức là bắt đầu đổi sang địa chỉ mới ) đến khi hết dữ liệu ra có giá trị gọi là thời gian trì hoãn địa chỉ đến dữ liệu ra ( Address to output delay ) + Tucs : Thời gian giữ của mạch ( chip select hold tỉme ) là thời gian từ khi chọn mạch ngưng đến khi hết dữ liệu ra có giá trị còn gọi là thời gian trì hoãn chọn mạch đến địa chỉ ra (chip select to output delay ). + Tre : Thdi gian vòng đọc ( Read cycle time ) là thời gian ngấn nhất mà địa chí phải tổn tại trước khi đổi sang địa chỉ mới, thời gian này lớn hơn thời gián thâm nhập địa chỉ .