THÔNG TIN THƯ MỤC VÀ ĐẶC TẢ HỌC THUẬT BÀI GIẢNG KỸ THUẬT SỐ

  • Tên tài liệu: Bài giảng Môn Kỹ thuật số
  • Tác giả / Giảng viên biên soạn: ThS./KSC. Vũ Anh Đào (E-mail: daova@ptit.vn)
  • Đơn vị quản lý chuyên môn: Bộ môn Kỹ thuật điện tử – Học viện Công nghệ Bưu chính Viễn thông (PTIT)
  • Năm biên soạn: 2023
  • Đối tượng đào tạo: Sinh viên bậc Đại học ngành Công nghệ thông tin
  • Thời lượng học phần: 02 tín chỉ (Tổng số: 30 tiết; bao gồm 26 tiết Lý thuyết, 02 tiết Kiểm tra, 02 tiết Thí nghiệm)
  • Cơ cấu đánh giá kết quả: Chuyên cần: 10%, Kiểm tra định kỳ: 10%, Thí nghiệm thực hành: 10%, Thi kết thúc học phần: 70%

Tổng quan về giáo trình

Bài giảng môn Kỹ thuật số là tài liệu học tập chính thức do Giảng viên Vũ Anh Đào, Bộ môn Kỹ thuật điện tử thuộc Học viện Công nghệ Bưu chính Viễn thông biên soạn vào năm 2023. Tài liệu được thiết kế riêng cho sinh viên bậc đại học thuộc khối ngành Công nghệ thông tin, đóng vai trò là học phần cơ sở khối ngành, thiết lập mối liên kết bản chất giữa cấu trúc phần cứng điện tử và hệ thống phần mềm tính toán.

flowchart LR
    A["Chương 1: Hệ đếm\n(Cơ số, Bù 1, Bù 2, Dấu phẩy động)"] --> B["Chương 2: Đại số Boole\n(Hàm logic, Karnaugh, Quine-McCluskey)"]
    B --> C["Chương 3: Cổng logic\n(ANSI/IEEE: AND, OR, XOR...)"]
    C --> D["Chương 4: Mạch logic tổ hợp\n(Encoder, Decoder, MUX, ALU)"]
    D --> E["Chương 5: Mạch logic tuần tự\n(Phần tử nhớ, Trạng thái)"]

Mục tiêu đào tạo (Learning Outcomes) của bài giảng tập trung vào việc trang bị cho người học phương pháp phân tích, quy trình thiết kế và khả năng chế tạo một hệ thống số hoàn chỉnh. Đồng thời, học phần làm rõ mối quan hệ tương hỗ giữa nền tảng phần cứng (các vi mạch tích hợp, các cổng logic) với dữ liệu và mã lệnh phần mềm vận hành trên máy tính.

Cấu trúc bài giảng bao gồm 5 chương lý thuyết và các nội dung thực hành được phân bổ trong 30 tiết học (26 tiết lý thuyết, 2 tiết kiểm tra và 2 tiết thí nghiệm). Phương pháp tiếp cận của tài liệu được triển khai theo mô hình phân tầng kỹ thuật từ dưới lên (bottom-up approach): bắt đầu từ biểu diễn dữ liệu ở mức bit và đại số logic trừu tượng, chuyển tiếp qua cấu trúc vật lý của các cổng logic, tiến tới việc tích hợp thành các mạch chức năng tổ hợp và mạch tuần tự có nhớ.

Điểm đặc trưng của bài giảng thể hiện ở tính chuẩn hóa học thuật cao, việc sử dụng song song các tiêu chuẩn ký hiệu quốc tế (ANSI và IEEE), cùng với sự cân bằng giữa phương pháp tối thiểu hóa bằng tay (bìa Karnaugh) và phương pháp tối ưu hóa thích hợp cho thuật toán máy tính (Quine-McCluskey).

Nội dung kiến thức cốt lõi

Các chương và chủ đề chính

Tài liệu bao gồm 5 chương kiến thức chính, được bố trí theo tiến trình logic chặt chẽ:

graph TD
    subgraph Mức Biểu Diễn Dữ Liệu
        C1["Chương 1: Hệ đếm\n- Cơ số r, trọng số r^i\n- Nhị phân, Bát phân, Thập lục phân\n- Dấu phẩy động, Phép bù 1 & bù 2"]
        C2["Chương 2: Đại số Boole & Biểu diễn hàm\n- Tiên đề & Định lý DeMorgan\n- Bảng trạng thái, SOP, POS\n- Bìa Karnaugh & Quine-McCluskey"]
    end
    subgraph Mức Phần Tử Cơ Bản
        C3["Chương 3: Cổng logic\n- Cổng cơ bản: AND, OR, NOT\n- Cổng ghép: NAND, NOR, XOR, XNOR\n- Chuẩn ANSI / IEEE, Tham số logic"]
    end
    subgraph Mức Hệ Thống Mạch
        C4["Chương 4: Mạch logic tổ hợp\n- Quy trình thiết kế 5 bước\n- Mạch mã hóa (BCD, Gray, Dư-3)\n- Mạch giải mã, MUX/DEMUX, ALU, Hazards"]
        C5["Chương 5: Mạch logic tuần tự\n- Cấu trúc mạch có nhớ\n- Phụ thuộc trạng thái quá khứ"]
    end
    C1 --> C2 --> C3 --> C4 --> C5
  • Chương 1: Hệ đếm: Trình bày nguyên lý biểu diễn số tổng quát $N = \sum_{i=-m}^{n-1} a_i r^i$, trong đó $r$ là cơ số và $r^i$ là trọng số vị trí. Nội dung bao quát 4 hệ đếm nền tảng: Nhị phân (Binary, $r=2$), Bát phân (Octal, $r=8$), Thập phân (Decimal, $r=10$), và Thập lục phân (Hexadecimal, $r=16$). Chương này phân tích chi tiết quy tắc chuyển đổi cơ số giữa hệ thập phân với các hệ cơ số khác qua phép chia nguyên đảo ngược số dư và phép nhân phân số lấy phần nguyên tuần tự; các phép toán số học nhị phân ($+, -, \times, /$); biểu diễn số có dấu thông qua bit dấu, phương pháp bù 1 và phương pháp bù 2 (bao gồm phương pháp bù 2 xen kẽ); và định dạng số dấu phẩy động $X = \pm 2^E \times M$ với số mũ $E$ (5 đến 20 bit) và phần định trị $M$ (8 đến 200 bit, thỏa mãn điều kiện $1/2 \le M < 1$).
  • Chương 2: Đại số Boole và các phương pháp biểu diễn hàm: Giới thiệu hệ thống tiên đề và định lý đại số logic (Đồng nhất, Hoán vị, Phủ định đúp, Định lý DeMorgan: $\overline{X \cdot Y} = \overline{X} + \overline{Y}$, $\overline{X + Y} = \overline{X} \cdot \overline{Y}$). Trình bày ba phương pháp biểu diễn hàm Boole: Bảng trạng thái ($2^n$ tổ hợp biến), Bìa Karnaugh (bảng Các-nô tổ chức theo mã Gray có tính tuần hoàn), và Biểu thức đại số dạng chuẩn tuyển (tổng các tích - SOP/minterm $m_i$) cùng chuẩn hội (tích các tổng - POS/maxterm $M_i$). Đồng thời, chương cung cấp 3 phương pháp rút gọn hàm: Phương pháp đại số, Phương pháp bảng Karnaugh (áp dụng cho hàm $\le 5$ biến), và Phương pháp thuật toán Quine-McCluskey (thích hợp xử lý hàm nhiều biến trên máy tính qua bảng phân nhóm số lượng bit 1 và lập bảng phủ hạng tích nguyên tố).
  • Chương 3: Cổng logic: Khảo sát các cổng logic cơ bản (AND, OR, NOT) và các cổng ghép mở rộng (NAND, NOR, XOR, XNOR). Mỗi cổng logic được đặc tả đầy đủ qua hàm toán học, bảng trạng thái, giản đồ xung thời gian, cùng ký hiệu đồ họa theo hai chuẩn ANSI và IEEE. Khảo sát các tham số điện, khái niệm logic dương - logic âm, và sự tương thích giữa các họ vi mạch logic.
  • Chương 4: Mạch logic tổ hợp: Nghiên cứu loại mạch logic mà tín hiệu đầu ra chỉ phụ thuộc tức thời vào tổ hợp tín hiệu tại đầu vào (không có phần tử lưu trữ). Trình bày quy trình thiết kế mạch tổ hợp chuẩn gồm 5 bước: Xác định bài toán $\rightarrow$ Lập bảng trạng thái $\rightarrow$ Thiết lập bìa Karnaugh $\rightarrow$ Rút gọn hàm logic $\rightarrow$ Vẽ sơ đồ mạch cổng logic. Phân tích các khối mạch chức năng điển hình: Mạch mã hóa (Encoder: chuyển đổi thập phân sang BCD 8421, mã hóa ưu tiên), Mạch giải mã (Decoder: giải mã LED 7 đoạn, giải mã nhị phân), Mạch dồn kênh (Multiplexer - MUX) và Phân kênh (Demultiplexer - DEMUX), Mạch số học, Mạch kiểm tra chẵn lẻ, Đơn vị số học và logic (ALU), và hiện tượng trễ tín hiệu gây hiểm họa logic (Hazards). Phân tích chi tiết các hệ mã: Mã BCD 8421, Mã Dư-3 (Excess-3) và Mã Gray (mã cách 1).
  • Chương 5: Mạch logic tuần tự: Giới thiệu tổng quan về lớp mạch logic có trạng thái ngõ ra phụ thuộc vào cả tổ hợp tín hiệu ngõ vào hiện tại và trạng thái tín hiệu đã có trước đó (hệ thống có phản hồi và phần tử nhớ).

Bảng tóm tắt hệ thống mã và bảng chân trị trong giáo trình

Loại mã / Cổng logic Định nghĩa / Biểu thức toán học Bảng chân trị / Tổ hợp mã tiêu biểu Đặc điểm kỹ thuật & Ứng dụng
Mã BCD 8421 Dùng từ nhị phân 4 bit ($2^3, 2^2, 2^1, 2^0$) mã hóa 10 chữ số thập phân (0–9). Số 0: 0000
Số 5: 0101
Số 9: 1001		 Tồn tại 6 tổ hợp dư (10 đến 15). Có tổ hợp toàn Zero (0000), gây khó khăn cho việc đồng bộ khi truyền dẫn.
Mã Dư-3 (Excess-3) $\text{Mã Dư-3} = \text{BCD} + 3$ (0011$_2$). Số 0: 0011
Số 5: 1000
Số 9: 1100		 Không chứa tổ hợp toàn Zero. Sử dụng chuyên biệt cho truyền dẫn tín hiệu, không dùng tính toán trực tiếp.
Mã Gray (Mã cách 1) Các tổ hợp mã kế cận nhau chỉ khác nhau duy nhất 1 bit. Không có trọng số. Số 0: 0000
Số 1: 0001
Số 2: 0011
Số 3: 0010		 Giải mã thông qua bảng mã (không tính theo tổng trọng số). Ứng dụng trong việc chống sai số chuyển mạch và tổ chức bìa Karnaugh.
Cổng XOR (Cộng modulo 2) $f = A \oplus B = \overline{A}B + A\overline{B}$ A=0, B=0 $\rightarrow$ f=0
A=0, B=1 $\rightarrow$ f=1
A=1, B=0 $\rightarrow$ f=1
A=1, B=1 $\rightarrow$ f=0		 Cổng phát hiện khác biệt. Ứng dụng trực tiếp trong mạch cộng bán phần và bài toán điều khiển 2 công tắc chéo.
Cổng XNOR (Cùng dấu) $f = \overline{A \oplus B} = AB + \overline{A}\overline{B}$ A=0, B=0 $\rightarrow$ f=1
A=0, B=1 $\rightarrow$ f=0
A=1, B=0 $\rightarrow$ f=0
A=1, B=1 $\rightarrow$ f=1		 Cổng kiểm tra tương đương logic giữa hai biến vào.

Kiến thức nền tảng và kỹ năng phát triển

classDiagram
    class KienThucNenTang {
        +DaiSoBoole: HeTienDe, DinhLyDeMorgan
        +SoHocMayTinh: Bu1, Bu2, DauPhayDong
        +HeMaHoa: BCD8421, Gray, Du3
    }
    class KyNangPhanTich {
        +LapBangTrangThai(VanDeThucTe)
        +RutGonHam_Karnaugh(BienLe5)
        +RutGonHam_QuineMcCluskey(DaBien)
    }
    class KyNangKyThuat {
        +ChuyenDoiCoSo(Binary, Octal, Hex, Dec)
        +ThucThiPhepTinh(Bu2, DauPhayDong)
        +DocSoDoChuan(ANSI, IEEE)
    }
    class NangLucThucTien {
        +ThietKeMachToHop(5Buoc)
        +UngDungViMach(SSI, MSI, 7Doan, MUX, ALU)
    }
    KienThucNenTang --> KyNangPhanTich
    KienThucNenTang --> KyNangKyThuat
    KyNangPhanTich --> NangLucThucTien
    KyNangKyThuat --> NangLucThucTien

  • Kiến thức nền tảng được xây dựng:

    • Lý thuyết cơ sở: Hệ tiên đề Boole, các định lý đóng/mở mạch, nguyên lý biểu diễn thông tin nhị phân và số học máy tính (bù 1, bù 2, dấu phẩy động).
    • Nguyên lý cốt lõi: Nguyên lý kế cận mã Gray trong việc gom nhóm cực tiểu hóa hàm logic, phương pháp phân rã và tổng hợp hàm logic dạng SOP/POS.
    • Khung cấu trúc: Mô hình phân loại vi mạch số theo quy mô tích hợp (SSI – Small Scale Integration, MSI – Medium Scale Integration) và cấu trúc phân tầng xử lý tín hiệu.

  • Kỹ năng chuyên môn và phân tích:

    • Kỹ năng kỹ thuật (Technical skills): Chuyển đổi thành thạo giữa các hệ cơ số ($2, 8, 10, 16$), thực hiện các phép tính số học có dấu trên nền tảng bù 2, thao tác chuẩn hóa số dấu phẩy động trên 2 trường $E$ và $M$, đọc hiểu và vẽ sơ đồ mạch logic theo đúng tiêu chuẩn ANSI và IEEE.
    • Kỹ năng phân tích (Analytical skills): Khả năng chuyển hóa bài toán logic từ mô tả thực tế sang bảng chân trị; phân tích trạng thái ngõ ra của các mạng cổng logic phức tạp; áp dụng bìa Karnaugh và giải thuật Quine-McCluskey để tối ưu hóa biểu thức logic, giảm thiểu số lượng linh kiện phần cứng.
    • Năng lực thực tiễn (Practical competencies): Thiết kế hoàn chỉnh mạch điều khiển logic tổ hợp, ứng dụng các IC chức năng tiêu chuẩn như IC giải mã LED 7 đoạn, IC ghép kênh (MUX), IC giải mã nhị phân và bộ đơn vị logic số học (ALU).

Phương pháp giảng dạy và học tập

Học phần Kỹ thuật số tại PTIT áp dụng mô hình sư phạm kỹ thuật kết hợp giữa thuyết giảng lý thuyết hình thức, giải quyết bài tập giải thuật và thực nghiệm phần cứng.

flowchart TD
    subgraph DanhGiaHocPhan["Cơ cấu đánh giá học phần (100%)"]
        direction TB
        CC["Chuyên cần: 10%"]
        KT["Kiểm tra: 10% (02 tiết)"]
        TN["Thí nghiệm: 10% (02 tiết)"]
        THI["Thi kết thúc: 70%"]
    end
    subgraph QuyTrinhThietKe["Quy trình 5 bước thiết kế mạch tổ hợp"]
        direction TB
        S1["Bước 1: Gắn biến, hàm & mối quan hệ"] --> S2["Bước 2: Lập bảng trạng thái"]
        S2 --> S3["Bước 3: Thiết lập bìa Karnaugh / biểu thức"]
        S3 --> S4["Bước 4: Tối thiểu hóa hàm logic"]
        S4 --> S5["Bước 5: Vẽ sơ đồ cổng logic hoàn chỉnh"]
    end

Bài tập, trường hợp thực tế và thực hành

Tài liệu tích hợp hệ thống ví dụ và bài tập mẫu bám sát từng đơn vị lý thuyết:

  1. Bài tập tính toán và chuyển đổi cơ số: Đổi các số nguyên và phân số từ hệ 10 sang hệ 2 (ví dụ: chuyển đổi $22.125_{10}$ và $83.87_{10}$ sang nhị phân); thực hiện phép cộng trừ hệ thập lục phân ($132,44_{16} + 215,02_{16}$); thực hiện phép tính trên số nhị phân có dấu bằng phương pháp bù 1 và bù 2 ($0000,1101_2 + 1000,1011_2$, $0000,1101_2 - 1001,1000_2$).
  2. Bài toán thực tế (Case study) – Hệ thống chiếu sáng cầu thang 2 tầng: Thiết kế mạch logic điều khiển một bóng đèn bằng 2 công tắc độc lập tại 2 tầng sao cho việc gạt công tắc ở bất kỳ tầng nào cũng làm đảo trạng thái bật/tắt của đèn. Bài giảng giải quyết bài toán qua quy trình: Đặt 2 biến ngõ vào $A, B$ $\rightarrow$ Xây dựng bảng trạng thái $\rightarrow$ Rút ra hàm logic $f(A, B) = A\overline{B} + \overline{A}B = A \oplus B$ $\rightarrow$ Hiện thực hóa mạch điện bằng cổng XOR hoặc mạng cổng cơ bản $f = AB + \overline{A},\overline{B}$.
  3. Thực hành giải thuật tối ưu hóa Quine-McCluskey: Thực hiện rút gọn hàm 4 biến $f(A, B, C, D) = \sum(10, 11, 12, 13, 14, 15)$. Sinh viên được hướng dẫn lập bảng nhóm bit 1, thực hiện ghép cặp rút gọn lần 1 và lần 2 để thu được các hạng tích cực tiểu $f = AB + AC$.
  4. Phần thí nghiệm thực hành (02 tiết): Sinh viên trực tiếp thao tác trên thiết bị thí nghiệm phần cứng nhằm đo đạc, kiểm chứng bảng trạng thái của các cổng logic cơ bản, cổng ghép và các IC chức năng tổ hợp.

Hướng dẫn tự học và phương pháp đánh giá

Sinh viên được yêu cầu nắm vững các bước tính toán đại số Boole, tự thực hiện các bài tập rút gọn bìa Karnaugh từ 3 đến 5 biến, và lập bảng chân trị cho các hàm nhiều lối ra. Việc đánh giá năng lực được phân định theo 4 trọng số: Chuyên cần (10%), Kiểm tra định kỳ 2 tiết trên lớp (10%), Đánh giá kết quả thí nghiệm thực hành (10%), và Thi kết thúc học phần dạng tự luận/trắc nghiệm tổng hợp (70%).

Điểm nổi bật và cập nhật học thuật trong giáo trình

Bài giảng năm 2023 của Bộ môn Kỹ thuật điện tử – PTIT thể hiện các cập nhật có hệ thống về mặt cấu trúc và phương pháp luận kỹ thuật:

mindmap
  root((Điểm nổi bật bài giảng 2023))
    ChuanHoaQuocTe
      Ký hiệu ANSI chuẩn truyền thống
      Ký hiệu IEEE chuẩn quốc tế mới
    ThuatToanHoa
      Thuật toán Quine-McCluskey
      Tối ưu hóa hàm nhiều biến cho EDA
    ChuyenSauCauTrucMayTinh
      So học bù 2 chuẩn xác
      Định dạng dấu phẩy động E và M
    PhanTichHeMaDinhLuong
      Mã BCD 8421 và 6 tổ hợp dư
      Mã Dư-3 chống lỗi đồng bộ
      Mã Gray chống sai số cảm biến
  • Chuẩn hóa hệ thống ký hiệu kép (ANSI và IEEE): Toàn bộ các cổng logic từ cơ bản (AND, OR, NOT) đến phức tạp (NAND, NOR, XOR, XNOR) đều được cung cấp đồng thời 2 dạng ký hiệu: chuẩn đồ họa truyền thống ANSI và chuẩn quốc tế IEEE (sử dụng các ký hiệu toán học như &, \ge 1, = 1). Điều này giúp sinh viên đọc hiểu chính xác các tài liệu kỹ thuật quốc tế và sơ đồ vi mạch công nghiệp.
  • Tích hợp phương pháp tối ưu hóa hướng thuật toán (Quine-McCluskey): Khác với các tài liệu chỉ dừng lại ở bìa Karnaugh (vốn bị giới hạn trực quan khi số biến $> 5$), bài giảng cung cấp đầy đủ thuật toán Quine-McCluskey. Đây là nền tảng giải thuật trực tiếp được sử dụng trong các phần mềm tự động hóa thiết kế điện tử (EDA - Electronic Design Automation) để tối ưu hóa mạch tích hợp quy mô lớn.
  • Đặc tả chi tiết số học máy tính và biểu diễn số dấu phẩy động: Bài giảng phân tích sâu cấu trúc của số dấu phẩy động với trường đặc tính $E$ (5 đến 20 bit) và trường định trị $M$ (8 đến 200 bit), cùng các quy tắc thực hiện phép toán nhân, chia, cân bằng số mũ khi thực hiện phép cộng/trừ số thực.
  • Phân tích định lượng các hệ mã hóa thông tin: Bài giảng làm rõ ưu - nhược điểm kỹ thuật của từng loại mã: chỉ ra 6 tổ hợp dư ($10_{10}$ đến $15_{10}$) và nhược điểm của tổ hợp toàn Zero trong mã BCD 8421; cách mã Dư-3 (Excess-3) loại bỏ tổ hợp toàn Zero để hỗ trợ truyền dẫn tín hiệu; và cách mã Gray (mã cách 1) ngăn chặn lỗi chuyển mạch logic nhờ việc chỉ thay đổi duy nhất 1 bit giữa hai trạng thái kế tiếp.

Đối tượng sử dụng giáo trình

Tài liệu được biên soạn phục vụ các nhóm đối tượng và mục đích học thuật cụ thể:

  • Sinh viên chuyên ngành: Tài liệu học tập bắt buộc cho sinh viên bậc Đại học ngành Công nghệ thông tin, Kỹ thuật Máy tính, Điện tử – Viễn thông thuộc Học viện Công nghệ Bưu chính Viễn thông.
  • Điều kiện tiên quyết (Prerequisites): Người học cần hoàn thành kiến thức Toán rời rạc (đặc biệt là logic mệnh đề, lý thuyết tập hợp), Đại số tuyến tính cơ bản, và các khái niệm cơ bản về điện – điện tử (điện áp, mức logic High/Low).
  • Giảng viên và cán bộ đào tạo: Sử dụng làm khung bài giảng chuẩn cho học phần Kỹ thuật số 2 tín chỉ (30 tiết). Cung cấp cấu trúc phân bổ bài giảng theo từng slide, hệ thống câu hỏi kiểm tra trắc nghiệm và bài tập mẫu đồng bộ.
  • Tự học và nghiên cứu tài liệu: Tài liệu tham khảo cho các kỹ sư phần mềm nhúng, kỹ sư phát triển phần cứng muốn củng cố kiến thức nền tảng về tổ chức cổng logic, kiến trúc xử lý ALU và biểu diễn dữ liệu mức máy.

Câu hỏi thường gặp về giáo trình

1. Giáo trình này được thiết kế phù hợp nhất cho đối tượng nào?

Tài liệu được xây dựng chuẩn hóa cho sinh viên đại học ngành Công nghệ thông tin và Kỹ thuật điện tử viễn thông, cung cấp kiến thức nền tảng về phần cứng để sinh viên hiểu rõ cơ chế vận hành của máy tính ở mức mạch logic.

2. Sinh viên cần chuẩn bị kiến thức nền tảng gì trước khi học?

Người học cần nắm vững kiến thức toán học về logic mệnh đề (các phép toán AND, OR, NOT), lý thuyết hệ đếm cơ bản và các khái niệm cơ sở về tín hiệu điện áp (mức cao $H$, mức thấp $L$).

3. Điểm khác biệt giữa giáo trình này và các tài liệu kỹ thuật số khác là gì?

Tài liệu cung cấp song song chuẩn ký hiệu ANSI và IEEE, phân tích đầy đủ giải thuật Quine-McCluskey phục vụ lập trình tối ưu hóa trên máy tính, và kết hợp bài toán ứng dụng thực tế (như mạch điều khiển cầu thang 2 công tắc) vào quy trình thiết kế mạch tổ hợp 5 bước.

4. Phương pháp nào giúp tự học và nắm vững nội dung bài giảng hiệu quả?

Người học nên tuân thủ quy trình: Nắm vững bảng chân trị của các cổng $\rightarrow$ Luyện tập biến đổi đại số Boole và rút gọn bìa Karnaugh bằng tay $\rightarrow$ Thực hành giải thuật Quine-McCluskey theo các bảng phân nhóm bit $\rightarrow$ Áp dụng quy trình 5 bước để tự thiết kế các mạch số học, mạch giải mã LED 7 đoạn.

5. Cơ cấu phân bổ điểm số và thời lượng của học phần được quy định như thế nào?

Học phần gồm 2 tín chỉ (26 tiết lý thuyết, 2 tiết kiểm tra, 2 tiết thí nghiệm). Điểm học phần được tổng hợp từ: Chuyên cần (10%), Kiểm tra định kỳ (10%), Thí nghiệm (10%) và Thi kết thúc học phần (70%).

Kết luận

Bài giảng môn Kỹ thuật số năm 2023 của Giảng viên Vũ Anh Đào (Bộ môn Kỹ thuật điện tử – Học viện Công nghệ Bưu chính Viễn thông) là tài liệu học thuật hoàn chỉnh, chuẩn hóa toàn diện cấu trúc lý thuyết và thực hành của lĩnh vực kỹ thuật logic số. Tài liệu thiết lập lộ trình học tập khoa học: đi từ Hệ đếm & Dấu phẩy động $\rightarrow$ Đại số Boole & Thuật toán tối thiểu hóa hàm (Karnaugh, Quine-McCluskey) $\rightarrow$ Cổng logic chuẩn ANSI/IEEE $\rightarrow$ Phương pháp thiết kế mạch logic tổ hợp & các IC chức năng (Encoder, Decoder, MUX, ALU) $\rightarrow$ Mạch logic tuần tự.

Nguồn học liệu bổ trợ phục vụ cho học phần bao gồm: hệ thống bài tập trắc nghiệm và tự luận sau mỗi chương, tài liệu hướng dẫn 2 tiết thí nghiệm thực hành trên thiết bị mạch số, cùng các chương trình phần mềm mô phỏng mạch điện tử phục vụ kiểm chứng thiết kế logic.