Bối cảnh và vấn đề nghiên cứu

Trong bối cảnh ngành công nghiệp vi mạch bán dẫn phát triển nhanh chóng, nhu cầu thu nhỏ kích thước linh kiện, gia tăng mật độ tích hợp transistor và nâng cao hiệu suất hoạt động đã đặt ra những thách thức lớn đối với các vật liệu bán dẫn truyền thống như Silicon (Si) hay Germanium (Ge). Các vật liệu truyền thống đang dần đạt tới giới hạn vật lý và gặp nhiều hạn chế về hiệu năng dù đã áp dụng các giải pháp pha tạp bổ trợ. Xu hướng nghiên cứu hiện nay trên thế giới tập trung vào việc thử nghiệm các loại vật liệu cấu trúc 2 chiều (2D) mới như Thiếc oxide (SnO), Graphene, Phosphorene hoặc các polymer dẫn nhằm thay thế dần vật liệu cũ và nâng cao hiệu năng của các thiết bị điện tử, cảm biến và quang điện tử.

Trong nhóm vật liệu mới, SnO nổi bật là một chất bán dẫn loại p tự nhiên sở hữu độ rộng vùng cấm lớn ($E_g \approx 3{,}6\text{ eV}$) và độ linh động hạt tải cao ($\mu_p \approx 1{,}851 - 5{,}27\text{ cm}^2/\text{Vs}$). Tuy nhiên, việc chế tạo thử nghiệm trực tiếp các linh kiện từ vật liệu mới tại phòng thí nghiệm thường gặp trở ngại do giá thành vật liệu tiền chất rất cao, quy trình phức tạp và nhiều thông số vật liệu chưa được công bố đầy đủ. Do đó, việc ứng dụng các phần mềm mô phỏng phần tử hữu hạn như COMSOL Multiphysics để xây dựng mô hình 3D, khảo sát đặc tính điện và tối ưu hóa thiết kế trước khi chế tạo thực nghiệm là một giải pháp cấp thiết nhằm giảm thiểu rủi ro và chi phí. Bên cạnh đó, đề tài cũng xuất phát từ nhu cầu thực tiễn của doanh nghiệp đối với các kỹ sư vi mạch mảng Back-end (Analog, Physical Design, Layout Design) cần nắm vững bản chất vật lý bán dẫn.

Mục tiêu và nhiệm vụ nghiên cứu của đề tài được xác định cụ thể như sau:

  1. Tìm hiểu cấu tạo và nguyên lý hoạt động của diode bán dẫn thông qua chuyển tiếp PN.
  2. Tìm hiểu phần mềm COMSOL Multiphysics và phương pháp phần tử hữu hạn (Finite Element Method - FEM).
  3. Thu thập tài liệu về các thông số đặc trưng của vật liệu (SnO, a-Si:H, Cu) phục vụ mô phỏng và thực nghiệm.
  4. Xây dựng quy trình cơ bản để thiết lập mô hình 3D và mô phỏng đặc tính dòng - thế (I-V) của diode bằng phần mềm COMSOL Multiphysics (với nguồn cấp $0 - 2\text{V}$, bước nhảy $0{,}05\text{V}$, khảo sát ảnh hưởng khi thay đổi bề dày lớp p từ $100\text{nm}$ đến $200\text{nm}$).
  5. Tìm hiểu quy trình công nghệ, thiết bị, máy móc và tiến hành chế tạo thực nghiệm diode $p\text{-SnO} / n\text{-a-Si:H}$ tại phòng thí nghiệm.
  6. Đo đạc đặc tuyến I-V của linh kiện thực tế, so sánh, đối chiếu với kết quả mô phỏng lý thuyết và đề xuất hướng cải tiến mô hình.

Đối tượng và phạm vi nghiên cứu:

  • Đối tượng nghiên cứu: Linh kiện diode chuyển tiếp PN dị chất cấu tạo từ màng mỏng bán dẫn loại p ($p\text{-SnO}$) và bán dẫn loại n ($n\text{-a-Si:H}$), sử dụng điện cực Đồng (Cu).
  • Phạm vi không gian và kích thước: Mô hình diode có diện tích bề mặt $4{,}0\text{ cm} \times 2{,}5\text{ cm}$; điện cực Anode kích thước $1{,}0\text{ cm} \times 1{,}0\text{ cm}$ bề dày $350\text{nm}$; điện cực Cathode bao phủ bề mặt lớp n có bề dày $500\text{nm}$; lớp $p\text{-SnO}$ dày $150\text{nm}$ (khảo sát biến thiên $\pm 50\text{nm}$); lớp $n\text{-a-Si:H}$ dày $200\text{nm}$.
  • Phạm vi thực nghiệm: Thực hiện tại Phòng Thí nghiệm Bộ môn Vật lý Chất rắn (PTN BMVLCR), Trường Đại học Khoa học Tự nhiên - ĐHQG TP.HCM bằng phương pháp phún xạ Magnetron DC.

Cơ sở lý thuyết và phương pháp

Khóa luận kết hợp giữa lý thuyết vật lý chất rắn, phương pháp mô phỏng số và kỹ thuật lắng đọng màng mỏng thực nghiệm.

Khung lý thuyết và mô hình vật lý

  • Lý thuyết chuyển tiếp PN và cơ chế vận chuyển hạt tải: Mô tả sự hình thành vùng điện tích không gian (vùng nghèo) tại mặt tiếp xúc giữa bán dẫn loại p và loại n ở trạng thái cân bằng nhiệt. Phương trình mật độ dòng khuếch tán tổng: $$J_{ct} = j_p + j_n = q\left(D_n \frac{dn}{dx} - D_p \frac{dp}{dx}\right)$$ Phương trình mật độ dòng trôi dưới tác dụng của điện trường tiếp xúc $E_x$: $$J_{tr} = \rho E_x = q(p_n \mu_p + n_p \mu_n)E_x$$ Độ rộng vùng nghèo $W$ ở trạng thái cân bằng: $$W = \sqrt{\frac{2\varepsilon \varepsilon_0 V_{tx}}{q}\left(\frac{1}{N_a} + \frac{1}{N_d}\right)}$$
  • Lý thuyết dải năng lượng (Band Theory): Khảo sát cấu trúc vùng dẫn (Conduction Band - $E_c$), vùng hóa trị (Valence Band - $E_v$), độ rộng vùng cấm ($E_g$) và sự dịch chuyển mức Fermi ($E_F$) khi pha tạp chất donor hoặc acceptor.
  • Bản chất dẫn điện loại p của SnO: SnO kết tinh ở hệ bốn phương (tetragonal, nhóm không gian đối xứng $P4/nmm$). Tính dẫn điện loại p tự nhiên được quy định bởi năng lượng hình thành thấp của các nút khuyết thiếc ($V_{Sn}$) trong mạng tinh thể và sự mở rộng đỉnh vùng hóa trị (VBM) thông qua sự lai hóa giữa vân đạo $O\text{ }2p$ và $Sn\text{ }5s$.

Phương pháp nghiên cứu

  1. Phương pháp mô phỏng số (FEM):
    • Ứng dụng phần mềm COMSOL Multiphysics, sử dụng nhánh Electric Currents (EC) thuộc Module AC/DC ở chế độ dừng (Stationary).
    • Giải hệ phương trình bảo toàn dòng điện và phân bố điện trường: $$\nabla \cdot \mathbf{J} = Q_{j,v} = 0$$ $$\mathbf{J} = \sigma \mathbf{E} + \mathbf{J}_e = \sigma \mathbf{E}$$ $$\mathbf{E} = -\nabla V \implies \nabla \cdot (\sigma \nabla V) = 0$$
    • Áp dụng mô hình dẫn điện có phụ thuộc nhiệt độ tuyến tính (Linearized Resistivity): $$\rho = \rho_0(1 + \alpha(T - T_{ref}))$$
    • Xây dựng lưới đa giác tự định nghĩa (User-defined Mesh) kết hợp kỹ thuật quét lớp (Swept Mesh) để xử lý cấu trúc màng mỏng có tỷ số kích thước cạnh trên bề dày (Aspect Ratio) rất lớn.
  2. Phương pháp thực nghiệm:
    • Xử lý làm sạch đế bằng máy rung siêu âm và sấy chân không.
    • Chế tạo màng mỏng $p\text{-SnO}$ và $n\text{-a-Si:H}$ bằng phương pháp phún xạ DC Magnetron (lắng đọng hơi vật lý - PVD).
    • Đo đạc thông số hạt tải bằng hệ đo hiệu ứng Hall và khảo sát đặc tuyến I-V của linh kiện bằng thiết bị đo dòng - thế chuyên dụng.

Nguồn dữ liệu và thông số vật liệu đầu vào

Các thông số vật liệu được tác giả tổng hợp và thiết lập trong mô hình mô phỏng:

Vật liệu Độ dẫn điện $\sigma$ ($\text{S/cm}$) Điện trở suất $\rho$ ($\Omega\cdot\text{m}$) Độ rộng vùng cấm $E_g$ ($\text{eV}$) Độ linh động hạt tải $\mu$ ($\text{cm}^2/\text{Vs}$)
Silicon (Si) $1{,}67 \times 10^{-2}$ $5{,}99 \times 10^1$ $1{,}10$ $500$
Germanium (Ge) $2{,}13 \times 10^{-2}$ $4{,}69 \times 10^1$ $0{,}67$ $1800$
Graphene $0{,}96 \times 10^6$ $1{,}04 \times 10^{-6}$ $0{,}00$ $200000$
SnO (p-type) $0{,}10$ $9{,}81 \times 10^0$ $3{,}60$ $1{,}851$
a-Si:H (n-type) $7{,}84$ $1{,}272 \times 10^{-1}$ — —
Đồng (Cu) $5{,}998 \times 10^5$ $1{,}667 \times 10^{-8}$ — —

Nội dung chính theo từng chương

Chương 1. Tổng quan đề tài

Chương 1 trình bày lý do chọn đề tài dựa trên nhu cầu tìm kiếm các loại vật liệu bán dẫn 2D mới có vùng cấm rộng và độ linh động cao nhằm thay thế các vật liệu truyền thống. Tác giả phân tích bảng so sánh tính chất vật liệu giữa Silicon, Germanium, Graphene và SnO, chỉ ra ưu điểm vượt trội của SnO về độ rộng vùng cấm ($3{,}6\text{ eV}$) so với Graphene ($0\text{ eV}$), mở ra tiềm năng lớn trong các ứng dụng điện tử và quang điện tử. Chương này xác định rõ mục tiêu nghiên cứu, phạm vi mô phỏng và thực nghiệm, cũng như các công việc chính cần thực hiện.

Chương 2. Vật liệu bán dẫn và Diode Chuyển tiếp PN

Chương 2 hệ thống hóa cơ sở lý thuyết về vật liệu bán dẫn thuần, bán dẫn pha tạp loại n (Donor) và loại p (Acceptor), cùng cơ chế dịch chuyển hạt tải đa số và thiểu số. Nội dung đi sâu vào cấu tạo, nguyên lý làm việc của chuyển tiếp PN ở trạng thái cân bằng, phân cực thuận, phân cực nghịch và hiện tượng đánh thủng.

Chương này cũng phân tích chi tiết:

  • Các phương pháp công nghệ chế tạo màng mỏng bán dẫn: phương pháp phún xạ (Sputtering DC/RF) và phương pháp bốc bay (Evaporation).
  • Cấu trúc tinh thể bốn phương của SnO (nhóm không gian $P4/nmm$, cấu trúc phân lớp theo định hướng $[001]$ với liên kết $Sn_{1/2}-O-Sn_{1/2}$, liên kết van-der-Waals và tương tác đẩy Coulomb giữa các mặt tinh thể $Sn^{2+}$).
  • Cơ chế hình thành tính dẫn loại p do khuyết tật nút khuyết $V_{Sn}$ và sự lai hóa obitan $O\text{ }2p - Sn\text{ }5s$.
  • Giới thiệu tổng quan về phần mềm COMSOL Multiphysics, các module vật lý (AC/DC, Semiconductor, Heat Transfer...), các bước xây dựng dự án mô phỏng (Geometry, Materials, Physics Interfaces, Mesh, Study, Results).

Chương 3. Mô phỏng và Thực nghiệm

Chương 3 mô tả chi tiết quy trình triển khai mô phỏng và chế tạo thực nghiệm:

  • Thiết lập mô hình 3D trong COMSOL: Do tỷ lệ diện tích ($4{,}0\text{ cm} \times 2{,}5\text{ cm}$) so với bề dày ($150 - 200\text{nm}$) rất lớn, khối hình học được chia thành 5 phần nhỏ đồng trục với điện cực Anode ($1{,}0\text{ cm} \times 1{,}0\text{ cm}$) để thuận tiện cho việc tạo lưới.
  • Gán vật liệu và điều kiện biên: Thiết lập thông số dẫn điện cho Cu, $a\text{-Si:H}$ và $SnO$. Cấu hình giao diện Electric Currents: đặt thế $V_{Anode} = 2\text{V}$ (biến $VDD$), $V_{Cathode} = 0\text{V}$ (biến $GND$), mô hình dẫn Linearized Resistivity với nhiệt độ tham chiếu $T_{ref} = 25^\circ\text{C}$.
  • Tạo lưới (Mesh) và tính toán: Sử dụng phương pháp Swept Mesh tùy biến với độ mịn Extra Fine thay cho lưới tự động nhằm tránh lỗi tràn bộ nhớ và đảm bảo độ chính xác tại các mặt tiếp xúc mỏng. Thiết lập bộ giải tĩnh (Stationary Study) kết hợp tính năng Auxiliary Sweep để quét điện thế $0 - 2\text{V}$ và quét bề dày lớp p ($100\text{nm}, 150\text{nm}, 200\text{nm}$).
  • Quy trình thực nghiệm: Sử dụng máy rửa siêu âm và lò sấy chân không để làm sạch đế tại PTN BMVLCR (ĐH Khoa học Tự nhiên TP.HCM). Sử dụng hệ phún xạ DC Magnetron có bộ nâng nhiệt, bộ điều khiển dòng - thế và hệ thống làm mát để lắng đọng màng mỏng tạo cấu trúc $p\text{-SnO} / n\text{-a-Si:H}$.

Chương 4. Kết quả và Tổng kết

Chương 4 trình bày, phân tích và so sánh các kết quả thu được:

  • Kết quả mô phỏng: Xuất các đồ thị phân bố mật độ dòng điện ($J$), cường độ điện trường ($E$) và phân bố điện áp tại các miền vật liệu và mặt tiếp giáp PN. Khảo sát cho thấy khi bề dày lớp p tăng từ $100\text{nm}$ lên $200\text{nm}$, điện trở nội của lớp p tăng lên làm dòng thuận qua diode giảm nhẹ tại cùng một mức điện áp cấp.
  • Kết quả thực nghiệm: Phân tích ảnh hưởng của nhiệt độ ủ đế đến tính chất điện của màng SnO qua phép đo Hall. Đo đạc đường đặc tuyến I-V thực nghiệm của diode $p\text{-SnO} / n\text{-a-Si:H}$, xác định điện áp ngưỡng thực tế đạt khoảng $0{,}92\text{V}$.
  • So sánh và đánh giá: Dạng đường cong đặc tuyến I-V giữa mô phỏng và thực nghiệm có sự tương đồng về đặc tính chỉnh lưu phân cực thuận. Tuy nhiên, có sự chênh lệch về điện áp ngưỡng mở ($V_{th}$ mô phỏng đạt $\approx 1{,}52\text{V}$ trong khi thực nghiệm đạt $\approx 0{,}92\text{V}$). Tác giả chỉ ra nguyên nhân là do mô hình mô phỏng chưa tính đến điện trở tiếp xúc tại các bề mặt tiếp giáp (tiếp giáp PN và tiếp giáp kim loại - bán dẫn).

Kết quả và đóng góp

Kết quả chính đạt được

Khóa luận đã hoàn thành cả hai nội dung mô phỏng số và chế tạo thực nghiệm linh kiện diode dị chất $p\text{-SnO} / n\text{-a-Si:H}$ với các số liệu cụ thể:

Thông số / Đặc tính Kết quả Mô phỏng (COMSOL) Kết quả Thực nghiệm
Kích thước diện tích diode $4{,}0\text{ cm} \times 2{,}5\text{ cm}$ $4{,}0\text{ cm} \times 2{,}5\text{ cm}$
Bề dày lớp p ($SnO$) $150\text{nm}$ (khảo sát $100, 150, 200\text{nm}$) $150\text{nm}$
Bề dày lớp n ($a\text{-Si:H}$) $200\text{nm}$ $200\text{nm}$
Điện cực tiếp xúc Anode Cu ($350\text{nm}$), Cathode Cu ($500\text{nm}$) Anode Cu ($350\text{nm}$), Cathode Cu ($500\text{nm}$)
Điện áp ngưỡng mở ($V_{th}$) $\approx 1{,}52\text{V}$ $\approx 0{,}92\text{V}$
Đặc tính dòng - thế (I-V) Thể hiện rõ tính chất chỉnh lưu dòng điện Thể hiện tính chất chỉnh lưu tương đồng

Giải pháp và kiến nghị của tác giả

  • Cần bổ sung mô hình tính toán điện trở tiếp xúc (Contact Resistance) tại các mặt tiếp giáp dị chất (tiếp giáp $p\text{-SnO} / n\text{-a-Si:H}$) và tiếp giáp kim loại - bán dẫn ($Cu/SnO$, $Cu/a\text{-Si:H}$) để thu hẹp độ lệch điện áp ngưỡng giữa mô phỏng và thực tế.
  • Khai thác sâu hơn các công thức vật lý bán dẫn chi tiết trong Module Semiconductor của COMSOL thay vì chỉ sử dụng Module Electric Currents.

Đóng góp của đề tài

  • Xây dựng thành công quy trình mô hình hóa 3D và kỹ thuật chia lưới đặc thù cho linh kiện màng mỏng bán dẫn có tỷ số kích thước lớn trên phần mềm COMSOL Multiphysics.
  • Đánh giá được sự phân bố điện trường và mật độ dòng điện bên trong các lớp vật liệu mới SnO và a-Si:H.
  • Kiểm chứng thực nghiệm quy trình công nghệ chế tạo diode màng mỏng trên hệ phún xạ DC Magnetron tại phòng thí nghiệm trong nước.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của đề tài

  1. Sai số điện áp ngưỡng: Tồn tại sự chênh lệch đáng kể giữa điện áp ngưỡng mô phỏng ($1{,}52\text{V}$) và thực nghiệm ($0{,}92\text{V}$) do mô hình chưa giải quyết được bài toán sụt áp và điện trở tiếp xúc tại các lớp tiếp giáp.
  2. Hạn chế về công cụ mô phỏng: Nhóm nghiên cứu sử dụng module Electric Currents (dựa trên định luật bảo toàn dòng điện tổng quát) nên chưa mô tả chi tiết được đầy đủ các hiện tượng tái hợp hạt tải, mức bẫy năng lượng và nồng độ hạt tải tự do như trong module Semiconductor chuyên sâu.
  3. Giới hạn kích thước chế tạo: Do giới hạn về mặt nạ (mask) và thiết bị tại phòng thí nghiệm, kích thước linh kiện còn khá lớn ($4{,}0\text{ cm} \times 2{,}5\text{ cm}$), chưa đạt tới kích thước vi mô của các linh kiện vi mạch thương mại.

Hướng phát triển tiếp theo

  • Cải tiến mô hình mô phỏng trên COMSOL bằng cách đưa thêm các tham số điện trở tiếp xúc và sử dụng Module Semiconductor để mô phỏng chính xác sự tái hợp electron - lỗ trống.
  • Tối ưu hóa điều kiện công nghệ phún xạ (áp suất, nhiệt độ ủ đế, công suất phún xạ) nhằm nâng cao chất lượng màng SnO.
  • Mở rộng mô hình nghiên cứu từ cấu trúc diode chuyển tiếp PN sang các linh kiện bán dẫn phức tạp hơn như Transistor màng mỏng (TFT) hoặc Transistor hiệu ứng trường kim loại - oxide - bán dẫn (MOSFET).

Giá trị tham khảo

Khóa luận là tài liệu tham khảo hữu ích cho:

  • Sinh viên và học viên ngành Kỹ thuật Máy tính, Công nghệ Vi mạch, Vật lý Kỹ thuật, Khoa học Vật liệu: Cung cấp tài liệu tham khảo thực tế về quy trình thiết kế, mô phỏng linh kiện bán dẫn trên COMSOL Multiphysics và kỹ thuật chế tạo màng mỏng.
  • Người nghiên cứu về mô phỏng phần tử hữu hạn (FEM): Phần hướng dẫn phân chia khối hình học và thiết lập User-defined Mesh (Swept Mesh) cho các lớp màng mỏng nano trên diện tích centimet là kinh nghiệm thực hành có giá trị cao để tránh lỗi tài nguyên bộ nhớ.
  • Kỹ sư định hướng mảng Physical Design và Device Modeling: Giúp hiểu rõ mối liên hệ giữa các thông số vật liệu vi mô (độ dẫn, điện trở suất, độ linh động hạt tải, vùng cấm) với đặc tính dòng - thế vĩ mô của linh kiện bán dẫn.

Câu hỏi thường gặp

1. Kích thước hình học và cấu trúc các lớp của diode trong nghiên cứu này được thiết lập như thế nào?

Mô hình diode có diện tích bề mặt $4{,}0\text{ cm} \times 2{,}5\text{ cm}$, bao gồm các lớp: điện cực Anode bằng Đồng ($Cu$) dày $350\text{nm}$ (kích thước $1{,}0\text{ cm} \times 1{,}0\text{ cm}$ đặt ở giữa), lớp bán dẫn loại p ($SnO$) dày $150\text{nm}$, lớp bán dẫn loại n ($a\text{-Si:H}$) dày $200\text{nm}$, và điện cực Cathode bằng Đồng ($Cu$) dày $500\text{nm}$ bao phủ toàn bộ mặt đáy.

2. Module vật lý và các phương trình toán học nào được sử dụng trong phần mềm COMSOL?

Tác giả sử dụng module Electric Currents (EC) thuộc nhóm AC/DC ở chế độ tĩnh (Stationary). Phương trình giải bao gồm phương trình bảo toàn dòng $\nabla \cdot \mathbf{J} = 0$, phương trình mật độ dòng $\mathbf{J} = \sigma \mathbf{E}$, và phương trình liên hệ điện trường - điện thế $\mathbf{E} = -\nabla V$, kết hợp mô hình điện trở suất tuyến tính theo nhiệt độ Linearized Resistivity ($\rho = \rho_0(1 + \alpha(T - T_{ref}))$).

3. Vì sao có sự chênh lệch điện áp ngưỡng giữa kết quả mô phỏng (1,52V) và thực nghiệm (0,92V)?

Sự chênh lệch này xuất phát từ việc mô hình mô phỏng số chưa thiết lập các thông số điện trở tiếp xúc (contact resistance) tại các bề mặt phân chia pha: tiếp giáp $p\text{-SnO} / n\text{-a-Si:H}$, tiếp giáp kim loại - bán dẫn $Cu/SnO$ và $Cu/a\text{-Si:H}$, dẫn đến sai lệch trong việc phân bố điện thế sụt áp qua các lớp.

4. Tại sao cần chia khối vật liệu thành 5 phần và sử dụng User-defined Mesh thay vì Mesh tự động?

Do tỷ lệ giữa diện tích bề mặt ($4{,}0\text{ cm} \times 2{,}5\text{ cm}$) và bề dày ($150 - 200\text{nm}$) có tỷ số kích thước (Aspect Ratio) quá lớn, đồng thời diện tích điện cực Anode ($1{,}0\text{ cm} \times 1{,}0\text{ cm}$) nhỏ hơn diện tích màng. Nếu dùng lưới tự động, phần mềm sẽ tạo lượng phần tử khổng lồ gây tràn bộ nhớ hoặc chia không đều. Việc chia khối 5 phần và dùng kỹ thuật Swept Mesh giúp kiểm soát mật độ lưới tối ưu và tăng độ chính xác tính toán.

5. Cơ chế nào tạo nên tính dẫn điện loại p tự nhiên trong vật liệu SnO?

Tính dẫn loại p của SnO được hình thành do sự xuất hiện tự nhiên của các sai hỏng nút khuyết thiếc ($V_{Sn}$) trong mạng tinh thể có năng lượng tạo thành thấp, tạo ra các mức năng lượng nhận (Acceptor). Đồng thời, sự lai hóa giữa vân đạo $O\text{ }2p$ và $Sn\text{ }5s$ giúp mở rộng đỉnh vùng hóa trị (VBM), duy trì mật độ lỗ trống tự do và độ linh động hạt tải ổn định.

Kết luận

Khóa luận tốt nghiệp đã nghiên cứu và ứng dụng thành công phần mềm COMSOL Multiphysics vào việc mô phỏng 3D đặc tính dòng - thế của linh kiện diode chuyển tiếp PN dựa trên hai vật liệu mới $p\text{-SnO}$ và $n\text{-a-Si:H}$. Song song với mô phỏng số, đề tài đã chế tạo thành công mẫu diode thực nghiệm bằng kỹ thuật phún xạ DC Magnetron tại phòng thí nghiệm và tiến hành đo đạc đối chứng. Kết quả cho thấy dạng đường đặc tuyến I-V giữa thực nghiệm và mô phỏng có sự tương đồng về tính chất chỉnh lưu, đồng thời chỉ ra nguyên nhân gây lệch điện áp ngưỡng ($1{,}52\text{V}$ so với $0{,}92\text{V}$) do ảnh hưởng của điện trở tiếp xúc. Đây là tài liệu tham khảo có giá trị chuyên môn cao về phương pháp mô hình hóa phần tử hữu hạn và công nghệ chế tạo linh kiện bán dẫn màng mỏng.