Bối cảnh và vấn đề nghiên cứu

Trong kỹ thuật điện tử, công nghệ bán dẫn đã đạt được những bước tiến vượt bậc với các vi mạch tích hợp (IC) mật độ cao chứa hàng tỷ bóng bán dẫn ở kích thước nanomet. Tuy nhiên, đối với công tác đào tạo kỹ sư ngành Điện tử - Viễn thông, việc nghiên cứu, phân tích và tự tay thiết kế - thi công mạch điện tử từ các linh kiện bán dẫn rời rạc (bóng bán dẫn lưỡng cực BJT, diode, điện trở, tụ điện) vẫn là nền tảng cốt lõi bắt buộc. Quá trình này giúp người học hiểu sâu sắc nguyên lý vật lý của linh kiện, cách thức liên kết phối hợp giữa các tầng khuếch đại thành một hệ thống hoàn chỉnh, đồng thời giải quyết các bài toán kỹ thuật phát sinh trong thực tế lắp ráp mà lý thuyết thuần túy chưa đề cập hết.

Đồ án môn học "Kỹ thuật mạch điện tử 1" với đề tài "Thiết kế và thi công mạch khuếch đại công suất OCL ngõ vào đơn" được thực hiện tại Khoa Điện tử - Viễn thông, Trường Đại học Bách khoa - Đại học Đà Nẵng (năm 2021) dưới sự hướng dẫn của TS. Huỳnh Thanh Tùng. Bối cảnh thực hiện đề tài diễn ra trong giai đoạn chịu ảnh hưởng của đại dịch Covid-19, gây hạn chế cho các hoạt động nghiên cứu thực nghiệm và bảo vệ trực tiếp, đòi hỏi nhóm nghiên cứu phải kết hợp chặt chẽ giữa tính toán giải tích lý thuyết và kiểm thử mô phỏng chuyên sâu trên máy tính trước khi thi công phần cứng.

Mục tiêu nghiên cứu và các thông số thiết kế kỹ thuật được giao bao gồm:

  1. Loại cấu trúc mạch: Mạch khuếch đại công suất ngõ ra không dùng tụ OCL (Output Capacitor-Less), sử dụng nguồn đối xứng.
  2. Cấu hình ngõ vào: Ngõ vào đơn (Single-ended input) sử dụng BJT.
  3. Linh kiện tích cực chủ đạo: Bóng bán dẫn lưỡng cực (BJT).
  4. Công suất ngõ ra định mức ($P_L$): Đạt $15\text{ W}$ trên tải loa thuần trở $R_L = 4\ \Omega$.
  5. Biên độ điện áp tín hiệu vào ($V_{in}$): $0.7\text{ V}$.
  6. Dải tần số công tác (Băng thông BW): $0.05\text{ kHz} - 15\text{ kHz}$ (tương đương $50\text{ Hz} - 15\text{ kHz}$).
  7. Trở kháng vào yêu cầu ($R_{in}$): $R_{in} \ge 250\text{ k}\Omega$.
  8. Độ méo phi tuyến toàn mạch: Yêu cầu $\le 0.2%$.

Đối tượng và phạm vi nghiên cứu:

  • Đối tượng nghiên cứu: Cấu trúc mạch khuếch đại âm tần công suất OCL gồm 3 tầng chức năng ghép nối trực tiếp (Tầng tiền khuếch đại ngõ vào đơn, Tầng thúc khuếch đại điện áp kết hợp nguồn dòng tải tích cực, Tầng khuếch đại công suất đẩy kéo chế độ AB ghép Darlington) và mạng hồi tiếp âm điện áp.
  • Phạm vi nghiên cứu: Tính toán thông số tĩnh DC, thông số động AC, mô phỏng hoạt động trên phần mềm chuyên dụng PS-Spice và triển khai thi công mạch phần cứng thực tế trong thời gian từ ngày 20/01/2021 đến ngày 18/08/2021.

Cơ sở lý thuyết và phương pháp

Đồ án xây dựng trên nền tảng lý thuyết mạch điện tử tương tự kinh điển, tập trung vào mô hình hóa linh kiện BJT và các cấu trúc mạch khuếch đại tín hiệu nhỏ và công suất:

  • Lý thuyết linh kiện bán dẫn BJT và mô hình tín hiệu nhỏ:
    • Phân tích cấu trúc chuyển tiếp p-n, 3 vùng hoạt động (vùng ngắt, vùng tích cực, vùng bão hòa). Trong chế độ khuếch đại, BJT được phân cực trong vùng tích cực ($V_{BE} \approx 0.7\text{V}$, tiếp giáp BC phân cực nghịch).
    • Các cách mắc cơ bản: Cực phát chung (CE) cung cấp độ lợi điện áp lớn, cực thu chung (CC - Emitter Follower) cung cấp độ lợi dòng điện lớn, độ lợi áp xấp xỉ 1, trở kháng vào cao và trở kháng ra thấp.
    • Mô hình tương đương tín hiệu nhỏ tần số thấp với các tham số: độ dẫn truyền tương hỗ $g_m = 40 \cdot I_C$, trở kháng vào tiếp giáp $r_\pi = \beta_0 / g_m$, trở kháng ra Early $r_o = (V_A + V_{CE}) / I_C$.
  • Lý thuyết khuếch đại công suất và kỹ thuật giảm méo:
    • Đánh giá hiệu suất và độ méo của các chế độ công tác: Chế độ A (hiệu suất thấp $\le 25% - 50%$, độ méo thấp), chế độ B (hiệu suất lý thuyết tối đa $78.5%$, tồn tại hiện tượng méo xuyên tâm - crossover distortion do điện áp ngưỡng dẫn của tiếp giáp B-E), chế độ AB (phân cực tĩnh một lượng dòng nhỏ $I_{CQ}$ thông qua chuỗi diode bù nhiệt để triệt tiêu méo xuyên tâm).
    • Cấu hình Darlington ($Q_1-Q_3$ và $Q_2-Q_4$): Cho phép nhân hệ số khuếch đại dòng điện tổng $\beta_{tđ} = \beta_1 \cdot \beta_2$, nâng cao trở kháng ngõ vào của tầng công suất và đảm bảo khả năng cấp dòng đỉnh lớn cho tải loa $4\ \Omega$.
    • Mạch nguồn dòng ổn định dùng BJT: Sử dụng làm tải tích cực cho tầng thúc nhằm tối đa hóa độ lợi điện áp hở mạch $A_v$.
  • Lý thuyết hồi tiếp âm (Negative Feedback):
    • Áp dụng cấu hình hồi tiếp âm điện áp - nối tiếp (Voltage-Series Feedback) để ổn định độ lợi vòng kín $A_f = A / (1 + \beta A) \approx 1/\beta$ khi $\beta A \gg 1$, giảm méo phi tuyến, mở rộng dải thông tần số và tăng trở kháng vào $R_{in}$.
  • Lý thuyết đáp ứng tần số:
    • Xác định đáp ứng tần số thấp thông qua các tụ liên lạc và tụ thoát xoay chiều theo quy tắc trở kháng tụ nhỏ hơn nhiều so với trở kháng tương đương xung quanh: $C \ge 10 / (\omega \cdot R_{tđ})$.

Phương pháp nghiên cứu thực tế:

  1. Phương pháp giải tích mạch: Áp dụng các định luật Kirchhoff (KVL, KCL), định lý Thevenin để thiết lập hệ phương trình phân cực DC và tính toán giá trị điện trở, tụ điện, điểm tĩnh làm việc Q ($I_C, V_{CE}$).
  2. Phương pháp phân tích khối hệ thống: Tiếp cận thiết kế theo luồng kỹ thuật ngược (từ tầng công suất ngõ ra $\rightarrow$ tầng thúc $\rightarrow$ tầng tiền khuếch đại ngõ vào $\rightarrow$ mạch hồi tiếp).
  3. Phương pháp mô phỏng máy tính: Khảo sát và kiểm chứng hoạt động mạch trên phần mềm mô phỏng mạch điện tử PS-Spice ở chế độ phân tích điểm tĩnh (.OP), chế độ quá độ thời gian (.TRAN) và đáp ứng tần số (.AC).
  4. Phương pháp thực nghiệm phần cứng: Lắp ráp mạch thực tế, đo đạc kiểm tra chế độ nguồn và chạy thử nghiệm.

Nguồn dữ liệu và tài liệu tham khảo:

  • Slide bài giảng môn Kỹ thuật mạch điện tử 1 của thầy Tăng Tấn Chiến.
  • Giáo trình Mạch điện tử 1 & 2 - Tác giả Trương Văn Tám.
  • Giáo trình Microelectronics Circuit Design (4th Edition) - Richard C. Jaeger, Richard C. Blalock.
  • Tài liệu Datasheet kỹ thuật chính hãng của các linh kiện: BJT 2SA1015, 2SC1815, 2SA1013, 2SC2383, D718, B688 và Diode 1N4007.

Nội dung chính theo từng chương

Bố cục đồ án gồm 3 phần chính, được triển khai chi tiết qua các chương chuyên môn:

Phần I: Lý thuyết

Chương 1: Transistor lưỡng cực (BJT)

Chương này tổng hợp các kiến thức nền tảng về cấu tạo vật lý, sự phân bố nồng độ tạp chất từ cực Emitter qua Base đến Collector của hai loại BJT (NPN và PNP). Tác giả làm rõ cơ chế khuếch tán hạt dẫn và thiết lập phương trình dòng điện $I_E = I_C + I_B$. Các nội dung trọng tâm bao gồm:

  • Đặc tuyến V-A ngõ ra ($I_C$ theo $V_{CE}$ và $I_B$), định nghĩa các hệ số khuếch đại dòng $\beta = I_C / I_B$ và $\alpha = I_C / I_E$ với liên hệ $\beta = \alpha / (1 - \alpha)$.
  • Phân tích dòng rỉ $I_{CBO}, I_{CEO}$ và các giới hạn điện áp đánh thủng $V_{CEO}, V_{EBO}$.
  • Khảo sát ảnh hưởng của nhiệt độ làm trôi điểm làm việc tĩnh và vai trò của các mạch ổn định nhiệt.
  • Phân tích định lượng 3 phương pháp phân cực điểm tĩnh Q ($I_C, V_{CE}$): Phân cực cố định, phân cực ổn định cực phát có điện trở $R_E$, và phân cực bằng cầu phân áp (phương pháp tối ưu nhờ tính độc lập tương đối với hệ số $\beta$).
  • Mô hình tương đương tín hiệu nhỏ tần số thấp với các điều kiện biên hoạt động tuyến tính: $|v_{be}| \le 5\text{ mV}$ và $|i_c| \le 0.2 I_C$.

Chương 2: Các mạch ứng dụng

Chương này trình bày chi tiết các sơ đồ cấu hình mạch chức năng ứng dụng BJT:

  • Mạch khuếch đại cực phát chung (CE) có điện trở ổn định $R_E$ và tụ thoát xoay chiều $C_E$, đóng vai trò khuếch đại biên độ điện áp.
  • Mạch khuếch đại cực thu chung (CC), đóng vai trò mạch lặp cực phát (độ lợi điện áp $A_v \approx 1$, độ lợi dòng điện lớn), làm mạch đệm phù hợp trở kháng.
  • Cấu trúc ghép tầng trong mạch khuếch đại nhiều tầng: So sánh ghép gián tiếp qua tụ điện (dễ tính toán nhưng làm giảm đáp ứng tần số thấp, tốn diện tích) và ghép trực tiếp DC (đáp ứng dải tần rộng từ 0Hz, giảm số lượng tụ nhưng yêu cầu tính toán điểm tĩnh DC khắt khe).
  • Nguồn dòng ổn định dùng BJT kết hợp diode phân cực để tạo trở kháng ra động $R_{out}$ rất lớn, nâng cao hệ số nén tín hiệu đồng pha (CMRR) và độ lợi tầng thúc.
  • Lý thuyết tầng công suất đẩy kéo: Khảo sát chi tiết nguyên nhân gây méo xuyên tâm ở chế độ B và giải pháp phân cực chế độ AB bằng chuỗi diode kết hợp biến trở bù nhiệt.
  • Cấu trúc Darlington tăng cường hệ số khuếch đại dòng $\beta_{tđ} = \beta_1 \cdot \beta_2$.
  • Cơ chế hồi tiếp âm vòng kín và nguyên tắc tính chọn dung lượng tụ điện liên lạc dựa trên trở kháng tương đương $Z_C \ll R_{tđ}$.

Phần II: Thiết kế

Chương 1: Tính toán

Chương này thực hiện toàn bộ các bước tính toán giải tích chi tiết từ yêu cầu kỹ thuật:

  • Xác định thông số nguồn và dòng áp ngõ ra:
    • Tải $R_L = 4\ \Omega$, công suất $P_L = 15\text{ W} \rightarrow$ Dòng đỉnh tải $I_{LP} = \sqrt{2 P_L / R_L} \cdot \sqrt{2} = \sqrt{15/4} \cdot \sqrt{2} \approx 2.74\text{ A}$.
    • Điện áp đỉnh trên tải $V_{LP} = I_{LP} \cdot R_L = 2.74 \times 4 \approx 11\text{ V}$.
    • Với hệ số sử dụng điện áp $\xi = V_{LP} / V_{CC} = 0.61 \rightarrow$ Chọn nguồn cung cấp đối xứng $V_{CC} = +18\text{ V}$ và $-V_{CC} = -18\text{ V}$.
    • Độ lợi điện áp yêu cầu toàn mạch: $A_v = V_{LP} / V_{in} = 11 / 0.7 \approx 15.71 \rightarrow$ Chọn $A_v = 16$ lần.
  • Tính toán tầng công suất:
    • Điện trở bảo vệ cực phát: Chọn $R_1 = R_2 = 0.2\ \Omega$ (thỏa mãn $R_1, R_2 \ll R_L$). Công suất tiêu tán trên điện trở: $P_{R1} = P_{R2} = 15 / (4 \times 2 / 0.2) = 0.375\text{ W} \rightarrow$ Chọn điện trở công suất $0.5\text{ W}$.
    • Công suất tiêu tán cực đại của BJT tải chính: $P_{Cmax} = 0.2 \cdot P_{CC} \approx 4.1\text{ W}$. Điều kiện chọn BJT: $P_C > 5\text{ W}, V_{CE} > 36\text{ V}, I_{Cmax} > 3\text{ A}$. Chọn cặp BJT công suất thực tế: D718 (NPN) - B688 (PNP) có $h_{fe} \ge 55, V_{BE} = 0.7\text{ V}$.
    • BJT tầng kích Darlington: $P_C = P_{C(D718)} / 55^2 \approx 2\text{ mW} \rightarrow$ Chọn cặp 2SA1013 (PNP) - 2SC2383 (NPN) có $h_{fe} \ge 60, V_{BE} = 0.7\text{ V}$.
    • Phân cực chống méo xuyên tâm: Chọn $I_{CQ1} = 50 - 100\text{ mA}, I_{CQ3} = 3 - 10\text{ mA} \rightarrow V_{BQ1} = 0.71\text{ V}$. Điện trở $R_3 = R_4 = 0.71 / 3\text{ mA} \approx 220\ \Omega$ ($P_{R3} = 0.25\text{ W}$).
    • Mạch bù nhiệt: 4 mối nối B-E cần bù áp tổng $2 V_{BE(Q1)} + 2 V_{BE(Q3)} = 2 \times 0.6\text{V} + 2 \times 0.7\text{V} = 2.6\text{ V}$. Sử dụng 3 diode 1N4007 mắc nối tiếp với 1 biến trở $R_5$. Giá trị tính toán $R_5 = (2.6 - 3 \times 0.6) / 2.5\text{ mA} = 320\ \Omega \rightarrow$ Chọn biến trở $R_5 = 500\ \Omega$.
  • Tính toán tầng thúc:
    • Chọn BJT khuếch đại điện áp $Q_5$ là 2SC2383, dòng tĩnh chọn $I_C = 2.5\text{ mA}$.
    • Nguồn dòng tĩnh tải tích cực $Q_6$ (2SA1013) dùng 2 diode 1N4007 ($D_4, D_5$): Điện trở cực phát $R_8 = (V_{D4} + V_{D5} - V_{BEQ6}) / I_C = (0.6 \times 2 - 0.6) / 2.5\text{ mA} = 240\ \Omega$. Điện trở phân cực diode $R_9 = (V_{CC} - 2 V_D) / I_{PC} = (18 - 1.2) / 3\text{ mA} = 5.6\text{ k}\Omega$ (chọn $5.4\text{ k}\Omega$).
    • Điện trở cực phát $Q_5$: $R_E = 340\ \Omega$ (gồm $R_6 = 120\ \Omega$ và $R_7 = 220\ \Omega$) để đạt độ lợi tầng thúc hở mạch $A \approx 215$ lần, thỏa mãn điều kiện hồi tiếp âm sâu $\beta A \gg 1$.
    • Điện thế tĩnh tại cực phát và cực nền $Q_5$: $V_{EQ5} = -18\text{ V} + 340 \times 2.5\text{ mA} = -17.15\text{ V}$; $V_{BQ5} = -17.15 + 0.7 = -16.45\text{ V}$.
  • Tính toán tầng ngõ vào đơn và mạch hồi tiếp:
    • Transistor ngõ vào $Q_7$: Chọn 2SA1015 (PNP) có $h_{fe} = 200, V_{BE} = 0.6\text{ V}$. Dòng tĩnh $I_{CQ7} = 0.16\text{ mA}$.
    • Điện trở cực thu $R_{11} = (V_{BQ5} - (-V_{CC})) / I_{CQ7} = (-16.45 - (-18)) / 0.16\text{ mA} = 9.68\text{ k}\Omega \rightarrow$ Chọn $R_{11} = 10\text{ k}\Omega$.
    • Điện trở cực phát $R_{10} = (18 - 16.05) / 0.16\text{ mA} = 12.18\text{ k}\Omega \rightarrow$ Chọn $R_{10} = 12\text{ k}\Omega$.
    • Mạch hồi tiếp âm: Hệ số $\beta = R_{13} / (R_{12} + R_{13}) = 1/16$. Chọn $R_{12} = 12\text{ k}\Omega \rightarrow R_{13} = 800\ \Omega$.
    • Mạch lọc ổn áp nguồn ngõ vào: Dùng 2 diode Zener $15\text{ V} / 0.5\text{ W}$, dòng ghim $I_z = 3\text{ mA} \rightarrow R_{16} = R_{17} = (18 - 15) / 3\text{ mA} = 1\text{ k}\Omega$; Tụ lọc nguồn $C_4 = C_5 = 10\ \mu\text{F} / 16\text{ V}$.
    • Cầu phân áp cực B của $Q_7$: Chọn $R_{14} = 330\text{ k}\Omega, R_{15} = 47\text{ k}\Omega$.
  • Tính toán tụ điện:
    • Tụ thoát xoay chiều cực phát $C_3$: $C_3 \ge 10 / (\omega \cdot R_7) = 10 / (2\pi \times 50 \times 220) \approx 144\ \mu\text{F} \rightarrow$ Chọn tụ hóa $C_3 = 1000\ \mu\text{F} / 25\text{ V}$.

Chương 2: Mô phỏng kiểm thử

Trình bày kết quả kiểm nghiệm trên phần mềm PS-Spice:

  • Kiểm tra phân cực DC: Các giá trị điện áp nút và dòng điện nhánh tại các cực transistor hoàn toàn khớp với tính toán giải tích, điện áp DC ngõ ra lệch 0V xấp xỉ mức triệt tiêu.
  • Kiểm tra tín hiệu động (Vin = 0.7V, f = 500Hz): Điện áp đỉnh trên tải đạt xấp xỉ $11\text{ V}$, dòng điện đỉnh đạt $2.74\text{ A}$, dạng sóng sin ngõ ra trơn tru không bị méo điểm cắt hay méo bão hòa.
  • Đo đạc độ lợi từng tầng: Độ lợi tầng vào $A_{v1} = -1/14$, độ lợi tầng thúc $A_{v2} = -240$, độ lợi tầng công suất $A_{v3} = 0.92$. Độ lợi toàn mạch vòng kín đạt $A_f = 16$ lần.
  • Kiểm tra trở kháng vào: Với $V_{in} = 0.7\text{ V}$, dòng đỉnh ngõ vào $I_{in} = 2.6\ \mu\text{A} \rightarrow R_{in} = 0.7 / (2.6 \times 10^{-6}) \approx 270\text{ k}\Omega$ (đạt yêu cầu $> 250\text{ k}\Omega$).
  • Thử nghiệm ngắn mạch tải ($R_L = 0\ \Omega$): Dòng tải cực đại bị ghim ở mức $3.4\text{ A}$, bảo vệ an toàn cho transistor công suất D718/B688.
  • Kiểm tra đáp ứng tần số: Mạch duy trì biên độ tín hiệu chuẩn trong toàn dải tần $50\text{ Hz} - 15\text{ kHz}$.

Phần III: Datasheet

Phần này đính kèm các tài liệu tra cứu đặc tính kỹ thuật gốc của các linh kiện bán dẫn được lựa chọn sử dụng trong đồ án:

  1. Transistor 2SA1015: BJT PNP chuyên dụng cho tiền khuếch đại âm tần tín hiệu nhỏ, độ ồn thấp, $h_{fe} \approx 200$.
  2. Transistor 2SC1815: BJT NPN tín hiệu nhỏ bổ phụ.
  3. Transistor 2SA1013 & 2SC2383: Cặp BJT bổ phụ công suất trung bình chuyên dụng cho tầng thúc âm tần và mạch nguồn dòng tĩnh.
  4. Transistor D718 (2SD718) & B688 (2SB688): Cặp BJT công suất âm tần cao cấp mắc đẩy kéo ngõ ra ($I_C = 8\text{A}, V_{CEO} = 80\text{V}, P_C = 80\text{W}$).

Thiết kế và triển khai

Hệ thống mạch khuếch đại công suất OCL được hiện thực hóa qua sơ đồ nguyên lý hoàn chỉnh, tích hợp liên tầng trực tiếp và định cỡ linh kiện chi tiết:

Khối chức năng Linh kiện tích cực / Bán dẫn Giá trị linh kiện thụ động Chức năng kỹ thuật trong mạch
Khối tiền khuếch đại ngõ vào BJT PNP 2SA1015 ($Q_7$), 2 Diode Zener 15V/0.5W $R_{10} = 12\text{ k}\Omega$, $R_{11} = 10\text{ k}\Omega$, $R_{14} = 330\text{ k}\Omega$, $R_{15} = 47\text{ k}\Omega$, $R_{16} = R_{17} = 1\text{ k}\Omega$, $C_4 = C_5 = 10\ \mu\text{F}/16\text{V}$ Tiếp nhận tín hiệu âm tần vào đơn, khuếch đại sơ bộ, lọc nguồn ghim áp 15V chống nhiễu nguồn
Khối khuếch đại điện áp (Tầng thúc) BJT NPN 2SC2383 ($Q_5$) $R_6 = 120\ \Omega$, $R_7 = 220\ \Omega$, $C_3 = 1000\ \mu\text{F}/25\text{V}$ Khuếch đại biên độ điện áp với độ lợi lớn ($A_{v2} = -240$), tích hợp tụ thoát $C_3$ ổn định AC
Khối nguồn dòng tĩnh (Tải tích cực) BJT PNP 2SA1013 ($Q_6$), 2 Diode 1N4007 ($D_4, D_5$) $R_8 = 240\ \Omega$, $R_9 = 5.4\text{ k}\Omega$ Cung cấp dòng tĩnh ổn định $2.5\text{ mA}$ làm tải tích cực có trở kháng xoay chiều cao ($28\text{ k}\Omega$)
Khối bù nhiệt & Phân cực AB 3 Diode 1N4007 ($D_1, D_2, D_3$) Biến trở $R_5 = 500\ \Omega$ (chỉnh $320\ \Omega$) Tạo sụt áp $2.6\text{ V}$ phân cực cho 4 mối nối B-E, bù trừ trôi nhiệt, triệt tiêu méo xuyên tâm
Khối kích công suất (Darlington Driver) Cặp bổ phụ PNP 2SA1013 ($Q_3$) và NPN 2SC2383 ($Q_4$) $R_3 = R_4 = 220\ \Omega$ ($0.25\text{ W}$) Khuếch đại dòng điện trung gian, điều khiển cặp BJT công suất chính
Khối công suất ngõ ra (Output Power) Cặp bổ phụ NPN D718 ($Q_1$) và PNP B688 ($Q_2$) $R_1 = R_2 = 0.2\ \Omega$ ($0.5\text{ W}$), Tải loa $R_L = 4\ \Omega$ Cung cấp công suất $15\text{ W}$ ra tải, $R_1, R_2$ ổn định nhiệt và bảo vệ ngắn mạch
Mạch hồi tiếp âm toàn phần Mạng hồi tiếp điện trở thuần $R_{12} = 12\text{ k}\Omega$, $R_{13} = 800\ \Omega$ Trích điện áp ngõ ra hồi tiếp về cực E của $Q_7$, cố định hệ số khuếch đại vòng kín $A_f = 16$

Tiến trình triển khai đồ án được thực hiện nghiêm ngặt theo các mốc thời gian đánh giá:

  • 20/01/2021: Nhận giao đề tài và xác lập yêu cầu kỹ thuật.
  • 21/02/2021: Hoàn thành toàn bộ nội dung tính toán giải tích lý thuyết và mô phỏng trên phần mềm PS-Spice.
  • 26/04/2021: Thi công mạch in và hàn ráp linh kiện phần cứng.
  • 27/04/2021: Đo kiểm tra chế độ phân cực DC, chạy thử nghiệm phát âm thanh thực tế và hoàn thành báo cáo chuyên đề.

Kết quả và đóng góp

Kết quả kỹ thuật định lượng

Đồ án đã đạt được các chỉ tiêu kỹ thuật đề ra thông qua tính toán giải tích và kiểm nghiệm mô phỏng trên PS-Spice:

Đại lượng / Chỉ tiêu kỹ thuật Yêu cầu thiết kế ban đầu Kết quả tính toán & Mô phỏng PS-Spice Trạng thái kỹ thuật
Công suất ra tải ($R_L = 4\ \Omega$) $15\text{ W}$ $15\text{ W}$ ($V_{LP} = 11\text{ V}, I_{LP} = 2.74\text{ A}$) Đạt yêu cầu
Biên độ điện áp ngõ vào $0.7\text{ V}$ $0.7\text{ V}$ Đạt yêu cầu
Độ lợi điện áp toàn mạch ($A_f$) $\approx 16$ lần $16$ lần ($A_f = A_{v1} \cdot A_{v2} \cdot A_{v3} = -1/14 \times -240 \times 0.92$) Đạt yêu cầu
Trở kháng vào ($R_{in}$) $\ge 250\text{ k}\Omega$ $270\text{ k}\Omega$ ($I_{in} = 2.6\ \mu\text{A}$ tại $V_{in} = 0.7\text{ V}$) Vượt yêu cầu
Dải thông tần số (BW) $50\text{ Hz} - 15\text{ kHz}$ Đáp ứng phẳng chuẩn $50\text{ Hz} - 15\text{ kHz}$ Đạt yêu cầu
Bảo vệ quá dòng ngắn mạch Chống hỏng BJT công suất Dòng ngắn mạch được giới hạn ở $3.4\text{ A}$ khi $R_L = 0\ \Omega$ Đạt yêu cầu
Méo phi tuyến $\le 0.2%$ Dạng sóng sin ngõ ra trơn tru, triệt tiêu méo xuyên tâm Đạt yêu cầu

Các giải pháp kỹ thuật do nhóm tác giả đề xuất

  1. Bù nhiệt đa điểm bằng chuỗi linh kiện hỗn hợp: Đề xuất sử dụng chuỗi 3 diode 1N4007 nối tiếp với biến trở $500\ \Omega$ (cân chỉnh ở $320\ \Omega$) để tạo sụt áp $2.6\text{ V}$, áp sát trực tiếp vào cánh tản nhiệt của transistor công suất nhằm bù trừ trôi nhiệt chính xác cho 4 mối nối B-E.
  2. Nâng cao độ lợi tầng thúc bằng tải tích cực nguồn dòng: Thay thế điện trở gánh truyền thống bằng nguồn dòng tĩnh BJT ($Q_6$) kết hợp 2 diode ghim áp, giúp tăng trở kháng ra tương đương lên $28\text{ k}\Omega$, nâng độ lợi điện áp hở mạch của tầng thúc lên 215 lần mà không cần tăng điện áp nguồn nuôi.
  3. Cách ly nhiễu nguồn bằng mạch lọc Zener: Tích hợp tầng ổn áp cục bộ bằng 2 diode Zener 15V và tụ hóa cho riêng tầng tiền khuếch đại ngõ vào $Q_7$, ngăn chặn hiện tượng sụt áp nguồn và sóng hài từ tầng công suất dội ngược về gây tự kích dao động.
  4. Bảo vệ an toàn bằng điện trở cực phát định cỡ chính xác: Lựa chọn giá trị $R_1 = R_2 = 0.2\ \Omega$ vừa đóng vai trò hồi tiếp âm dòng điện ổn định điểm tĩnh, vừa giới hạn dòng điện tải tối đa ở mức $3.4\text{ A}$ khi xảy ra sự cố chập tải ($R_L = 0\ \Omega$).

Đóng góp học thuật của đồ án

  • Xây dựng quy trình thiết kế hoàn chỉnh, tường minh từ bước lựa chọn cấu hình mạch, tính toán chi tiết từng linh kiện đến mô phỏng kiểm chứng cho mạch khuếch đại công suất âm tần OCL ngõ vào đơn.
  • Cung cấp tài liệu kiểm nghiệm thực tế về tính đúng đắn của phương pháp hồi tiếp âm sâu trong việc ổn định độ lợi vòng kín theo công thức $A_f \approx 1/\beta$.

Hạn chế và hướng nghiên cứu tiếp

Dựa trên các phân tích trong văn bản đồ án, các hạn chế kỹ thuật và hướng mở rộng được xác định bao gồm:

Hạn chế

  1. Cấu trúc ngõ vào đơn: Việc sử dụng một transistor đơn ($Q_7$) mắc cực phát chung ở tầng ngõ vào thay vì cặp vi sai đối xứng (Differential Pair) làm giảm khả năng triệt tiêu nhiễu đồng pha (CMRR) và khiến mạch dễ bị ảnh hưởng bởi điện áp trôi DC ngõ vào.
  2. Độ nhạy phân cực của ghép nối trực tiếp DC: Cấu trúc ghép trực tiếp loại bỏ tụ liên lạc giúp mở rộng băng thông nhưng làm tăng sự phụ thuộc lẫn nhau về điện áp tĩnh DC giữa các tầng, gây khó khăn cho việc cân chỉnh điểm 0V ngõ ra nếu linh kiện có sự sai số dung sai chế tạo.
  3. Giới hạn điều kiện thực nghiệm: Do bối cảnh dịch bệnh Covid-19 trong năm 2021, quá trình thử nghiệm phần cứng và đo đạc các thông số động lực học chuyên sâu bị hạn chế về thiết bị đo chuyên dụng tại phòng thí nghiệm.

Hướng nghiên cứu tiếp

  1. Nâng cấp tầng tiền khuếch đại thành mạch vi sai: Thay thế tầng ngõ vào đơn bằng tầng khuếch đại vi sai đối xứng sử dụng nguồn dòng BJT ở cực phát để nâng cao độ ổn định điểm 0V ngõ ra và tăng cường hệ số khử nhiễu đồng pha.
  2. Cải tiến mạch phân cực bù nhiệt chủ động: Nghiên cứu ứng dụng mạch nhân điện áp $V_{BE}$ (VBE Multiplier - dùng 1 BJT và cầu phân áp gắn trên tản nhiệt) thay cho chuỗi diode rời để điều chỉnh điện áp phân cực tầng công suất một cách liên tục và bám sát nhiệt độ chính xác hơn.
  3. Bổ sung mạch bảo vệ loa chuyên dụng: Thiết kế bổ sung rơ-le ngắt tải tự động khi phát hiện điện áp DC rò ở ngõ ra hoặc khi nhiệt độ cánh tản nhiệt vượt quá ngưỡng an toàn.

Giá trị tham khảo

Đồ án là tài liệu tham khảo có giá trị học thuật và ứng dụng thực hành cao:

  • Đối tượng thụ hưởng: Sinh viên chuyên ngành Kỹ thuật Điện tử - Viễn thông, Kỹ thuật Điều khiển & Tự động hóa, Kỹ thuật Cơ điện tử, Kỹ thuật Máy tính đang học tập các học phần Kỹ thuật mạch điện tử 1 & 2, Thiết kế mạch tương tự (Analog Circuit Design), và các kỹ sư thực hiện đồ án thiết kế mạch âm thanh rời rạc.
  • Các nội dung có giá trị tham khảo nổi bật:
    • Phương pháp giải tích tính toán chi tiết từ thông số đầu ra ($P_L, R_L, V_{in}$) để xác định điện áp nguồn nuôi, dòng điện đỉnh và công suất tiêu tán trên từng transistor.
    • Kỹ thuật tính chọn cặp linh kiện BJT Darlington công suất bổ phụ (D718/B688 và 2SA1013/2SC2383).
    • Phương pháp thiết kế mạch nguồn dòng tĩnh và mạch lọc ghim áp Zener chống nhiễu nguồn.
    • Quy trình thiết lập bài toán mô phỏng kiểm thử phân cực DC, tín hiệu động và đáp ứng băng thông trên phần mềm PS-Spice.

Câu hỏi thường gặp

1. Tại sao đồ án lựa chọn chế độ khuếch đại AB kết hợp chuỗi diode bù nhiệt cho tầng công suất OCL?
Trả lời: Chế độ khuếch đại B thuần túy có hiệu suất cao nhưng gây ra hiện tượng méo xuyên tâm (crossover distortion) tại vùng điện áp nhỏ quanh 0V do điện áp ngưỡng dẫn của mối nối B-E ($V_{BE} \approx 0.7\text{V}$). Đồ án chọn chế độ AB bằng cách sử dụng 3 diode 1N4007 kết hợp biến trở $R_5 = 500\ \Omega$ (chỉnh ở $320\ \Omega$) để tạo sụt áp tĩnh $2.6\text{ V}$, cấp điện áp mồi sẵn cho 4 tiếp giáp B-E ($2 V_{BE(Q1)} + 2 V_{BE(Q3)}$), giúp các transistor luôn ở trạng thái sẵn sàng dẫn, triệt tiêu hoàn toàn méo xuyên tâm mà vẫn đảm bảo hiệu suất năng lượng cao.

2. Mạng hồi tiếp âm trong mạch được thiết kế như thế nào và có vai trò kỹ thuật gì?
Trả lời: Mạng hồi tiếp âm điện áp được tạo bởi cầu phân áp gồm $R_{12} = 12\text{ k}\Omega$ và $R_{13} = 800\ \Omega$, trích tín hiệu từ ngõ ra đưa về cực phát của BJT ngõ vào $Q_7$, tạo ra hệ số hồi tiếp $\beta = R_{13} / (R_{12} + R_{13}) = 800 / (12000 + 800) = 1/16$. Do độ lợi vòng hở của toàn mạch thỏa mãn $\beta A \gg 1$ ($A \ge 160$), độ lợi điện áp toàn mạch vòng kín được cố định chính xác ở mức $A_f \approx 1/\beta = 16$ lần. Điều này giúp độ lợi mạch không bị trôi khi nhiệt độ làm biến thiên các tham số $\beta$ của BJT.

3. Tầng thúc của mạch sử dụng giải pháp kỹ thuật nào để đạt độ lợi điện áp cao?
Trả lời: Tầng thúc sử dụng BJT NPN $Q_5$ (2SC2383) kết hợp tải tích cực là nguồn dòng ổn định dùng BJT PNP $Q_6$ (2SA1013) phân cực bằng 2 diode 1N4007 ($D_4, D_5$) với $R_8 = 240\ \Omega$ và $R_9 = 5.4\text{ k}\Omega$. Cấu trúc nguồn dòng tĩnh này tạo ra trở kháng ngõ ra xoay chiều rất lớn ($R_{out} \approx 28\text{ k}\Omega$), cho phép tầng thúc đạt hệ số khuếch đại điện áp hở mạch lên tới $A_{v2} = -240$ lần.

4. Mạch xử lý bài toán bảo vệ transistor công suất khi xảy ra hiện tượng ngắn mạch ngõ ra ($R_L = 0\ \Omega$) ra sao?
Trả lời: Mạch tích hợp hai điện trở bảo vệ cực phát $R_1 = R_2 = 0.2\ \Omega$ mắc nối tiếp với các transistor công suất chính $Q_1, Q_2$. Khi tải bị ngắn mạch ($R_L = 0\ \Omega$), kết quả mô phỏng PS-Spice chứng minh dòng điện qua mạch bị ghim ở mức giới hạn cực đại là $3.4\text{ A}$. Mức dòng này nằm trong giới hạn an toàn chịu đựng của cặp BJT công suất D718 - B688 ($I_{Cmax} > 3\text{ A}$), ngăn ngừa nguy cơ hỏng linh kiện do quá dòng.

5. Mục đích của việc bổ sung mạch lọc nguồn diode Zener cho tầng tiền khuếch đại ngõ vào là gì?
Trả lời: Khi mạch hoạt động ở công suất lớn, dòng tải $2.74\text{ A}$ từ tầng công suất có thể gây sụt áp hoặc tạo các sóng gợn hài AC trên đường nguồn cung cấp $\pm 18\text{ V}$. Nếu đánh trực tiếp vào tầng nhận tín hiệu ngõ vào $Q_7$, các xung nhiễu này sẽ bị khuếch đại qua các tầng sau làm méo âm thanh. Mạch lọc sử dụng 2 diode Zener 15V/0.5W kết hợp $R_{16} = R_{17} = 1\text{ k}\Omega$ và tụ hóa $C_4 = C_5 = 10\ \mu\text{F}$ giúp ghim điện áp cấp cho tầng $Q_7$ luôn phẳng ở mức $\pm 15\text{ V}$, cách ly triệt để nhiễu nguồn.

Kết luận

Đồ án "Thiết kế và thi công mạch khuếch đại công suất OCL ngõ vào đơn" đã giải quyết hoàn chỉnh bài toán thiết kế một hệ thống khuếch đại âm tần analog từ các linh kiện bán dẫn BJT rời rạc, đạt công suất định mức $15\text{ W}$ trên tải $4\ \Omega$, băng thông $50\text{ Hz} - 15\text{ kHz}$ và trở kháng vào $270\text{ k}\Omega$. Các giải pháp kỹ thuật cốt lõi như ghép Darlington công suất, phân cực chế độ AB bù nhiệt chống méo xuyên tâm, tải tích cực nguồn dòng tĩnh và hồi tiếp âm sâu đã được tính toán giải tích chuẩn xác và kiểm chứng thành công trên phần mềm mô phỏng PS-Spice. Đồ án là tài liệu tham khảo học thuật tiêu biểu, thể hiện rõ phương pháp luận kết hợp giữa lý thuyết mạch tương tự kinh điển, công cụ tính toán mô phỏng hiện đại và kỹ năng chế tạo phần cứng điện tử thực tế.