Luận án tiến sĩ về vai trò và thiết kế lớp điện môi cực cổng trong transistor hiệu ứng trường xuyên hầm

MOSFET, mặc dù đã đạt được nhiều tiến bộ, vẫn gặp những giới hạn về kích thước thu nhỏ. Hiệu ứng kênh ngắn (SCE) trở nên đáng kể khi kích thước giảm, ảnh hưởng đến tính ổn định và hiệu suất của linh kiện. Việc giảm kích thước MOSFET đến mức nanomet dẫn đến tăng dòng rò và giảm hiệu suất. TFET được đề xuất như một giải pháp tiềm năng để khắc phục những hạn chế này. Sự phát triển của cổng nghệ chế tạo transistor cũng đóng vai trò quan trọng trong việc giải quyết các vấn đề này. Cụ thể là việc phát triển vật liệu điện môi mới và các kỹ thuật thiết kế transistor tiên tiến.

TFET sở hữu nhiều ưu điểm vượt trội so với MOSFET, nổi bật là độ dốc dưới ngưỡng thấp (SS), dẫn đến tiêu thụ năng lượng thấp. Tuy nhiên, dòng mở thấp của TFET là một thách thức lớn cần được giải quyết. Luận văn sẽ tập trung vào việc cải thiện dòng mở của TFET thông qua việc nghiên cứu và tối ưu hóa cấu trúc lớp điện môi và điện môi cực cổng dị cấu trúc. TFET có tiềm năng ứng dụng rộng rãi trong các mạch tích hợp công suất thấp, nhưng cần phải cải thiện hiệu suất của nó để đáp ứng yêu cầu thực tiễn. Ứng dụng transistor trong các thiết bị điện tử cần sự tối ưu về cả hiệu năng và năng lượng tiêu thụ.

Điện môi cực cổng dị cấu trúc được xem là một giải pháp hiệu quả để cải thiện hiệu suất TFET. Kỹ thuật này tạo ra sự thay đổi đột ngột của thế năng vùng kênh, tạo ra một giếng thế định xứ, giúp giảm độ dốc dưới ngưỡng và tăng dòng mở. Việc lựa chọn vật liệu điện môi (oxit kim loại, oxit silic, điện môi cao k, điện môi thấp k) và tỷ lệ hằng số điện môi giữa các lớp là yếu tố then chốt trong thiết kế. Độ dày ô-xít tương đương (EOT) cũng đóng vai trò quan trọng trong việc điều khiển thế năng vùng kênh. Nghiên cứu này tập trung vào việc tối ưu hóa thiết kế lớp điện môi để đạt hiệu quả cao nhất.

Các tham số của lớp điện môi như hằng số điện môi, độ dày lớp điện môi, và cấu trúc độ dày lớp điện môi ảnh hưởng đến các đặc tính điện quan trọng của TFET, bao gồm dòng mở (Ion), dòng tắt (Ioff), độ dốc dưới ngưỡng (SS), và hiệu ứng kênh ngắn (SCE). Việc mô hình hóa transistor và phân tích đặc tính V-I giúp đánh giá tác động của lớp điện môi đến hiệu suất. Mô phỏng transistor bằng phần mềm chuyên dụng cho phép nghiên cứu và tối ưu hóa thiết kế. Nghiên cứu này nhằm mục đích tìm ra cấu trúc lớp điện môi tối ưu để đạt hiệu suất cao nhất của TFET.

Luận văn nghiên cứu ảnh hưởng của điện môi cực cổng dị cấu trúc trên nhiều cấu trúc TFET, bao gồm cấu trúc khối, cấu trúc lưỡng cổng, và cấu trúc xuyên hầm đường. Kết quả mô phỏng transistor cho thấy sự khác biệt về hiệu suất giữa các cấu trúc này. Phân tích kết quả cho phép xác định cấu trúc TFET tối ưu kết hợp với điện môi cực cổng dị cấu trúc. Cổng nghệ chế tạo transistor ảnh hưởng đến hiệu suất của các cấu trúc này. So sánh điện môi khác nhau trong các cấu trúc này cho thấy sự tối ưu của điện môi dị cấu trúc.

Kết quả nghiên cứu cho thấy điện môi cực cổng dị cấu trúc cải thiện đáng kể hiệu suất của TFET. Đánh giá hiệu năng tập trung vào việc giảm dòng rò và tăng dòng mở. Tối ưu hóa thiết kế bao gồm việc lựa chọn vật liệu điện môi phù hợp và tối ưu vị trí chuyển tiếp dị cấu trúc. Phân tích dữ liệu cho phép xác định các tham số thiết kế tối ưu để đạt hiệu quả cao nhất. Nghiên cứu transistor này cung cấp cơ sở cho việc phát triển các thiết bị điện tử hiệu suất cao và tiết kiệm năng lượng.