ĐẠI HỌC QUỐC GIA TP. HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA PHAM ĐĂNG KHOA AP DUNG CAC KY THUAT DIEU CHE DO RONG XUNG DE CAI TIEN CHAT LƯỢNG ĐIỆN NANG CHO BO NGHICH LUU BA BAC NPC Chuyên ngành : Kỹ Thuật Điện Mã sô: 60520202 LUẬN VĂN THẠC SĨ TP. HO CHI MINH, năm 2018 CÔNG TRÌNH ĐƯỢC HOÀN THÀNH TAI TRƯỜNG ĐẠI HOC BACH KHOA —ÐHQG -HCM Cán bộ hướng dẫn khoa học : PGS. Nguyễn Văn Nhờ (Ghi rõ họ, tên, học hàm, học vi và chữ ký) Cán bộ chấm nhận xét l :.
2S S225 191 53 8155131585155 E515512E5E51 555155 ExEe (Ghi rõ họ, tên, học hàm, học vi và chữ ký) Cán bộ chấm nhận xét 2 :. TS S135 285153 8155131555555 18555 122555515515 xEe (Ghi rõ họ, tên, học hàm, học vi và chữ ký) Luận văn thạc sĩ được bảo vệ tại Trường Dai học Bách Khoa, DHQG Tp. Thanh phân Hội đồng đánh giá luận văn thạc sĩ gồm: (Ghi rõ họ, tên, học hàm, học vi của Hội đông châm bảo vệ luận văn thạc sĩ) Xác nhận của Chủ tịch Hội đồng đánh giá LV và Trưởng Khoa quản lý chuyên ngành sau khi luận văn đã được sửa chữa (nêu có). CHỦ TỊCH HOI DONG TRƯỞNG KHOA ĐIỆN-ĐIỆN TỬ ĐẠI HỌC QUỐC GIA TP.HCM CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM TRƯƠNG ĐẠI HỌC BÁCH KHOA Độc lập - Tự do - Hạnh phúc NHIỆM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên : PHAM ĐĂNG KHOA MSHV:7140413 Ngày, thang, nam sinh: 10/01/1990 Noi sinh: TP HO CHI MINH Chuyên ngành: Kỹ Thuật Điện Mã số : 60520202 I.
TÊN DE TÀI: ÁP DỤNG CÁC KỸ THUẬT DIEU CHE ĐỘ RỘNG XUNG DE CẢI TIEN CHAT LƯỢNG ĐIỆN NANG CHO BỘ NGHỊCH LƯU BA BAC NPC Il. NHIEM VU VA NOI DUNG: + Khao sát và chon các kỹ thuật điều chế độ rộng xung cho nghịch lưu ba bậc NPC. + Đề ra phương pháp để đánh giá và so sánh các kỹ thuật điều chế độ rộng xung đã chọn. + Xây dựng mô hình mô phỏng trên MATLAB cho tất cả các phương pháp đã chọn dé tiến hành lây kết quả va so sánh kết qua của tat cả các phương pháp.
+ Xây dựng mô hình thực của bộ NPC ba bậc. Các phương pháp đã chọn được lập trình trên vi điều khiển TMS320F377D. Kết quả lay từ thực nghiệm sẽ được so sánh với nhau, đông thời kiểm chứng kết quả mô phỏng. + Áp dụng kỹ thuật điều chế độ rộng xung của năm bậc NPC và bảy bậc cascade nghịch lưu vào bộ nghịch lưu ba bậc NPC dé triệt tiêu điện ap common mode, đồng thời giảm độ méo dang dòng và giảm ton hao đóng cắt.
NGÀY GIAO NHIỆM VU: 10/07/2017 IV. NGÀY HOÀN THÀNH NHIỆM VỤ: 03/12/2017 V. CAN BO HƯỚNG DAN: PGS. Nguyễn Văn Nhờ Tp.
HCM, ngày 03 thang 12 năm 2017 CÁN BỘ HƯỚNG DÂN CHỦ NHIỆM BỘ MÔN ĐÀO TẠO (Họ tên và chữ ký) (Họ tên và chữ ký) TRƯỞNG KHOA ĐIỆN-ĐIỆN TỬ (Họ tên và chữ ký) ACKNOWLEDGEMENTS Thank you to Prof. Nguyen Van Nho who have helped guide me through this exciting and challenging journey, provide insightful feedback, and teach me how to conduct thorough research. His wisdom and expertise in this field of study is exceptional, and it was both a pleasure and an honor to have him as an advisor and a professor. | would like to thank Mr.
Nguyen Van Vui for his practical experience during the experiment setup. Finally, | sincerely thank my family for all of their support they have given to me over the years. ABSTRACT Multilevel Inverters especially the three-level Neutral Point Clamped Inverters are widely used in motor drive applications. Compared to the conventional two-level inverters, the three-level inverters offer better harmonic performance.
However, Common-mode Voltage and Neutral Point Voltage Imbalance are the two technical challenges that need to be addressed in order to optimize the performance of motor drive systems. The Common-mode voltage causes bearing failure and Electromagnetic Interference (EMI). These two problems reduce the life expectancy of motors and have other equipment working in close proximity not to function properly. Moreover, the Neutral Point Voltage Imbalance causes excessive stress on switching devices and low-order harmonics at the output.
Therefore, both common-mode voltage and neutral point voltage imbalance must be mitigated by either hardware or software solutions. In this thesis, the software solutions, specifically Pulse-Width Modulation (PWM) strategies are the main focus. The thesis tackles the problem in the literature, which is the common-mode voltage and neutral point voltage imbalance are solved separately. For example, a certain proposed PWM method for CMV reduction does not mention neutral point voltage imbalance, and vice versa.
Therefore, the thesis aims to select some prominent PWM strategies in the literature and make a comparison among them in terms of CMV mitigation, NP voltage balancing performance, and harmonic distortion. The simulation of all the PWM methods are implemented from MATLAB 2016b while the experiment is conducted at PERLAB. The simulation results are compared against one another. The experimental results are also compared against one another validate the simulation results.
TOM TAT Nghịch lưu đa bậc, đặc biệt là bộ nghịch lưu ba bậc NPC được sử dung rộng rãi trong các ứng dụng điều khiển động cơ. So với bộ nghịch lưu hai bậc thông thường, bộ nghịch lưu ba bậc cho chất lượng đầu ra tốt hơn. Tuy nhiên, điện áp common mode và lệch điện áp trung tính là hai vấn đề cần được giải quyết để tối ưu hóa các hệ thống điều khiển động cơ. Điện áp common mode gây ra nhiều hư hỏng cho động cơ và nhiễu điện từ trường.
Hai vấn đề này làm giảm tuổi thọ của động cơ và các thiết bị xung quanh. Hơn nữa, lệch điện áp trung tính tụ gây ra hài bậc thấp ở dòng và áp ngõ ra. Do đó, điện áp common mode và lệch điện áp trung tính tụ cần được giải quyết bởi các phương pháp phan cứng hay phần mềm. Trong luận văn này, phương pháp phan mềm đặc biệt là các phương pháp độ rộng xung là trọng tâm chính.
Luận văn giải quyết vấn đề là điện áp common mode và lệch điện áp tụ trung tính thường giải quyết riêng lẽ. Do đó, luận văn sẽ chọn một số phương pháp điều chế độ rộng xung tiêu biểu và so sánh giữa các phương pháp về mặc giảm common mode, khả năng cân bằng tụ, và độ méo dạng song hài ở ngõ ra. Kết quả mô phỏng của phương pháp sẽ được thực hiện trên MATLAB và thực nghiệm sẽ được tiến hành ở phòng thí nghiệm PERLAB. Kết quả mô phỏng sẽ được so sánh đối chiếu với nhau.
Kết quả thực nghiệm sẽ được so sánh đối chiếu với nhau và xác nhận kết quả mô phỏng. DECLARATION | certify that the work is that of the author alone. The work has not been submitted previously. The content of the thesis is the result of work which has been carried out since the official commencement date of the thesis.
Pham Dang Khoa TABLE OF CONTENTS “1841900012942 120077.3 Current Understanding of the Problem, Existing Solutions, and Barriers to these SOUTÏOINS. nọ bọ kh họ KH cv K9 ĐH 9E ĐH gi s3 .4 Expected Results and its 81/0039. Literature Review of Common-Mode Voltage ProbleM.2 Causes Of COMMON-MoOde0/000 0n.3 Common-Mode Voltage’s Effects on motor drive SYSTEMS.4 Solutions to Mitigate COMMON-MOde VOIltAaBEe.1 Hardware Solutions to Mitigate ComMONn-Mode Voltage.2 Software Solutions to Mitigate Common-Mode Voltage. Literature Review of Neutral Point Voltage Imbalance Problem.1 Neutral Point Voltage Imbalance Definition .2 Causes of Neutral Point Voltage Imbalarnce.4 Solutions to Mitigate Neutral Point Voltage Imbalance.
Implementations of the Selected Pulse-Width Modulation (PWM) Methods in Three-Level Neutral 2Ì0® Ƒ-019-o01) vi 177 .1 Conventional Sinusoidal Pulse-Width Modulation (SPWM).2 Sinusoidal Pulse-Width Modulation with the Proportional Controller (SPWM+P).3 Sinusoidal Pulse-Width Modulation by Song (SPWM+Song).4 Centered Space Vector Pulse Width Modulation with the Proportional Controller 5.5 Optimized Nearest Three Virtual Vectors (ONTVV).6 Zero Common-Mode Voltage Pulse-Width Modulation with reduced switching loss (ZCMV PWM with reduced Switching lOSS).7 Zero Common-Mode Voltage Pulse-Width Modulation with reduced current ripple (ZCMV PWM with reduced current ripple). SiMUIATION ANA EXPELIMENt.1The SPWM with Proportional Controller (SPWMI+P).2 The Centered Space Vector with Proportional Controller (CSVPWMI+P).4 The Optimized Nearest Three Virtual Vector (ONTVV).5 The Zero Common Mode Voltage PWM with reduced switching loss (ZCMV PWM + FECUCE SWITCHING lOSS).6 The Zero Common Mode Voltage PWM with reduced current ripple (ZCMV PWM + FECUCEM 9014-0339.- - -- - cc cọ nọ ng nọ ng ch cu su suy ng nh che sreeeeeseereereereee Z & 6.1 The SPWM with Proportional Controller (SPWM+P).2 The Centered Space Vector with Proportional Controller (CSVPWM+P).4 The SPWM+SONGB.3 The Optimized Nearest Three Virtual Vector (ONTVV).5 The Zero Common Mode Voltage PWM with reduced switching loss (ZCMV PWM + FECUCEC SWITCHINGli.6 The Zero Common Mode Voltage PWM with reduced current ripple (ZCMV PWM + -90009-o0902-0i0ïi99 08.3 Comparison and Evaluation of Simulation Resulfs.1 The SPWM with Proportional Controller (SPWM+P).2 The Centered Space Vector with Proportional Controller (CSVPWM+P).3 The Optimized Nearest Three Virtual Vector (ONTVV).4 The SPW M+SONG.5 The Zero Common Mode Voltage PWM with reduced switching loss (ZCMV PWM + reduced SWITCHING lOSS).6 The Zero Common Mode Voltage PWM with reduced current ripple (ZCMV PWM + -90009-o090 (0ï 000118.6 Comparison and Evaluation of Experimental Resulfs. CONCIUSION and FUTULE WOFKS.ccccccsecsecescenceccecceeceeceeceeceeceecsecsecusanseassasssacenceececceecetctestecescesceees LOZ LIST OF FIGURES Figure 1: Topology of Three-Level NPC lnV€F©F. 1T HH ng ngưng ng nưưyn 17 Figure 2: Space Vector diagram of the NPC CONVESTtELS.:cccsscecetcessrecercesstecsseesceecesetsceeeesereceeeeseneens 19 Figure 3: A three-level NPC inverter with a diode front-end.----cccccc nh HH nre 21 Figure 4: Electrical and physical models of parasitic capacitances in a motOr.----- 22 Figure 5: Electrical representation of parasitic capacitances in A motOr.-----«< << <<<<2 22 Figure 6: The shaft voltage and common-mode voltage in a driven-PWM inverter.
24 Figure 7: Bearing currents IN A iOẨOíF. - «cv nh TH TH cà kh nh nh kh nh vàn 24 Figure 8: An isolation transformer for CMV mitigatiOn. ác cà LH H HH ng ng rưệu 27 Figure 9: Mii/-s-i8F-I8aiiesi-809)) 08:19. 28 Figure 11: Integrated DC choke in the CSI for CMV elimination.cccccsececesesseeceesseesseeeneenees 28 Figure 12: Integrated AC choke in VSI for CMV elimination.cccccseceecessessessseceecesassseeceeseeeeeeeens 29 Figure 13: lix-2g-i-909.
29 Figure 14: Circular-shaped integrated 080i). 30 Figure 15: A three-level NPC inverter with an addition of a fourth-Ìeg.- --‹---<-<-sxs«2 31 Figure 16: Two 2-level Inverters connected to an Induction Motor with Open-End Windings. 31 Figure 17: Two Cascaded H-bridge Inverter connected to an Induction Motor with Open-End 32 Figure 18: An auxiliary circuit for CMV eliminatiOn. n HH HH ng 32 Figure 19: Ma PÌ-Ä|--0s00i 5-0901 2ái 1i.
36 Figure 20: Impact of Dead time on CM voltage generatÏOn.----ccccc HH Hy ng 36 Figure 21: The three-level NPC inverter with diode front-end.- --c sec hinh re 38 Figure 22: Effects of inverter operating modes on NP voltage and NP current. 39 Figure 23: Absolute NP Ripple Magnitude for 4200UF vs S40UF.ceccessseceseescecesetecereesstecseetsees 40 Figure 24: Dynamic NP Performance for 4200UF vs 84OUF.- SG SA SH ng re 40 Figure 25: Space Vector Diagram for Sector 1. Vrer is within the subsector 2.-«- 41 Figure 26: Approximate Medium and Small vector duty cycle variation versus modulation 2110. 43 Figure 27: Maximum NP disturbance and loss of NP control as load power factor angle.
Figure 28: Space Vector Diagram for S©CtOF Í. ch nh HH HH ngư c1 Figure 29: SV Diagram for Sector 1 in Medium-Vector-Elimination Strategies.45 Figure 30: SVM for Nearest Three Virtual Vector (NTVV) for Sector 1.6 Figure 31: The Three Reference Sinusoidal Signals.ccccccssssecsscsssesssscsecsesessescsecsessstsssecsssssteee 4 Figure 32: The two carrier signals in PD arrangemennt.
