ĐẶT VẤN ĐỀ Sự phát triển của khoa học kỹ thuật ngày càng nhanh tạo ra nhiểu sản phẩm phục vụ nhu cầu của con người trong mọi lĩnh vực. Các công nghệ mới luôn thu hút được sự quan tâm, chú ý của nhiều người. Và một trong số đó là công nghệ hiển thị hình ảnh 3D độc đáo và mới lạ. Đối với việc hiển thị hình ảnh 3D, chúng ta không chỉ được thấy trên máy vi tính, trong các chương trình đồ họa dành cho các nhà thiết kế hay trong các loai game trên thị trường hiện nay, mà trong lĩnh vực điện tử cũng đã phần nào thể hiện được điều đó thông qua những khối led, những mô hình chiếu sáng 3D… Với suy nghĩ là ứng dụng các kiến thức đã học ở trường và tìm hiểu thêm ở bên ngoài, chúng em đã quyết định chọn đề tài “Điều khiển led trang trí”, cho chúng hiển thị các hình ảnh 3D để tạo nên một nét mới mẻ trong việc sử dụng led.
PHƯƠNG PHÁP NGHIÊN CỨU + Thu thập tài liệu + Tham khảo ý kiến và thực hiện đồ án theo hướng dẫn của giáo viên hướng dẫn + Thiết kế và thi công mạch điều khiển 64 led tạo thành hình khối để hiển thị các hình ảnh 3D. Nghiên cứu lý thuyết: _ Nghiên cứu lý thuyết về chip vi điều khiển 89S52 _ Xây dựng mã hiển thị 3D 1. Thi công phần cứng: _ Tạo khối 64 led hiển thị 3D _ Thiết kế mạch điều khiển led dùng vi điều khiển 89S52 1. GIỚI HẠN THIẾT KẾ Do việc điều khiển led hiển thị hình ảnh 3D còn nhiều mới mẻ, ít thông tin và kinh nghiệm chưa thực tế chưa nhiều nên chúng em chỉ thiết kế phần mạch kết hợp với led, hiển thị một số hình ảnh và hiệu ứng đơn giản, bỏ qua phần giao tiếp máy tính 1.
MỤC ĐÍCH NGHIÊN CỨU Tạo ra một khối led hiển thị hình ảnh 3D. Sản phẩm có thể được ứng dụng vào thực tế trong việc giải trí, công nghệ quảng cáo… CHƯƠNG 2 KHẢO SÁT CHIP VI ĐIỀU KHIỂN 89S52 2. GIỚI THIỆU CHUNG Chip vi điều khiển 89S52 thuộc họ MCS-51 là họ vi điều khiển của hãng Intel. Chip 89S52 có một số đặc trưng cơ bản sau: _ Bộ nhớ chương trình bên trong: 8 KB (ROM).
_ Bộ nhớ dữ liệu bên trong: 256 byte (RAM). _ Bộ nhớ chương trình bên ngoài: 64 KB (RAM). _ Bộ nhớ dữ liệu bên ngoài: 64 KB (RAM). _ 4 port xuất nhập (I/O port) 8 bit.
_ 3 bộ định thời 16 bit. _ Mạch giao tiếp nối tiếp. _ Bộ xử lý bit (thao tác trên các bit riêng lẻ). _ 210 vị trí nhớ được định địa chỉ, mỗi vị trí 1 bit.
_ Nhân / Chia trong 4 μs 2. CÁC CHÂN CỦA CHIP 89S52 2. Sơ đồ khối và chức năng các khối của chip 89S52 Sơ đồ 2.1: Sơ đồ khối của chip 89S52 _ OSC (Oscillator): Mạch dao động→ tạo tín hiệu xung clock cung cấp cho các khối trong chip hoạt động. _ Interrupt control: Điều khiển ngắt → nhận tín hiệu ngắt từ bên ngoài (INT0\, INT1\)), từ bộ định thời (Timer 0, Timer 1) và từ cổng nối tiếp (Serial port), lần lượt đưa các tín hiệu ngắt này đến CPU để xử lý.
_ Other registers: Các thanh ghi khác → lưu trữ dữ liệu của các port xuất/nhập, trạng thái làm việc của các khối trong chip trong suốt quá trình hoạt động của hệ thống. _ RAM (Random Access Memory): Bộ nhớ dữ liệu trong chip → lưu trữ các dữ liệu. _ ROM (Read Only Memory): Bộ nhớ chương trình trong chip → lưu trữ chương trình hoạt động của chip. _ I/O port (In/Out ports): Các port xuất/nhập → điều khiển việc xuất nhập dữ liệu dưới dạng song song giữa trong và ngoài chip thông qua các port P0, P1, P2, P3.
_ Serial port: Port nối tiếp → điều khiển việc xuất nhập dữ liệu dưới dạng nối tiếp giữa trong và ngoài chip thông qua các chân TxD, RxD. _ Timer 0, Timer 1: Bộ định thời 0, 1 → dùng để định thời gian hoặc đếm sự kiện (đếm xung) thông qua các chân T0, T1. Sơ đồ chân và chức năng các chân của chip 89S52 Sơ đồ 2.2: Sơ đồ chân của chip 89S52 2.7) có số chân từ 32 – 39. _ Port 0 có hai chức năng: Port xuất nhập dữ liệu (P0.7)→ không sử dụng bộ nhớ ngoài.
Bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7) → có sử dụng bộ nhớ ngoài. Lưu ý: Khi Port 0 đóng vai trò là port xuất nhập dữ liệu thì phải sử dụng các điện trở kéo lên bên ngoài. _ Ở chế độ mặc định (khi reset) thì các chân Port 0 (P0.7) được cấu hình là port xuất dữ liệu, Muốn các chân Port 0 làm port nhập dữ liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầu nhập dữ liệu từ port. _ Khi lập trình cho ROM trong chip thì Port 0 đóng vai trò là ngõ vào của dữ liệu (D0 – D7).7) có số chân tù 1 – 8.
_ Port 1 có một chức năng: Port xuất nhập dữ liệu (P1.7)→ sử dụng hoặc không sử dụng bộ nhớ ngoài. _ Ở chế độ mặc định (khi reset) thì các chân Port (P1.7) được cấu hình là port xuất dữ liệu. Muốn các chân Port 1 làm port nhập dữ liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầu nhập dữ liệu từ port. _ Khi lập trình cho ROM trong chip thì Port 1 đóng vai trò là ngõ vào của địa chỉ byte thấp (A0 – A7).7) có số chân từ 21 – 28.
_ Port 2 có hai chức năng: Port xuất nhập dữ liệu (P2.7) → không sử dụng bộ nhớ ngoài. Bus địa chỉ byte cao (A8 – A15) → có sử dụng bộ nhớ ngoài. _ Ở chế độ mặc định (khi reset) thì các chân Port 2 (P2.7) được cấu hình là port xuất dữ liệu. Muốn các chân Port 2 làm port nhâp dữ liêu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầu nhập dữ liệu từ port.
_ Khi lập trình ROM trong chip thì Port 2 đóng vai trò là ngõ vào của địa chỉ byte cao (A8 – A11) và các tín hiệu điều khiển.7) có số chân tù 10 – 17. _ Port 3 có hai chức năng: Port xuất nhập dữ liệu (P3.7) → không sử dụng bộ nhớ ngoài hoặc các chức năng đặc biệt. Các tín hiệu điều khiển → có sử dụng bộ nhớ ngoài hoặc các chức năng đặc biệt. _ Ở chế độ mặc định (khi reset) thì các chân Port 3 (P3.7) được cấu hình là port xuất dữ liệu.
Muốn các chân Port 3 làm port nhập dữ liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầu nhập dữ liệu từ port. _ Khi lập trình cho ROM trong chip thì Port 3 đóng vai trò là ngõ vào của các tín hiệu điều khiển. _ Chức năng các chân Port 3: Bảng 2.1: Chức năng các chân Port 3 2.Chân PSEN\ _ PSEN (Program Store Enable): cho phép bộ nhớ chương trình, chân số 29. _ Chức năng: Là tín hiệu cho phép truy xuất (đọc) bộ nhớ chương trình (ROM) ngoài.
Là tín hiệu xuất, tích cực mức thấp. PSEN\ = 0 → trong thời gian CPU tìm – nạp lệnh từ ROM ngoài. PSEN\ = 1 → CPU sử dụng ROM trong (không sử dụng ROM ngoài). _ Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường được nối với chân OE\ của ROM ngoài để cho phép CPU đọc mã lệnh từ ROM ngoài.
Chân ALE\ _ ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30. _ Chức năng: Là tín hiệu cho phép chốt địa chỉ để thực hiện việc giải đa hợp cho bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7). Là tín hiệu xuất tích cực mức cao. ALE = 0 → trong thời gian bus AD0 – AD7 đóng vai trò là ngõ vào của xung lập trình (PGM\).
f f ALE = OSC Lưu ý: 6 → có thể làm xung clock cho các mạch khác. f ALE (MHz): tần số xung tại chân ALE. _ Khi lệnh lấy từ dữ liệu từ RAM ngoài (MOVX) được thực hiện thì một xung ALE bị bỏ qua. Chân EA\ _ EA (External Access): truy xuất ngoài, chân số 31.
_ Chức năng: Là tín hiệu cho phép truy xuất (sử dụng) bộ nhớ chương trình (ROM) ngoài. Là tín hiệu nhập, tịch cực mức thấp. EA\ = 0→ chip 89S52 sử dụng chương trình của ROM ngoài. EA\ = 1→ chip 89S52 sử dụng chương trình của ROM trong.
_ Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vào của điện áp lập trình (V PP = 12V – 12,5V cho họ 89xx; 21V cho họ 80xx, 87xx). Lưu ý: Chân EA\ phải được nối lên V CC (nếu sử dụng chương trình của ROM trong) hoặc nối xuống GND (nếu sử dụng chương trình của ROM ngoài), không bao giờ được phép bỏ trống chân này. Chân XTAL1, XTAL2 _ XTAL (Crystal): tinh thể thạch anh, chân số 18 – 19. _ Chức năng: Dùng để nối với thạch anh hoặc mạch dao động tạo xung clock bên ngoài, cung cấp tín hiệu xung clock cho chip hoạt động.
XTAL1→ ngõ vào mạch tạo xung clock trong chip. XTAL2→ ngõ ra mạch tạo xung clock trong chip. Lưu ý: f TYP =12MHz f TYP (MHz): tần số danh định.3: Sơ đồ kết nối thạch anh và mạch dao động bên ngoài 2. Chân RST _ RST (Reset): thiết lập lại, chân số 9.
_ Chức năng: Là tín hiệu cho phép thiết lặp (đặt) lại trạng thái ban đầu cho hệ thống. Là tín hiệu nhập tích cực mức cao. RST = 0→ Chip 89S52 hoạt động bình thường. RST = 1→ Chip 89S52 được thiết lặp trạng thái ban đầu.
Lưu ý: t Re set ≥2 xT Machine 12 T Machine = f OSC t RESET ( μs ) : thời gian reset. f OSC (MHz): tần số thạch anh. T MACHINE ( μs ) : chu kỳ máy. Chân VCC, GND _ V CC , GND: nguồn cấp điện, chân số 40 và 20.
_ Chức năng: Cung cấp nguồn điện cho chip 89S52 hoạt động. V CC = +5V ± 10% và GND = 0V. CẤU TRÚC CÁC PORT XUẤT NHẬP CHIP 89S52 Khả năng fanout ( số lượng tải đầu ra) của từng chân port chip 89S52 là: Port0: 8 tải TTL. Port 1: 4 tải TTL.
Port 2: 4 tải TTL. Port 3: 4 tải TTL.