Bối cảnh và vấn đề nghiên cứu

Sự tiến bộ của khoa học kỹ thuật và công nghệ điện tử đã thúc đẩy mạnh mẽ các ứng dụng vi xử lý và kỹ thuật số trong nhiều lĩnh vực kỹ thuật cũng như đời sống xã hội. Các hệ thống mạch số hiện diện phổ biến trong các thiết bị như đồng hồ số, mạch đếm sản phẩm tự động, hệ thống đo lường nhiệt độ, cùng các phương tiện hiển thị quảng cáo và chiếu sáng mỹ thuật 2D, 3D.

Trong thực tiễn, công nghệ hiển thị hình ảnh không gian ba chiều (3D) thường được tiếp cận qua màn hình máy vi tính, các phần mềm đồ họa chuyên dụng hoặc trò chơi điện tử. Trong lĩnh vực phần cứng điện tử, công nghệ này có thể được hiện thực hóa trực quan thông qua các khối đèn LED (LED cube) và mô hình chiếu sáng không gian. Xuất phát từ nhu cầu ứng dụng kiến thức chuyên ngành vi điều khiển vào thực tiễn chiếu sáng trang trí và quảng cáo, đề tài "Điều khiển LED trang trí" được thực hiện nhằm nghiên cứu phương pháp điều khiển ma trận LED lập phương hiển thị hình ảnh và hiệu ứng 3D.

Mục tiêu và các nhiệm vụ nghiên cứu cụ thể của đồ án bao gồm:

  1. Nghiên cứu cơ sở lý thuyết về kiến trúc phần cứng, cấu trúc cổng xuất nhập và tổ chức không gian bộ nhớ của chip vi điều khiển AT89S52 thuộc họ MCS-51.
  2. Xây dựng thuật toán và mã lệnh điều khiển quét không gian đa chiều để tạo các hiệu ứng chuyển động ánh sáng 3D.
  3. Thiết kế mạch nguyên lý, tính toán khối nguồn cấp điện và vẽ sơ đồ bố trí linh kiện, sơ đồ mạch in (PCB).
  4. Thi công phần cứng khối 64 đèn LED siêu sáng sắp xếp theo cấu trúc lập phương 4x4x4.
  5. Lắp ráp, nạp chương trình điều khiển vào vi điều khiển và thử nghiệm hoạt động thực tế của toàn bộ hệ thống.

Về đối tượng và phạm vi nghiên cứu:

  • Đối tượng nghiên cứu: Chip vi điều khiển AT89S52, mạch điều khiển bán dẫn, khối hiển thị 64 LED siêu sáng và các thuật toán quét hiệu ứng không gian 3 chiều.
  • Phạm vi không gian và thời gian: Đề tài do nhóm sinh viên ngành Công nghệ Kỹ thuật Điện – Điện tử (Khóa 2021–2026), Viện Kỹ thuật và Công nghệ – Trường Đại học Vinh thực hiện dưới sự hướng dẫn của Ts. Lê Văn Chương, hoàn thành nghiệm thu vào tháng 6 năm 2023.
  • Giới hạn kỹ thuật: Đồ án tập trung vào thiết kế mạch phần cứng kết hợp với khối LED để hiển thị các hình ảnh và hiệu ứng hình học đơn giản lập trình sẵn trên vi điều khiển, chưa tích hợp khối giao tiếp truyền dữ liệu trực tiếp với máy tính.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết và mô hình kỹ thuật

Nghiên cứu dựa trên nền tảng kiến trúc vi điều khiển họ MCS-51 do Intel phát triển, cụ thể là vi điều khiển AT89S52. Các đặc tính kỹ thuật cốt lõi được tác giả khảo sát và ứng dụng bao gồm:

  • Tài nguyên phần cứng vi điều khiển AT89S52: 8 KB bộ nhớ chương trình Flash ROM trong; 256 byte bộ nhớ dữ liệu RAM trong; khả năng quản lý mở rộng tối đa 64 KB ROM ngoài và 64 KB RAM ngoài; 4 cổng xuất nhập (I/O Port) 8-bit gồm Port 0, Port 1, Port 2, Port 3; 3 bộ định thời/bộ đếm (Timer/Counter) 16-bit; bộ xử lý bit riêng lẻ với 210 vị trí nhớ định địa chỉ bit; khối truyền thông nối tiếp song công (UART); tốc độ thực hiện lệnh nhân/chia phần cứng là 4 μs ở tần số dao động định mức.
  • Nguyên lý phân tầng quét ma trận LED 3D: Cấu trúc điều khiển hiển thị dựa trên kỹ thuật quét dồn kênh (multiplexing). Khối lập phương được chia thành các mặt phẳng nằm ngang (tầng - Layer) điều khiển qua cực dương chung (Common Anode) và các trục thẳng đứng (cột - Column) điều khiển qua cực âm chung (Common Cathode), cho phép vi điều khiển cấp nguồn có chọn lọc đến từng điểm LED độc lập tại các tọa độ $(x, y, z)$.
  • Lý thuyết ghép nối và giải mã địa chỉ bộ nhớ: Phân tích cơ chế đa hợp bus địa chỉ byte thấp và bus dữ liệu ($AD_0 - AD_7$) thông qua tín hiệu chốt địa chỉ ALE; phương pháp mở rộng không gian nhớ ngoài kết hợp IC giải mã địa chỉ 3-sang-8 đường 74HC138 điều khiển các đường chọn chip (Chip Select - $\overline{\text{CS}}$) theo từng khối 8 KB.

Phương pháp nghiên cứu

Tác giả đã triển khai kết hợp các phương pháp nghiên cứu kỹ thuật thực nghiệm:

  • Phương pháp thu thập và phân tích tài liệu: Khảo sát tập lệnh hợp ngữ/mã máy của MCS-51, thông số điện áp, dòng tải (fanout) của các cổng I/O và giản đồ thời gian truy xuất bộ nhớ từ tài liệu kỹ thuật của nhà sản xuất.
  • Phương pháp thiết kế mạch điện tử: Tính toán các thông số nguồn, xác định cấu hình chân vi điều khiển, thiết kế sơ đồ nguyên lý mạch điện và lập bản vẽ bố trí linh kiện, mạch in.
  • Phương pháp chế tạo và thi công cơ khí - điện tử: Uốn, hàn và lắp ráp thủ công 64 bóng LED siêu sáng thành ma trận hình học lập phương 4 tầng $\times$ 4 hàng $\times$ 4 cột đảm bảo tính tiếp xúc điện và độ chính xác không gian; thi công mạch nguồn và mạch điều khiển trung tâm.
  • Phương pháp lập trình và thử nghiệm phần mềm nhúng: Xây dựng lưu đồ giải thuật cho chương trình chính và các chương trình con; lập trình thao tác trực tiếp trên các thanh ghi chức năng đặc biệt (SFR) và các cổng xuất nhập của vi điều khiển AT89S52; nạp mã và kiểm thử trực quan các hiệu ứng ánh sáng.

Thiết kế và triển khai hệ thống kỹ thuật

Kiến trúc phần cứng và sơ đồ kết nối

Hệ thống hiển thị LED 3D được thiết kế thành các khối chức năng liên kết chặt chẽ:

Khối chức năng Linh kiện / Cấu hình kỹ thuật Chức năng chi tiết trong hệ thống
Khối xử lý trung tâm (MCU) Vi điều khiển AT89S52 Thực thi chương trình quét ma trận, điều khiển logic bật/tắt các cổng I/O theo thuật toán
Khối tạo dao động Thạch anh $f_{TYP} = 12\text{ MHz}$ nối chân XTAL1, XTAL2 Cung cấp xung nhịp clock chuẩn cho toàn bộ hoạt động bên trong vi điều khiển
Khối thiết lập lại (Reset) Mạch tạo trễ nối chân RST (chân 9) Tạo tín hiệu mức cao với độ rộng tối thiểu $t_{RESET} \ge 2 \times T_{Machine}$ để đưa vi điều khiển về trạng thái ban đầu
Khối nguồn nuôi Mạch cấp nguồn $V_{CC} = +5\text{V} \pm 10%$, $\text{GND} = 0\text{V}$ Cung cấp năng lượng hoạt động cho vi điều khiển (chân 40, chân 20) và ma trận LED
Khối ma trận LED 3D 64 đèn LED siêu sáng (4 tầng $\times$ 16 cột) Phần tử phát quang không gian 3 chiều
Trở kéo lên (Pull-up) Mạng điện trở kéo ngoài gắn tại Port 0 Đảm bảo mức logic xuất chuẩn cho Port 0 do cấu trúc cực máng hở 
+-------------------------------------------------------------+
|               VI ĐIỀU KHIỂN AT89S52 (12 MHz)               |
|                                                             |
|   [Port 3: P3.0 - P3.3] --------> 4 Mặt phẳng Anode (+)     |
|   [Port 0: P0.0 - P0.7] --------> 8 Trục Cathode (-) (Cột 1-8)|
|   [Port 2: P2.0 - P2.7] --------> 8 Trục Cathode (-) (Cột 9-16)|
+-------------------------------------------------------------+
                               |
                               v
               +-------------------------------+
               |    KHỐI HIỂN THỊ LED CUBE     |
               |      64 LED (4x4x4 Ma trận)   |
               +-------------------------------+

Cấu trúc đấu nối khối LED 3D:

  • Phân tầng Anode (+): Toàn bộ 16 chân dương của các đèn LED trên cùng một tầng ngang được hàn nối chung với nhau tạo thành 1 mặt phẳng. Bốn tầng độc lập này được nối về 4 đường điều khiển thuộc Port 3.
  • Phân cột Cathode (-): Toàn bộ 4 chân âm của các đèn LED nằm trên cùng một trục thẳng đứng được hàn nối chung với nhau tạo thành 1 cột. Mười sáu cột độc lập được phân chia nối về 16 đường điều khiển thuộc Port 0 (8 cột) và Port 2 (8 cột).

Quy trình điều khiển và giải thuật phần mềm

Hệ thống sử dụng phương pháp quét dồn kênh theo thời gian kết hợp tạo trễ (delay) để mắt người nhận diện các hiệu ứng chuyển động liên tục:

  1. Khởi động: Thiết lập trạng thái ban đầu cho vi điều khiển, cấu hình các cổng I/O.
  2. Xóa LED: Xuất mã tắt toàn bộ 64 LED để xóa trạng thái rác.
  3. Chuỗi hiệu ứng tuần tự: Chương trình chính gọi lần lượt 8 chương trình con hiệu ứng:
    • Hiệu ứng sáng từng lớp.
    • Hiệu ứng sáng dần 4 cột phải sang trái.
    • Hiệu ứng sáng 4 cột trước ra sau.
    • Hiệu ứng xoay từng lớp.
    • Hiệu ứng sáng từng LED đơn lẻ.
    • Hiệu ứng sáng dần 4 lớp từ dưới lên.
    • Hiệu ứng sáng từng cột.
    • Hiệu ứng nở hoa chớp tắt.
  4. Cơ chế xử lý thanh ghi: Các chương trình con tận dụng triệt để thanh ghi tích lũy $A$, các lệnh dịch bit quay trái qua cờ nhớ (RL A, RLC A), lệnh bù logic (CPL), và nạp giá trị lặp vào thanh ghi $R_5$ để tạo bước chuyển mịn giữa các trạng thái sáng.

Nội dung chính theo từng chương

Chương 1: Dẫn nhập

Chương 1 trình bày tổng quan về bối cảnh phát triển của kỹ thuật vi xử lý - vi điều khiển và sự cần thiết của các thiết bị hiển thị số trong đời sống. Tác giả nêu rõ lý do lựa chọn đề tài xuất phát từ tính trực quan, mới lạ của công nghệ hiển thị không gian 3D trên nền tảng đèn LED. Chương này xác định mục tiêu nghiên cứu là chế tạo khối LED lập phương 64 bóng ứng dụng trong giải trí và quảng cáo, đồng thời giới hạn phạm vi thiết kế ở mạch điều khiển độc lập chạy hiệu ứng cục bộ, chưa ghép nối máy tính.

Chương 2: Khảo sát chip vi điều khiển 89S52

Chương 2 cung cấp hệ thống lý thuyết chi tiết về cấu trúc phần cứng vi điều khiển AT89S52:

  • Sơ đồ khối và chức năng: Trình bày nguyên lý hoạt động của mạch dao động (OSC), khối điều khiển ngắt (Interrupt control nhận tín hiệu từ ngắt ngoài $\overline{\text{INT0}}, \overline{\text{INT1}}$, Timer 0, Timer 1, Serial Port), các thanh ghi trạng thái, bộ nhớ RAM, ROM và các cổng I/O song song, nối tiếp.
  • Sơ đồ chân và cấu hình chức năng: Khảo sát chi tiết 40 chân vi điều khiển.
    • Port 0 (chân 32–39): Cổng I/O đa hợp với bus địa chỉ byte thấp và dữ liệu ($AD_0–AD_7$), không có trở kéo nội (cần trở kéo ngoài), khả năng fanout đạt 8 tải TTL.
    • Port 1 (chân 1–8): Cổng I/O chuẩn, tích hợp trở kéo nội, cung cấp byte địa chỉ thấp ($A_0–A_7$) khi nạp ROM, fanout 4 tải TTL.
    • Port 2 (chân 21–28): Cổng I/O chuẩn, đóng vai trò bus địa chỉ byte cao ($A_8–A_{15}$) khi mở rộng bộ nhớ ngoài, fanout 4 tải TTL.
    • Port 3 (chân 10–17): Cổng I/O tích hợp các chân chức năng đặc biệt ($\text{RxD}, \text{TxD}, \overline{\text{INT0}}, \overline{\text{INT1}}, \text{T0}, \text{T1}, \overline{\text{WR}}, \overline{\text{RD}}$), fanout 4 tải TTL.
    • Các chân điều khiển chuyên dụng: $\overline{\text{PSEN}}$ (chân 29, cho phép đọc ROM ngoài); $\text{ALE}$ (chân 30, xung chốt địa chỉ tần số $f_{ALE} = f_{OSC}/6$); $\overline{\text{EA}}$ (chân 31, chọn thực thi ROM trong khi nối mức 1 hoặc ROM ngoài khi nối mức 0; ngõ vào điện áp nạp $V_{PP} = 12\text{V} - 12.5\text{V}$); $\text{RST}$ (chân 9, reset tích cực mức 1).
  • Phân biệt thao tác đọc chân port và đọc bộ chốt: Làm rõ cơ chế đọc chân vật lý (qua lệnh MOV, ADD...) lấy giá trị thực tế tại chân linh kiện so với cơ chế đọc bộ chốt (qua lệnh ANL, ORL, XRL, CPL, INC, DEC, DJNZ, CLR bit, SETB bit...) chỉ lấy lại dữ liệu đã ghi ra thanh ghi chốt trước đó.
  • Tổ chức không gian bộ nhớ:
    • Bộ nhớ trong: 8 KB ROM (địa chỉ 000H–FFFH); 256 byte RAM (địa chỉ 00H–7FH) gồm 4 dãy thanh ghi $R_0–R_7$ (00H–1FH), vùng RAM định địa chỉ từng bit (20H–2FH với 128 bit độc lập), vùng RAM đa dụng (30H–7FH) và các thanh ghi chức năng đặc biệt SFR (80H–FFH, chỉ truy xuất bằng địa chỉ trực tiếp).
    • Bộ nhớ ngoài: Khả năng mở rộng 64 KB ROM và 64 KB RAM ngoài; cơ chế giải mã địa chỉ sử dụng IC 74HC138 và quản lý không gian nhớ gối nhau (sử dụng 2 chip RAM độc lập cho dữ liệu và mã lệnh).

Chương 3: Thiết kế và thi công mạch

Chương 3 trình bày toàn bộ quy trình thiết kế kỹ thuật và hiện thực hóa sản phẩm:

  • Tạo khối 64 LED 3D: Thiết kế khối lập phương 4 tầng, mỗi tầng gồm 16 bóng LED bố trí trên ma trận vuông $4 \times 4$. Toàn bộ Anode của từng tầng nối chung, toàn bộ Cathode của từng cột nối chung.
  • Thiết kế mạch nguyên lý và bố trí linh kiện: Xây dựng sơ đồ nguyên lý tích hợp chip 89S52, khối thạch anh 12 MHz kèm tụ lọc, khối nút nhấn reset, mạng điện trở kéo lên cho Port 0 và các đầu nối xuất tín hiệu điều khiển ma trận LED.
  • Xây dựng lưu đồ giải thuật: Thiết lập lưu đồ chi tiết cho chương trình chính và các chương trình con chuyên biệt:
    • Chương trình con sáng từng cột: Nạp $R_5 = 3$, $P_3 = \text{0FFH}$, $P_0 = \text{0FEH}$, $P_2 = \text{0FFH}$, thực hiện dịch vòng thanh ghi $A$ qua cờ nhớ và kiểm tra điều kiện $A = \text{7FH}$, sau đó đảo bit $P_{0.7}$, chuyển điều khiển sang $P_2 = \text{0FEH}$ để quét toàn bộ 16 cột.
    • Chương trình con sáng dần 4 lớp từ dưới lên: Nạp $R_5 = 3$, $P_3 = \text{01H}$, $P_0 = \text{00H}$, $P_2 = \text{00H}$, đặt cờ nhớ $C = 1$, dịch trái qua cờ nhớ RLC A vào $P_3$, lặp cho đến khi $A = \text{0FH}$, tiếp tục đặt $C = 0$ và dịch tiếp cho đến khi $A = \text{00H}$ để tắt dần.

Phần C: Kết luận và hướng phát triển

Đánh giá tổng kết mức độ hoàn thành các mục tiêu kỹ thuật của đồ án và đề xuất các định hướng nâng cấp hệ thống trong tương lai.

Kết quả và đóng góp

Kết quả kỹ thuật chính

Đồ án đã chế tạo thành công mô hình phần cứng và phần mềm điều khiển hoàn chỉnh với các thông số cụ thể:

  • Hoàn thành khối hiển thị ma trận 3D lập phương gồm 64 bóng LED siêu sáng ($4 \times 4 \times 4$), hoạt động đồng bộ và hiển thị rõ nét không gian ba chiều.
  • Xây dựng mạch điều khiển trung tâm sử dụng vi điều khiển AT89S52 hoạt động ổn định ở điện áp chuẩn $+5\text{V}$, tần số dao động thạch anh $12\text{ MHz}$.
  • Tối ưu hóa số lượng chân điều khiển vi điều khiển: Sử dụng tổng cộng 20 đường I/O (4 đường điều khiển Anode tầng trên Port 3; 16 đường điều khiển Cathode cột trên Port 0 và Port 2) để điều khiển chọn lọc toàn bộ 64 điểm LED trong không gian.
  • Lập trình thực thi thành công 8 kịch bản hiệu ứng chuyển động không gian 3D liên hoàn: sáng từng lớp, sáng dần 4 cột phải trái, sáng 4 cột trước sau, xoay từng lớp, sáng từng LED, sáng dần 4 lớp từ dưới lên, sáng từng cột và hiệu ứng nở hoa chớp tắt.

Giải pháp kỹ thuật tác giả đề xuất

  • Kỹ thuật ghép nối ma trận Anode chung theo tầng và Cathode chung theo cột: Giúp giải quyết bài toán điều khiển nhiều điểm LED độc lập mà không làm vượt quá số lượng chân I/O hạn chế của vi điều khiển 8-bit.
  • Phương pháp thao tác trực tiếp trên thanh ghi logic: Sử dụng các lệnh dịch bit quay vòng kết hợp cờ nhớ để tối ưu hóa thời gian quét và tiết kiệm tối đa dung lượng bộ nhớ chương trình Flash ROM trong chip (8 KB).

Đóng góp của đề tài

  • Cung cấp tài liệu thiết kế kỹ thuật, sơ đồ nguyên lý và mã nguồn mẫu trực quan cho việc ứng dụng vi điều khiển họ MCS-51 trong kỹ thuật điều khiển ma trận LED không gian.
  • Hiện thực hóa mô hình hiển thị 3D chi phí thấp, đóng vai trò giáo cụ học tập trực quan cho sinh viên chuyên ngành kỹ thuật điện tử và ứng dụng chiếu sáng trang trí.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của hệ thống

  • Quy mô và độ phân giải hiển thị: Hệ thống mới dừng lại ở cấu trúc $4 \times 4 \times 4$ (64 LED), khoảng cách giữa các điểm ảnh còn thưa, chưa thể hiển thị các hình ảnh đồ họa phức tạp hoặc văn bản chuyển động rõ nét.
  • Tính linh hoạt trong điều khiển: Toàn bộ hiệu ứng ánh sáng được nạp cố định vào bộ nhớ ROM của vi điều khiển; hệ thống chưa có khối giao tiếp với máy tính để thay đổi kịch bản hiển thị hoặc đồng bộ dữ liệu thời gian thực.
  • Màu sắc hiển thị: Mạch chỉ sử dụng LED đơn sắc, chưa ứng dụng LED đa màu (RGB) để tạo hiệu ứng màu sắc phong phú.

Hướng phát triển tiếp

  • Mở rộng quy mô khối LED lập phương lên ma trận lớn hơn như $8 \times 8 \times 8$ (512 LED) hoặc $16 \times 16 \times 16$ nhằm tăng độ mịn và độ phân giải không gian.
  • Bổ sung khối giao tiếp truyền thông nối tiếp UART thông qua các chân $\text{TxD}$ (P3.1) và $\text{RxD}$ (P3.0) của vi điều khiển AT89S52 để kết nối với máy tính, cho phép người dùng tự thiết kế và truyền hiệu ứng trực tiếp từ phần mềm giao diện.
  • Nâng cấp phần cứng sang sử dụng LED RGB và tích hợp kỹ thuật điều chế độ rộng xung (PWM) để phối màu và điều chỉnh độ sáng linh hoạt cho từng điểm ảnh.

Giá trị tham khảo

Tài liệu đồ án mang lại giá trị tham khảo hữu ích cho các nhóm đối tượng:

  • Sinh viên ngành Kỹ thuật Điện – Điện tử, Tự động hóa, Kỹ thuật Máy tính: Nguồn tài liệu thực hành bổ trợ cho các môn học Vi xử lý – Vi điều khiển, Kỹ thuật mạch điện tử, Kỹ thuật số và các đồ án môn học liên quan đến lập trình họ MCS-51 (8051/89S52).
  • Người nghiên cứu và kỹ thuật viên phần cứng: Cung cấp tài liệu tham khảo chi tiết về phương pháp phân chia không gian bộ nhớ trong/ngoài, cơ chế giải mã địa chỉ bằng IC 74HC138, cách xử lý hiện tượng đọc chân port/đọc bộ chốt và kỹ thuật quét ma trận LED lập phương 3D.

Câu hỏi thường gặp

1. Khối hiển thị 3D trong đồ án được kết nối phần cứng theo nguyên lý nào?

Khối hiển thị gồm 64 bóng LED siêu sáng ghép thành khối lập phương 4 tầng $\times$ 4 hàng $\times$ 4 cột. Toàn bộ chân Anode (+) của 16 LED trên cùng một tầng được nối chung với nhau (tạo 4 tầng điều khiển qua Port 3). Toàn bộ chân Cathode (-) của 4 LED trên cùng một trục dọc được nối chung với nhau (tạo 16 cột điều khiển qua Port 0 và Port 2). Cách đấu nối này cho phép vi điều khiển cấp nguồn điều khiển độc lập đến từng điểm LED thông qua 20 chân I/O.

2. Vi điều khiển AT89S52 có dung lượng bộ nhớ trong và khả năng mở rộng bộ nhớ ngoài là bao nhiêu?

Vi điều khiển AT89S52 tích hợp sẵn 8 KB bộ nhớ chương trình Flash ROM trong (địa chỉ 000H–FFFH) và 256 byte bộ nhớ dữ liệu RAM trong (địa chỉ 00H–7FH). Đồng thời, chip hỗ trợ khả năng mở rộng không gian nhớ ngoài lên đến tối đa 64 KB cho bộ nhớ chương trình (ROM ngoài) và 64 KB cho bộ nhớ dữ liệu (RAM ngoài).

3. Tại sao khi sử dụng Port 0 làm cổng xuất nhập dữ liệu điều khiển LED bắt buộc phải gắn thêm điện trở kéo lên bên ngoài?

Port 0 của chip 89S52 có cấu trúc đầu ra cực máng hở (open-drain) khi hoạt động ở chế độ cổng xuất nhập thông thường. Do không tích hợp sẵn điện trở kéo lên bên trong như các cổng Port 1, Port 2 và Port 3, nên khi muốn xuất mức logic cao (mức 1) để điều khiển tải, người thiết kế bắt buộc phải mắc thêm dãy điện trở kéo lên nguồn ($V_{CC}$) ở bên ngoài.

4. Điểm khác biệt cơ bản giữa thao tác đọc chân port và đọc bộ chốt trên chip 89S52 là gì?

  • Thao tác đọc chân port: Xảy ra khi thực thi các lệnh như MOV, ADD... Giá trị đọc về là điện áp logic thực tế hiện diện tại chân vật lý của vi điều khiển ở thời điểm đọc.
  • Thao tác đọc bộ chốt: Xảy ra khi thực thi các lệnh đọc - sửa - ghi như ANL, ORL, XRL, CPL, INC, DEC, DJNZ, CLR bit, SETB bit... Giá trị đọc về là dữ liệu đang lưu trong bộ chốt nội (dữ liệu đã ghi ra port trước đó), không phụ thuộc vào trạng thái điện áp bên ngoài đang cấp vào chân port tại thời điểm đọc.

5. Hệ thống đã lập trình và thực thi những hiệu ứng hiển thị 3D cụ thể nào?

Hệ thống đã lập trình và chạy thử nghiệm thành công 8 chương trình con hiệu ứng ánh sáng gồm:

  1. Sáng từng lớp
  2. Sáng dần 4 cột phải sang trái
  3. Sáng 4 cột trước ra sau
  4. Xoay từng lớp
  5. Sáng từng LED đơn lẻ
  6. Sáng dần 4 lớp từ dưới lên
  7. Sáng từng cột
  8. Hiệu ứng nở hoa chớp tắt

Kết luận

Đồ án "Điều khiển LED trang trí" đã hoàn thành việc nghiên cứu cấu trúc vi điều khiển AT89S52 và hiện thực hóa thành công mô hình ma trận hiển thị lập phương 64 LED 3D ($4 \times 4 \times 4$). Hệ thống phần cứng hoạt động ổn định với giải pháp quét tối ưu 20 chân I/O và thực thi mượt mà 8 kịch bản hiệu ứng ánh sáng không gian đa dạng. Công trình là tài liệu tham khảo kỹ thuật trực quan cho sinh viên ngành Điện – Điện tử trong việc thiết kế mạch vi điều khiển và ứng dụng công nghệ LED ma trận.