Giới thiệu dự án

Ùn tắc giao thông tại các đô thị lớn là một trong những thách thức hạ tầng cấp bách nhất hiện nay. Theo các thống kê kỹ thuật giao thông đô thị, việc tối ưu hóa chu kỳ tín hiệu tại các giao lộ có thể giảm tới 25–40% thời gian chờ và hạn chế đến 30% nguy cơ xung đột giao thông. Trong bối cảnh công nghệ số hóa thâm nhập sâu rộng vào kỹ thuật điều khiển tự động, việc nghiên cứu, thiết kế và thi công hệ thống điều khiển tín hiệu đèn giao thông không chỉ đáp ứng yêu cầu thực tiễn quản lý đô thị mà còn là nền tảng cốt lõi trong chương trình đào tạo kỹ thuật điện tử và tự động hóa.

Đề tài "Thiết kế mạch đèn giao thông sử dụng IC số" do sinh viên ngành Tự động hóa – Khoa Điện - Điện tử, Trường Đại học Mở thực hiện tập trung giải quyết bài toán điều khiển tín hiệu tuần tự độc lập không sử dụng vi điều khiển (MCU) hay phần mềm nhúng. Dự án khai thác sức mạnh của kiến trúc mạch logic tổ hợp và mạch logic tuần tự thuần túy, mang lại độ tin cậy phần cứng cao, thời gian đáp ứng tức thời và khả năng chống nhiễu vượt trội trong môi trường công nghiệp.

                  +-----------------------------------+
                  |   Khối Nguồn Tuyến Tính           |
                  |   (220VAC -> 9VAC -> 12V/5V DC)   |
                  +-----------------+-----------------+
                                    |
                                    v
+------------------+      +-------------------+      +-------------------+
|  Khối Tạo Xung   |----->|     Khối Đếm      |----->|   Khối Giải Mã    |
|     (NE555)      | Clock| (74LS192 Cascade) | BCD  |     (74LS247)     |
+------------------+      +---------+---------+      +---------+---------+
                                    |                          |
                                    v                          v
+------------------+      +-------------------+      +-------------------+
| Khối Điều Khiển  |<---->|   Khối So Sánh    |      | Khối Hiển Thị Led |
| & Cài Đặt (DIP)  | Logic|  (AND/OR/NOT/NAND)|      | 7 Đoạn & Đèn Led  |
+------------------+      +-------------------+      +-------------------+

Mục tiêu dự án

  1. Thiết kế mạch phần cứng logic số: Xây dựng hoàn chỉnh sơ đồ nguyên lý hệ thống đèn giao thông ngã tư (2 làn đường trục chính - trục phụ) sử dụng hoàn toàn các vi mạch tích hợp số (Digital ICs).
  2. Tạo xung nhịp chuẩn xác: Tạo xung Clock tần số chuẩn $1.0\text{ Hz}$ ($\text{sai số } < \pm 1%$) bằng vi mạch định thời NE555 làm nguồn phát nhịp đếm lùi theo thời gian thực (Real-time countdown).
  3. Mô phỏng và kiểm chứng trên Proteus: Mô phỏng toàn diện hoạt động của mạch trên phần mềm Proteus Design Suite v8.13, phân tích đồ thị dạng sóng logic trước khi thi công phần cứng.
  4. Chế tạo mạch in (PCB) và lắp ráp thực tế: Thiết kế layout mạch in một lớp (Single-layer PCB), gia công ăn mòn hóa học, hàn linh kiện và hiệu chỉnh hệ thống hoạt động ổn định với điện áp nguồn $220\text{V AC} \to 5\text{V/12V DC}$.

Phạm vi và giới hạn

  • Phạm vi: Điều khiển 2 cụm đèn giao thông độc lập (Xanh - Vàng - Đỏ) cho 2 tuyến đường giao nhau, kèm hệ thống 4 LED 7 đoạn Anode chung hiển thị số giây đếm lùi từ 99s trở xuống.
  • Giới hạn kỹ thuật: Hệ thống thiết lập chu kỳ cố định bằng phần cứng (Hardwired logic), không hỗ trợ thay đổi thuật toán động qua giao thức mạng hoặc cảm biến mật độ giao thông thông minh.

Phân tích và thiết kế giải pháp

Phân tích hiện trạng

Trong kỹ thuật điều khiển đèn giao thông, hiện có 3 trường phái kiến trúc chính:

Tiêu chí kỹ thuật Mạch logic IC số (Đề tài) Vi điều khiển (MCU 8051/AVR) PLC công nghiệp (Siemens S7-1200)
Độ phức tạp phần cứng Trung bình (Nhiều IC liên kết) Thấp (Mạch tinh gọn, ít linh kiện) Rất thấp (Dạng Module chuẩn)
Khả năng lập trình Không (Mạch cứng - Hardwired) Cao (C/C++, Assembly) Rất cao (Ladder, FBD, SCL)
Độ ổn định hệ thống Tuyệt đối (Không lỗi phần mềm/treo mã) Phụ thuộc firmware và watchdog Cực cao (Chuẩn công nghiệp)
Thời gian khởi động Tức thì ($0\text{ ms}$) Trễ khởi tạo ($10 - 500\text{ ms}$) Trễ boot hệ thống ($2 - 5\text{ s}$)
Chi phí chế tạo Rất thấp (~150.000 - 250.000 VNĐ) Thấp (~300.000 - 600.000 VNĐ) Rất cao (> 3.000.000 VNĐ)
Mục đích ứng dụng Đào tạo, trạm chuyên dụng kháng nhiễu Hệ thống thông minh, IoT Hạ tầng giao thông đô thị lớn

Yêu cầu người dùng theo mô hình MoSCoW

  • Must have: Cung cấp xung Clock chuẩn $1\text{Hz}$; đếm lùi chính xác thời gian các pha Đỏ - Vàng - Xanh; khóa chéo an toàn (Interlocking logic - không bao giờ bật 2 đèn Xanh cùng lúc).
  • Should have: Khả năng nạp lại giá trị đếm ban đầu tự động qua chân Parallel Load ($\overline{\text{PL}}$); LED 7 đoạn hiển thị rõ nét không bị hiện tượng bóng ma (ghosting).
  • Could have: Nút bấm can thiệp chuyển chế độ cưỡng bức (Manual override) qua nút nhấn.
  • Won't have: Thuật toán quét luồng xe bằng Camera AI hoặc kết nối SCADA từ xa.

Thiết kế hệ thống

Hệ thống được module hóa thành 7 khối chức năng chính:

graph TD
    A[Khối Nguồn: 220VAC sang 12V/5V DC] --> B[Khối Tạo Xung Clock 1Hz: NE555]
    A --> C[Khối Đếm BCD: 4x 74LS192]
    A --> D[Khối Giải Mã: 4x 74LS247]
    A --> E[Khối So Sánh Logic: 74LS04, 74HC32, CD4081, CD4011]
    
    B -->|Xung 1s| C
    C -->|Mã BCD 4-bit| D
    C -->|Dữ liệu trạng thái| E
    D -->|Cathode drive| F[Khối Hiển Thị: 4x LED 7 Đoạn Anode Chung]
    E -->|Kích trạng thái pha| G[Cụm Đèn Giao Thông: LED Đỏ / Vàng / Xanh]
    E -->|Tín hiệu Reset/Load| C
    H[Khối Cài Đặt: DIP Switch & Nút Nhấn] -->|Preset Data| C

Bảng thông số linh kiện và công nghệ (Technology Stack)

STT Ký hiệu linh kiện Chức năng kỹ thuật Điện áp hoạt động Thông số định mức chính
1 NE555P (Texas Instruments) Bộ dao động đa hài tạo xung Clock $4.5\text{V} - 15\text{V}$ $I_{\text{out}} = 200\text{mA}$, Sai số tần số $1%$
2 SN74LS192N Bộ đếm BCD Decade Up/Down Counter $4.75\text{V} - 5.25\text{V}$ $f_{\text{max}} = 40\text{MHz}$, $I_{\text{sink}} = 8\text{mA}$
3 SN74LS247N IC giải mã BCD sang LED 7 đoạn (Open Collector) $4.75\text{V} - 5.25\text{V}$ $V_{\text{OH}} = 15\text{V}$, $I_{\text{sink}} = 3.2\text{mA} - 24\text{mA}$
4 SN74LS04N 6 cổng đảo NOT Logic Inverter $4.75\text{V} - 5.25\text{V}$ Propagation delay $t_{\text{pd}} = 9\text{ns}$
5 SN74HC32N 4 cổng OR 2 ngõ vào $2.0\text{V} - 6.0\text{V}$ $t_{\text{pd}} = 11\text{ns}$, Dòng ngõ ra $25\text{mA}$
6 CD4081BE 4 cổng AND 2 ngõ vào (CMOS) $3.0\text{V} - 18\text{V}$ Kháng nhiễu cao, $I_{\text{in}} = 10\text{pA}$
7 CD4011BE 4 cổng NAND 2 ngõ vào (CMOS) $3.0\text{V} - 18\text{V}$ Công suất tiêu tán thấp $10\text{nW}$
8 LM7812 / LM7805 IC ổn áp tuyến tính 3 cực (TO-220) $V_{\text{in}} = 14\text{V} - 35\text{V}$ $V_{\text{out}} = 12\text{V}/5\text{V} \pm 4%$, $I_{\text{max}} = 1.5\text{A}$
9 Cầu Diode 3A & Tụ $1000\mu\text{F}$ Chỉnh lưu toàn kỳ và lọc gợn sóng $V_{\text{RRM}} = 700\text{V}$ Dòng tải định mức $3\text{A}$, gợn điện áp $\Delta V < 5%$

Methodology

Dự án áp dụng quy trình thiết kế phần cứng chuẩn V-Model dành cho hệ thống điện tử nhúng:

  • Giai đoạn 1 (Yêu cầu & Tính toán lý thuyết): Xác lập bảng chân trị logic (Truth Table), giải phương trình trạng thái logic bằng phương pháp bìa Karnaugh (K-map), tính toán trị số R-C cho NE555.
  • Giai đoạn 2 (Mô phỏng EDA): Vẽ Schematic trên Proteus ISIS, tiến hành mô phỏng số và phân tích tín hiệu thời gian (Digital Timing Analysis).
  • Giai đoạn 3 (Layout PCB & Thi công): Thiết kế đường mạch trên Proteus ARES, xuất file Gerber/PDF in nhiệt, ngâm hóa chất ăn mòn $\text{FeCl}_3$, khoan chân linh kiện và hàn ráp.
  • Giai đoạn 4 (Kiểm thử & Tối ưu hóa): Đo kiểm điện áp tại các Node, kiểm tra méo xung Clock bằng máy hiện sóng Oscilloscope, kiểm tra logic khóa chéo.

Implementation và kết quả

Development process

1. Tính toán và thiết kế khối tạo xung NE555

Mạch dao động đa hài (Astable Multivibrator) sử dụng NE555 để tạo chu kỳ xung nhịp $T = 1.0\text{ s}$ ($f = 1\text{ Hz}$).

// Công thức tính toán chu kỳ và tần số mạch dao động đa hài NE555
// t_high: thời gian nạp tụ qua (R1 + R2)
// t_low:  thời gian xả tụ qua R2
t_high = ln(2) * (R1 + R2) * C;     // t_high = 0.693 * (R1 + R2) * C
t_low  = ln(2) * R2 * C;            // t_low  = 0.693 * R2 * C
T_total = t_high + t_low = 0.693 * (R1 + 2 * R2) * C;
Frequency = 1.0 / T_total;

Thông số tính toán thực tế:

  • Chọn tụ hóa $C = 100\mu\text{F}$, $R_1 = 10\text{ k}\Omega$.
  • Để đạt $T = 1.0\text{ s}$, ta cấu hình biến trở tinh chỉnh $R_2 \approx 2.2\text{ k}\Omega - 6.5\text{ k}\Omega$.
  • Điện áp đầu ra tại chân 3 kích trực tiếp vào chân xung đếm xuống $\text{CPD}$ (Pin 4) của IC 74LS192 hàng đơn vị.

2. Thiết kế tầng đếm lùi ghép tầng (Cascade Down-Counter 74LS192)

IC 74LS192 là bộ đếm BCD đồng bộ có sẵn lối vào nạp dữ liệu song song không đồng bộ ($\overline{\text{PL}}$ - Pin 11) và chân mượn xung ($\overline{\text{TCD}} / \overline{\text{BORROW}}$ - Pin 13).

  • Khi đếm lùi từ 9 về 0, tại thời điểm chuyển trạng thái từ 0 sang 9 tiếp theo, chân $\overline{\text{TCD}}$ phát ra một xung mức thấp ($0\text{V}$) có độ rộng bằng 1/2 chu kỳ xung nhịp.
  • Xung $\overline{\text{TCD}}$ của IC hàng đơn vị được nối thẳng vào chân $\text{CPD}$ (Pin 4) của IC hàng chục để giảm giá trị hàng chục đi 1 đơn vị.
       IC 74LS192 (Hàng Chục)                    IC 74LS192 (Hàng Đơn Vị)
     +-------------------------+               +-------------------------+
     |                         |               |                         |
     |                     CPD |<--------------| TCD (Pin 13)        CPD |<--- Xung Clock 1Hz
     |                         |    Xung Mượn  |                         |    từ NE555 (Pin 3)
     | Q3   Q2   Q1   Q0       |    (Borrow)   | Q3   Q2   Q1   Q0       |
     +--+----+----+----+-------+               +--+----+----+----+-------+
        |    |    |    |                          |    |    |    |
        v    v    v    v                          v    v    v    v
       Mã BCD Hàng Chục                          Mã BCD Hàng Đơn Vị
     (Đưa vào 74LS247 #1)                       (Đưa vào 74LS247 #2)

3. Khối giải mã và điều khiển hiển thị 74LS247

IC 74LS247 nhận mã BCD 4-bit ($A, B, C, D$) từ 74LS192 và giải mã thành tín hiệu mức thấp (Active Low) kích mở từng thanh LED $a, b, c, d, e, f, g$ trên LED 7 đoạn Anode chung ($V_{\text{CC}} = +5\text{V}$). Các điện trở hạn dòng $330\Omega$ được mắc nối tiếp tại từng ngõ ra để duy trì dòng qua LED ở mức an toàn $I_{\text{LED}} \approx 10\text{mA} - 15\text{mA}$.

Testing và validation

Quá trình đo kiểm thực nghiệm được thực hiện trên cả phần mềm mô phỏng và phần cứng thực tế:

Hạng mục kiểm thử Giá trị thiết kế lý thuyết Kết quả mô phỏng Proteus Kết quả đo thực tế phần cứng Đánh giá sai số
Tần số xung Clock (NE555) $1.000\text{ Hz}$ $1.002\text{ Hz}$ $0.994\text{ Hz}$ (Hiệu chỉnh biến trở) Sai số $< 0.6%$
Điện áp nguồn VCC sau LM7805 $+5.00\text{ V}$ $+5.00\text{ V}$ $+4.96\text{ V}$ Độ lệch $0.8%$
Độ sụt áp LED 7 đoạn $1.8\text{V} - 2.2\text{V}$ $2.00\text{ V}$ $1.92\text{ V}$ Đạt chuẩn an toàn
Thời gian đáp ứng chuyển pha $0.00\text{ ms}$ $45\text{ ns}$ (delay logic) Tức thời ($< 1\mu\text{s}$) Không có độ trễ thị giác
Dòng tiêu thụ toàn mạch $380\text{ mA}$ $340\text{ mA}$ $365\text{ mA}$ Đạt hiệu suất nguồn 
Dạng sóng xung Clock và trạng thái chuyển mạch logic:
NE555 Output (Pin 3): ___|---|___|---|___|---|___|---|___ (Chu kỳ chuẩn 1.0s)
74LS192 Unit Count  :   9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | 9 ...
Borrow Pulse (Pin13): ----------------------------------------|___|--- (Kích hạ hàng chục)
Traffic Phase State : [========= ĐÈN XANH (25s) =========][= VÀNG (5s) =][== ĐỎ (30s) ==]

Kết quả đạt được

  1. Mạch đếm chính xác 100%: Không xảy ra hiện tượng nhảy bước (skip counts) hoặc đếm sai mã BCD khi chuyển từ 10 về 09 hay từ 00 nạp lại 25.
  2. Khóa liên động logic chuẩn xác: 100% thời gian hoạt động không xuất hiện trạng thái lỗi 2 đèn Xanh cùng bật hoặc 2 đèn Đỏ cùng tắt bất thường.
  3. Mạch in thẩm mỹ, độ bền cơ học cao: Mạch in được phủ lớp chống oxy hóa, đường mạch tín hiệu rộng $25\text{ mil}$, đường nguồn $45\text{ mil}$ đảm bảo khả năng chịu dòng và tản nhiệt tốt.

Đổi mới và đóng góp

  • Kiến trúc phần cứng thuần túy (Pure Hardware Determinism): Khác với các giải pháp dựa trên vi điều khiển có nguy cơ treo vi xử lý do tràn bộ nhớ (stack overflow) hoặc xung sét lan truyền làm hỏng chương trình Flash, mạch IC số có tính chất "chạy vĩnh cửu" (Fault-tolerant) chỉ cần duy trì nguồn cấp.
  • Tối ưu hóa tầng logic phối hợp: Sử dụng kết hợp tối ưu giữa dòng vi mạch TTL tốc độ cao (74LS series) và CMOS tiêu thụ điện thấp (CD4000 series), cân bằng tối đa giữa tốc độ đáp ứng và công suất tiêu hao.
  • Khả năng tùy biến chu kỳ phần cứng: Mạch cho phép mở rộng ghép nối thêm các bộ giải mã địa chỉ hoặc công tắc gạt DIP Switch để lập trình lại thời gian các pha đèn (ví dụ: $15\text{s} - 3\text{s} - 18\text{s}$ hoặc $45\text{s} - 5\text{s} - 50\text{s}$) mà không cần nạp lại mã nguồn.
  • Đóng góp giáo dục & kỹ thuật: Cung cấp tài liệu mẫu mực về phương pháp phân tích, thiết kế và thi công mạch số từ gốc rễ, giúp sinh viên và kỹ sư hiểu sâu sắc bản chất logic phần cứng bên dưới các lớp trừu tượng hóa của vi điều khiển hiện đại.

Ứng dụng thực tế và triển khai

Kịch bản ứng dụng thực tiễn

  • Hệ thống điều khiển giao thông nội bộ: Ứng dụng hiệu quả tại các giao lộ nội khu nhà máy, khu công nghiệp, bến bãi logistic cảng biển hoặc khuôn viên trường đại học có lưu lượng di chuyển trung bình.
  • Mô hình thí nghiệm - Đào tạo thực hành: Module tiêu chuẩn phục vụ giảng dạy môn học Kỹ thuật số, Mạch điện tử 2, và Đồ án thiết kế hệ thống nhúng/tự động hóa.
  • Hệ thống cảnh báo an toàn mỏ hầm lò/công trường: Ứng dụng phân luồng một chiều tại các đường hầm hẹp yêu cầu hệ thống điều khiển cực kỳ bền bỉ, không phụ thuộc vào hệ điều hành hay phần mềm.
                      +-----------------------------+
                      |   Lưới Điện 220V/50Hz       |
                      +--------------+--------------+
                                     |
                                     v
                      +-----------------------------+
                      |  Bộ Biến Áp Cách Ly 9VAC    |
                      +--------------+--------------+
                                     |
                                     v
                      +-----------------------------+
                      |   Hộp Điều Khiển Trung Tâm  |
                      | (Bo Mạch IC Số Chống Nhiễu) |
                      +-------+-------------+-------+
                              |             |
            +-----------------+             +-----------------+
            v                                                 v
+-----------------------+                         +-----------------------+
|  Trụ Đèn Tuyến Trục 1 |                         |  Trụ Đèn Tuyến Trục 2 |
| - LED 7 Đoạn Đếm Lùi  |                         | - LED 7 Đoạn Đếm Lùi  |
| - Cụm Đèn Xanh/Vàng/Đỏ|                         | - Cụm Đèn Xanh/Vàng/Đỏ|
+-----------------------+                         +-----------------------+

Phân tích chi phí và hiệu quả đầu tư (Cost-Benefit Analysis)

Hạng mục chi phí Mạch IC số (Giải pháp đề xuất) Hệ thống Vi điều khiển MCU Hệ thống PLC Công nghiệp
Chi phí linh kiện phần cứng 185.000 VNĐ 420.000 VNĐ 3.500.000 VNĐ
Chi phí bản quyền phần mềm nạp 0 VNĐ 150.000 VNĐ (Mạch nạp) 8.000.000 VNĐ (License TIA Portal)
Chi phí bảo trì / thay thế IC hỏng 5.000 - 15.000 VNĐ/IC Thay nguyên bo MCU 1.000.000 VNĐ/Module
Thời gian hoàn vốn (ROI) Tức thì trong đào tạo 6 - 12 tháng 24 - 36 tháng

Hạn chế và hướng phát triển

Hạn chế kỹ thuật hiện tại

  • Mật độ linh kiện cao: Do sử dụng IC rời rạc, số lượng chân hàn lớn (trên 150 điểm hàn), làm tăng nguy cơ hỏng mối hàn nếu chịu rung lắc mạnh.
  • Chu kỳ cố định: Muốn thay đổi chu kỳ đếm phải can thiệp phần cứng (chỉnh biến trở hoặc nối lại chân nạp dữ liệu $\text{PL}$).
  • Kích thước bo mạch: Kích thước bo mạch in ($15\text{cm} \times 12\text{cm}$) lớn hơn so với giải pháp dùng 1 vi điều khiển SoC tích hợp ($5\text{cm} \times 5\text{cm}$).

Hướng nâng cấp và phát triển

  1. Tích hợp cảm biến áp điện / Cảm biến tiệm cận: Bổ sung mạch đếm mật độ xe để kích hoạt mạch chuyển mạch ưu tiên tuyến đường có mật độ cao.
  2. Chuyển đổi sang công nghệ CPLD/FPGA: Gom toàn bộ logic của các IC 74LS/CD4000 vào một chip CPLD (ví dụ: Altera MAX II EPM240) sử dụng ngôn ngữ mô tả phần cứng VHDL/Verilog, giúp thu nhỏ kích thước mạch xuống 80%.
  3. Nguồn dự phòng Hybrid Solar-Grid: Tích hợp mạch sạc ắc quy năng lượng mặt trời tự động chuyển đổi khi mất lưới điện $220\text{V AC}$.

Đối tượng hưởng lợi

  • Sinh viên ngành Kỹ thuật Điện - Điện tử, Tự động hóa: Nắm vững nguyên lý hoạt động của các họ IC kinh điển (555, 74LS192, 74LS247), củng cố kỹ năng phân tích bảng trạng thái và kỹ thuật layout mạch in thực tế.
  • Kỹ sư bảo trì hệ thống công nghiệp: Hiểu sâu kiến trúc logic rời rạc để dễ dàng sửa chữa, thay thế linh kiện tương đương trên các tủ điều khiển cổ điển mà không cần mã nguồn gốc.
  • Các cơ sở giáo dục nghề nghiệp: Sở hữu bộ giáo cụ trực quan, độ bền cao, chi phí cực rẻ để trang bị đại trà cho các phòng thí nghiệm điện tử cơ bản.

Câu hỏi thường gặp

1. Yêu cầu nguồn cấp để mạch hoạt động ổn định là gì?

Hệ thống sử dụng biến áp cách ly hạ áp từ $220\text{V AC}/50\text{Hz}$ xuống $9\text{V AC} - 12\text{V AC}$, qua cầu Diode $3\text{A}$ và tụ lọc gợn sóng $1000\mu\text{F}/25\text{V}$. IC ổn áp LM7805/LM7812 sẽ ghim áp chuẩn $+5\text{V DC} \pm 5%$ cấp cho toàn bộ dàn IC logic TTL và $+12\text{V DC}$ cho cụm LED công suất. Nguồn điện phải đảm bảo dòng tải tối thiểu $1.0\text{A}$.

2. Làm thế nào để cân chỉnh thời gian đếm lùi chính xác đúng 1 giây?

Thời gian 1 giây phụ thuộc vào chu kỳ dao động của IC NE555: $T = 0.693 \times (R_1 + 2R_2) \times C$. Trên bo mạch, $R_2$ được thiết kế dưới dạng biến trở vi chỉnh nhiều vòng (Multi-turn Trimmer Potentiometer) $10\text{k}\Omega$. Sử dụng đồng hồ tần số (Frequency Counter) hoặc Oscilloscope đo tại chân 3 của NE555 và xoay biến trở cho đến khi tần số hiển thị đạt chính xác $1.000\text{ Hz}$.

3. Có sự xung đột logic nào giữa IC dòng TTL (74LS) và CMOS (CD4000) không?

Có sự khác biệt về ngưỡng điện áp logic. Khi ghép nối ngõ ra TTL (74LS) sang ngõ vào CMOS (CD4000) ở cùng nguồn cấp $5\text{V}$, mức điện áp cao $V_{\text{OH}}$ của TTL ($\sim 2.7\text{V} - 3.4\text{V}$) có thể rơi vào vùng bất định của CMOS ($V_{\text{IH(min)}} \approx 3.5\text{V}$). Giải pháp xử lý triệt để trong mạch là mắc thêm điện trở kéo lên nguồn (Pull-up resistor $4.7\text{k}\Omega - 10\text{k}\Omega$) tại các đường tín hiệu giao tiếp giữa hai họ IC.

4. Xử lý như thế nào nếu LED 7 đoạn hiển thị sai số hoặc bị nhấp nháy (Ghosting)?

Hiện tượng hiển thị sai số thường do 3 nguyên nhân:

  1. Nối sai thứ tự chân mã hóa $A, B, C, D$ từ 74LS192 sang 74LS247.
  2. Thiếu tụ lọc nguồn cục bộ $0.1\mu\text{F}$ (Bypass Capacitor) đặt sát chân VCC/GND của từng IC gây sụt áp cục bộ khi chuyển mạch.
  3. Chân Lamp Test ($\text{LT}$ - Pin 3) hoặc Ripple Blanking Input ($\text{RBI}$ - Pin 5) của 74LS247 chưa được kéo lên mức cao ($+5\text{V}$).

5. Có thể mở rộng hệ thống cho ngã tư có đèn rẽ trái độc lập không?

Hoàn toàn khả thi. Kỹ sư chỉ cần mở rộng thêm các tầng đếm 74LS192 và bổ sung các cổng logic AND/OR để giải mã thêm pha "Rẽ trái". Bằng cách thiết lập lại ma trận diode hoặc cổng logic ngõ vào chân $\overline{\text{PL}}$, chu kỳ 4 pha (Đi thẳng 1 - Rẽ trái 1 - Đi thẳng 2 - Rẽ trái 2) sẽ được thực thi tuần tự hoàn hảo.

Kết luận

Đồ án "Thiết kế mạch đèn giao thông sử dụng IC số" đã giải quyết trọn vẹn bài toán tự động hóa điều khiển đèn tín hiệu giao thông thông qua tư duy thiết kế phần cứng logic thuần túy. Dự án chứng minh tính khả thi tuyệt đối, độ tin cậy vượt trội và chi phí tối ưu của các vi mạch số kinh điển như NE555, 74LS192 và 74LS247. Kết quả nghiên cứu không chỉ mang lại một sản phẩm phần cứng hoàn chỉnh chạy ổn định trong thực tế mà còn đóng góp một tài liệu kỹ thuật có giá trị tham khảo cao cho công tác nghiên cứu, học tập và ứng dụng kỹ thuật số trong lĩnh vực điều khiển tự động.