Thiết Kế Và Hiện Thực IP Ethernet 1Gbit Trong Khóa Luận Tốt Nghiệp Kỹ Thuật Máy Tính

Khóa luận tốt nghiệp kỹ thuật máy tính tập trung thiết kế và hiện thực IP Ethernet 1Gbit, ứng dụng công nghệ hiện đại trong lĩnh vực mạng máy tính.

Chuyên ngành

Kỹ thuật máy tính

Người đăng

Ẩn danh

Thể loại

Khóa luận tốt nghiệp

2023

66
4
0

Phí lưu trữ

30 Point

Mục lục chi tiết

LỜI CẢM ƠN

1. CHƯƠNG 1: LÝ DO CHỌN ĐỀ TÀI

1.1. Mục tiêu và phương pháp thực hiện

1.2. TỔNG QUAN VỀ ETHERNET

2. CHƯƠNG 2: TỔNG QUAN VỀ ETHERNET

2.1. Tổng quan mô hình OSI

2.2. Phạm vi của IP Ethernet trong mô hình OSI

2.3. Tổng quan về Media Access Control (MAC)

2.3.1. Địa chỉ MAC

2.4. Tổng quan về Media Independent Interface (MII)

2.4.1. Gigabit Media Independent Interface (GMII)

2.5. Frame

3. CHƯƠNG 3

4. CHƯƠNG 4: HIỆN THỰC TRÊN PHẦN CỨNG

4.1. Kiểm thử chức năng của IP Ethernet 1Gbit/s trên FPGA

4.2. Kịch bản thử nghiệm

4.3. Xây dựng mô hình trên phần mềm Vivado

4.4. Tài nguyên sử dụng trên phần cứng

4.5. Tích hợp IP Ethernet vào một hệ thống SoC

4.5.1. Xây dựng hệ thống SoC

4.5.2. Xây dựng hệ thống SoC trên phần mềm Vivado

4.5.3. Xây dựng chương trình trên phần mềm Vitis

4.6. Tài nguyên phần cứng sử dụng

4.7. Khó khăn gặp phải

4.8. Hướng phát triển

DANH MỤC HÌNH

DANH MỤC BẢNG

DANH MỤC TỪ VIẾT TẮT

TÓM TẮT KHÓA LUẬN

Tóm tắt

I. Thiết kế mạng

Khóa luận tập trung vào thiết kế mạng dựa trên IP Ethernet 1Gbit/s, đảm bảo tuân thủ tiêu chuẩn IEEE 802.3. Mục tiêu chính là thiết kế một hệ thống mạng có khả năng giao tiếp với PC và truyền nhận dữ liệu hiệu quả. Thiết kế hệ thống mạng bao gồm việc xử lý các Ethernet frame, IPv4 packet, và UDP datagram, đảm bảo các giao thức được thực hiện đúng quy trình. Việc tích hợp IP Ethernet vào hệ thống SoC là một yếu tố quan trọng, giúp tối ưu hóa tài nguyên phần cứng.

1.1. Mục tiêu thiết kế

Mục tiêu của khóa luận là thiết kế và hiện thực IP Ethernet 1Gbit/s trên FPGA, đảm bảo khả năng nhận và gửi các gói tin Ethernet. Quá trình nhận dữ liệu bao gồm việc trích xuất thông tin từ các gói tin Ethernet, trong khi quá trình gửi dữ liệu đòi hỏi việc đóng gói thông tin thành các gói tin hoàn chỉnh. Thiết kế phần cứng mạng cần tuân thủ các giao thức tiêu chuẩn như MII, GMII, và AXI4.

1.2. Phương pháp thực hiện

Để hiện thực IP Ethernet 1Gbit/s, khóa luận sử dụng các công cụ như Vivado để biên dịch và triển khai thiết kế trên FPGA. Các giao thức như MII, GMII, và AXI4 Stream được nghiên cứu kỹ lưỡng để đảm bảo tính tương thích và hiệu quả. Quá trình thực hiện bao gồm việc xây dựng các module như MAC, IPv4, và UDP, cùng với việc tích hợp chúng vào một hệ thống SoC hoàn chỉnh.

II. Hiện thực mạng

Phần hiện thực mạng tập trung vào việc triển khai IP Ethernet 1Gbit/s trên FPGA. Các module chính như MAC, IPv4, và UDP được thiết kế và tích hợp vào hệ thống SoC. Quá trình hiện thực bao gồm việc kiểm thử chức năng của IP Ethernet trên FPGA, đảm bảo khả năng giao tiếp với PC và truyền nhận dữ liệu ở tốc độ 1Gbit/s. Kết quả thử nghiệm cho thấy IP Ethernet hoạt động ổn định và đáp ứng được các yêu cầu đề ra.

2.1. Kiểm thử chức năng

Quá trình kiểm thử bao gồm việc xây dựng các kịch bản thử nghiệm để đánh giá hiệu năng của IP Ethernet. Các kịch bản bao gồm việc gửi và nhận các gói tin ARP, IPv4, và UDP trên FPGA. Kết quả cho thấy IP Ethernet có khả năng xử lý các gói tin một cách chính xác và đạt được tốc độ truyền dữ liệu 1Gbit/s.

2.2. Tích hợp vào hệ thống SoC

Khóa luận cũng tập trung vào việc tích hợp IP Ethernet vào một hệ thống SoC sử dụng soft processor để điều khiển và cấu hình. Quá trình tích hợp bao gồm việc xây dựng hệ thống trên Vivado và sử dụng Vitis để phát triển phần mềm điều khiển. Kết quả cho thấy hệ thống có khả năng nhận dữ liệu, tuy nhiên vẫn gặp một số khó khăn trong việc gửi dữ liệu.

III. Công nghệ Ethernet

Khóa luận nghiên cứu sâu về công nghệ Ethernet, đặc biệt là 1Gbit Ethernet và các giao thức liên quan như MII, GMII, và AXI4. Các giao thức này đóng vai trò quan trọng trong việc đảm bảo tính tương thích và hiệu quả của IP Ethernet. Công nghệ mạng được áp dụng trong khóa luận bao gồm việc xử lý các Ethernet frame, IPv4 packet, và UDP datagram, đảm bảo dữ liệu được truyền nhận một cách chính xác và an toàn.

3.1. Giao thức MII và GMII

MIIGMII là các giao diện tiêu chuẩn giữa MACPHY, đảm bảo tính tương thích giữa các thiết bị mạng khác nhau. GMII hỗ trợ tốc độ truyền dữ liệu lên đến 1Gbit/s, với các tín hiệu truyền và nhận được định nghĩa rõ ràng. Khóa luận sử dụng GMII để đảm bảo hiệu suất và tính ổn định của IP Ethernet.

3.2. Giao thức AXI4

AXI4 là giao thức giao tiếp giữa các module trong hệ thống SoC, đảm bảo tính linh hoạt và hiệu quả trong việc truyền dữ liệu. Khóa luận sử dụng AXI4 Stream để kết nối các module như MAC, IPv4, và UDP, đảm bảo dữ liệu được truyền nhận một cách liền mạch và hiệu quả.

IV. Ứng dụng Ethernet

Khóa luận không chỉ tập trung vào thiết kế và hiện thực IP Ethernet 1Gbit/s mà còn nghiên cứu các ứng dụng Ethernet trong thực tế. IP Ethernet được tích hợp vào hệ thống SoC, mở ra nhiều khả năng ứng dụng trong các thiết bị nhúng và hệ thống mạng tốc độ cao. Kết quả của khóa luận cho thấy tiềm năng lớn của IP Ethernet trong việc phát triển các giải pháp mạng hiện đại và hiệu quả.

4.1. Ứng dụng trong hệ thống nhúng

IP Ethernet có thể được tích hợp vào các hệ thống nhúng để cung cấp khả năng kết nối mạng tốc độ cao. Việc sử dụng FPGASoC giúp tối ưu hóa tài nguyên phần cứng, đồng thời đảm bảo tính linh hoạt và hiệu quả trong việc triển khai các ứng dụng mạng.

4.2. Phát triển trong tương lai

Khóa luận cũng đề xuất các hướng phát triển trong tương lai, bao gồm việc cải thiện hiệu suất của IP Ethernet và mở rộng khả năng ứng dụng trong các hệ thống mạng phức tạp hơn. Việc nghiên cứu sâu hơn về các giao thức mạng và công nghệ phần cứng sẽ giúp nâng cao hiệu quả và tính ứng dụng của IP Ethernet.

21/02/2025

Trích đoạn nội dung tài liệu

phần mở đầu, phần đệm trước khi đưa dữ liệu xử lý ở giao thức cao hơn. Địa chi MAC Địa chi MAC là một day số có độ rộng 48 bit của phần cứng máy tính, được nhà sản xuất thiết lập có định lên card mạng. Địa chi MAC có thể hiéu như là địa chỉ vật lý của thiết bị mạng đó, muốn gửi dữ liệu đến thiết bị thì phải biết địa MAC của thiết bị đó. Địa chi MAC bao gồm 6 byte, được biểu diễn bằng 6 cặp chữ số và được ngăn cách bởi dấu hai chấm.

Địa chỉ Mac có 3 loại: Unicast, Broadcast, Multicast. e Unicast: Dia chi Unicast MAC được sử dụng cho máy nguồn, là địa chỉ mà nó chỉ được gửi đến một thiết bị mạng cụ thể. Nếu LSB của byte đầu tiên của một địa chỉ MAC có gia trị là 0, thì địa chi MAC nay chỉ tiếp cận một card mạng nhận. © Multicast: Địa chi Multicast dùng để gửi dữ liệu đến nhóm thiết bị.

Đối với địa chỉ Multicast ở tầng Data link, LSB của byte đầu tiên của một địa chỉ MAC có giá trị 1. Vi du, IEEE sẽ cung cấp các địa chỉ 01-80-C2-xx-xx-xx (01-80-C2-00-00-00 đến 01-80-C2-FF-FF-FF) cho các địa chỉ của các nhóm thiết bị để kết nối với nhau. e_ Broadcast: Địa chi Broadcast có tất cả các bit đều mang giá trị 1 (FF-FF-FF- FF-FF-FF). Các frame có địa chi MAC là FF-FF-FF-FF-FF-FF sẽ được kết nỗi với mọi máy tính thuộc mang LAN đó.

Media Independent Interface 2. Tổng quan về Media Independent Interface (MII) Media-independent interface (MII) được định nghĩa là một giao diện tiêu chuẩn dé kết nối khối MAC thuộc tang datalink tới tầng vat lý của mô hình OSI. Media independent ở đây có nghĩa là các loại thiết bị PHY khác nhau, với các loại kết nối khác nhau (ví dụ như cáp xoắn, cáp đồng trục, cáp quang,.), đều có thể dựa vào chuẩn đã được quy định trước mà kết nối tới MAC mà không phải thay đồi thiết kế. Do đó, bat kỳ khối MAC nào cũng có thé kết nói được tới một PHY bat kỳ.

Dữ liệu được chạy ở tốc độ 25 MHz dé dat được thông lượng 100 Mbit/s. Thiết kế MII ban đầu đã được mở rộng để hỗ trợ giảm tín hiệu và tăng tốc độ. Một số phiên bản được phát triển của Ethernet được liệt kê trong Bảng 2.2: Các phiên bản của MII và tốc độ tương thích Tên biến thé Tốc độ Reduced media-independent interface (RMII) 100Mbit/s Gigabit media-independent interface (GMII) 1000Mbis/s Reduced gigabit media-independent interface (RGMII) 1000MbiUs Serial media-independent interface (SMII) Serial gigabit media-independent interface (serial GMII, SGMII) | 1000Mbit/s High serial gigabit media-independent interface (HSGMII) 2.5Gbit/s Quad serial gigabit media-independent interface (QSGMII) SGbit/s 10-gigabit media-independent interface (XGMII) 10Gbit/s 2. Gigabit Media Independent Interface (GMI) Vi khóa luận này thiết kế một IP Ethernet chuẩn 1 Gbit/s nên sẽ lựa chon phiên bản GMII dé tham khảo quy định các tín hiệu và tốc độ truyền nhận trên module MII.

The Gigabit media-independent Interface (GMII) là một giao diện giữa lớp con MAC và tầng Physical (Hình 2. Interface này hoạt động ở tốc độ lên đến 1000 Mbit/s, được triển khai bằng giao diện dữ liệu có tốc độ 125 MHz với các đường dữ liệu 8 bit riêng biệt để nhận và truyền, và tương thích ngược với đặc điểm kỹ thuật MII và có thé hoạt động ở tốc độ dự phòng 10 hoặc 100 Mbit/s. [5] GMII lần đầu tiên được định nghĩa cho 1000BASE-X trong IEEE 802.3z-1998 và sau đó được kết hợp vào IEEE 802. Các tín hiệu truyền được mô tả trong Bảng 2.3: Các tín hiệu truyền với GMII [5] Tên tínhiệu | Mô tả GTXCLK Tín hiệu Clock cho gigabit TX (125Mhz) TXD[7:0] Dữ liệu truyền TXEN Tín hiệu cho phép truyền TXER Tín hiệu lỗi (sử dụng dé dé cố ý làm hỏng gói dit liệu nếu cần ) Các tín hiệu nhận được mô tả trong Bảng 2.4: Các tín hiệu nhận với GMII [Š] Tên tínhiệu | Mô tả RXCLK Tín hiệu Clock nhận dữ liệu RXD[7:0] Dữ liệu nhận RXDV Xác nhận dữ liệu hợp lệ RXER Tín hiệu báo dữ liệu lỗi gmii_rx_ clk | gmii_‹_ dv gmii_rxd x xén5 D1 )< KX D2XD3 )xÉn0è< D6 << D6 D7 Dạ XDI x gmii_r_er [I Tin hiệu nhận lỗi, Bỏ Z qua dữ liệu này trong Payload Hình 2.3: Sơ đồ định thời của GMII Rx gmii_tx clk | omit | gmibd ¢ x end D1 X02 XD3 KX D4 D6 X DEX D7 KDB XDIX x —»> gmii_t_er Hình 2.4: So đồ định thời của GMII Tx 2.

Frame 10 Dữ liệu từ tầng cao nhất trong mô hình mạng được gói gọn trong tầng tiếp theo, sau đó dữ liệu tầng này tiếp tục được gói gọn trong tầng tiếp theo, việc đóng gói này xảy ra ở mỗi cấp độ của giao thức. Quá trình đóng gói trong phạm vi khóa luận nay có thé dễ dàng hiểu được khi nhìn vào Hình 2. Việc đóng gói dữ liệu cung cấp tính trừu tượng cho các giao thức, giao thức cao nhất sẽ gửi dữ liệu xuống các lớp khác. Dữ liệu bắt đầu đóng gói cho đến khi chúng đến lớp cuối cùng và dữ liệu được truyền đi.

Điều này đơn giản hóa việc giao tiếp và tương tác giữa các lớp. Ethernet frame 6 bytes 6 bytes 2 bytes 46 to 1500 bytes 4 bytes MAG DST MAC LENGTH SRC TYPE/ DAT | (CRC) | FCS Hình 2.6: Cấu trúc một frame Ethernet [3] Một frame Ethernet điển hình bao gồm hai phần chính: phần Header và phần Payload. Kích thước tối đa của phần Payload là 1500 byte; nhưng trong một số biến thé tốc độ cao của giao thức, hỗ trợ khả năng gửi các frame khổng 16 tăng giới hạn lên tới 9000 byte. [3] Các phần chính của frame Ethernet có thể được nhìn thấy trong Hình 2.6, em tiến hành giải thích từng trường thông tin: e Preamble and Start frame delimiter (SFD): Một gói Ethernet bắt dau bằng 7 byte Preamble và 1 byte Start Frame Dilimiter (SDF).

Phần mở dau (Preamble) bao gồm 56-bit xem kẽ các bit 0 và 1, cho phép dễ dàng đồng bộ giữa tín hiệu của hệ thống nhận dữ liệu với tốc độ nhận dir liệu từ bên gửi. Theo sau đó là 1 byte SDF có giá trị 0xD5 để đồng hóa mức byte và đánh dấu một frame mới đến. Các thiết bị truyền nhận dir liệu tốc độ theo chuẩn Gigabit Ethernet sử dụng bus GMII, là giao diện rộng có độ rộng 8 bit, do đó, chuỗi 11 Preamble mở dau và theo sau bởi SED sẽ là 0x55 0x55 0x55 0x55 0x55 0x55 0x55 0xD§ (theo byte). e Destination MAC address : Trường Destination Address theo sau trường Preamble.

Mỗi giao diện Ethernet được gán một địa chỉ 48 bit duy nhất, được gọi là địa chỉ phần cứng hoặc địa chỉ vật lý của giao diện. Trường địa chỉ đích nay chứa 48 bit địa chi Ethernet tương ứng với địa chỉ giao diện của trạm mà khung được gửi đi, ngoài ra địa chỉ này còn có thé là dia chi multicast hoặc broadcast. M6t giao dién Ethernet doc moi khung trong qua trinh nhan va thong qua it nhất trường địa chỉ đích. Nếu địa chỉ đích không không khớp với địa chỉ giao diện của một tram nào đó và cũng không khớp với địa chỉ multicast hoặc broadcast, thì nó sẽ được phép bỏ qua dữ liệu của khung này.

Dưới đây là hai tiêu chuan triển khai địa chi bit. e Source MAC address : Trường tiếp theo trong khung là Source Address (dia chỉ nguồn). Day là dia chỉ thực của thiết bị đã gửi khung. Địa chỉ nguồn không được sử dụng theo bat kỳ cách thức nào bởi giao thức Ethernet MAC, mặc dù nó phải luôn là địa chỉ unicast của thiết bị gửi khung.

Nó được cung cấp đề sử dụng các giao thức mạng cấp cao hơn và hỗ trợ khắc phục sự cố. Nó cũng được sử dụng bởi các bộ chuyền mạch để xây dựng một bảng liên kết các địa chỉ nguồn VỚI Các cổng chuyển mạch. Một trạm Ethernet sử dung dia chỉ vat lý của nó làm địa chỉ nguồn trong bat kỳ khung nào mà nó truyền đi. e EtherType: Trường thông tin này có thể đại diện cho hai thứ khác nhau: Đối với các giá trị lớn hơn 1536, nó cho biết giao thức lớp trên (tang Network) được đóng gói trong phần Payload.

Ví dụ: giao thức Ipv4 là 0x0800 trong trường Ethertype và giao thức ARP là 0x0806. Các khung Ethernet II sử dụng trường theo cách này. 12 Đối với các giá trị từ 0 đến 1500, nó biểu thị độ dài của tải trọng theo byte. e Payload Kích thướng tối thiểu của trường Payload là 42 byte khi trường tag 802.1Q được sử dụng và 46 byte nếu không sử dụng trường IEEE 802.

Nếu trọng tải ngắn hơn thì bắt buộc phải gắn phần đệm vào nhằm đảm bảo kích thước tối thiểu. Và kích thước tối đa của trường Payload là 1500 byte. e FCS Trường cuối cùng trong cả khung là trường trình tự kiểm tra khung (FCS - frame check sequence), còn được gọi là kiểm tra dự phòng theo chu kỳ (CRC - cyclic redundancy check). Trường 32 bit này chứa một giá trị được sử dụng dé kiểm tra tính toàn vẹn của các bit khác nhau trong các trường khung (không bao gồm phần mở đầu/SFD).

Giá trị này được tính bằng CRC, một đa thức được tính bằng cách sử dụng nội dung của trường đích, nguôn, kiểu (hoặc độ dài) và dữ liệu. Khi khung được tạo bởi trạm truyền, giá trị CRC đồng thời được tính toán. 32 bit của giá trị CRC là kết quả của phép tính này được đặt trong trường FCS khi khung được gửi đi. Hệ số x31 của da thức CRC được gửi dưới dạng bit đầu tiên của trường và hệ số x0 là bit cuối cùng.

CRC được tính toán lại bởi giao diện trong trạm nhận khi khung được đọc vào. Kết quả của phép tính thứ hai này được so sánh với giá trị được gửi trong trường FCS bởi trạm gốc. Nếu hai giá trị giống hệt nhau, thì trạm nhận được cung cấp mức độ đảm bảo cao rằng không có lỗi nào xảy ra trong quá trình truyền qua kênh Ethernet. Nếu các giá trị không giống nhau, thì giao diện có thể loại bỏ khung và tăng bộ đếm lỗi khung.

ARP packet Giao thức phân giải địa chi (ARP - Address Resolution Protocol) là một giao thức được sử dụng trong truyền thông để khám phá địa chỉ lớp liên kết của thiết bị được liên kết với địa chỉ lớp mạng đã cho. Giao thức này được định nghĩa trong IETF RFC 826. [9] 13 Trong trường hợp làm việc với Ipv4 qua Ethernet, giao thức ARP sẽ tìm địa chỉ MAC của một hệ thống cụ thể với mà địa chỉ IP tương ứng mà nó đã nhận được. Giao thức ARP là một giao thức rất quan trọng trong bộ giao thức Internet, vì Ipv4 cần giao thức đó đề có thé truyền thông điệp một cách chính xác.

Cấu trúc các trường thông tin của một ARP Packet được mô tả trong Hình 2.

Nội dung được bảo vệ bản quyền — Tải xuống đầy đủ

Thiết kế và hiện thực IP Ethernet 1Gbit trong khóa luận tốt nghiệp kỹ thuật máy tính là một tài liệu chuyên sâu tập trung vào việc thiết kế và triển khai hệ thống mạng Ethernet tốc độ cao 1Gbit, một yếu tố quan trọng trong lĩnh vực kỹ thuật máy tính. Tài liệu này cung cấp cái nhìn chi tiết về quy trình thiết kế, các thách thức kỹ thuật, và cách thức hiện thực hóa hệ thống mạng hiệu suất cao. Đây là nguồn tài nguyên quý giá cho sinh viên và kỹ sư muốn nâng cao kiến thức về mạng máy tính và ứng dụng công nghệ Ethernet trong các dự án thực tế.

Để mở rộng hiểu biết về các ứng dụng kỹ thuật khác, bạn có thể tham khảo Khoá luận tốt nghiệp tổng quát về truyền động điện một chiều đi sâu thiết kế mạch điều chỉnh tốc độ động cơ một chiều có đảo chiều công suất nhỏ cấp điện từ bộ biến đổi, tài liệu này tập trung vào thiết kế mạch điều khiển động cơ, một chủ đề liên quan đến kỹ thuật điều khiển và tự động hóa. Ngoài ra, Khoá luận tốt nghiệp thiết kế hệ thống chuông truyền động trên tàu thủy cung cấp góc nhìn về ứng dụng kỹ thuật trong ngành hàng hải, giúp bạn hiểu rõ hơn về các hệ thống truyền động phức tạp.

Mỗi tài liệu đều là cơ hội để bạn khám phá sâu hơn các chủ đề liên quan, từ đó nâng cao kiến thức và kỹ năng trong lĩnh vực kỹ thuật.