Bối cảnh và vấn đề nghiên cứu

Trong lĩnh vực giao thông thông minh, các hệ thống hỗ trợ tài xế nâng cao (Advanced Driver Assistance Systems - ADAS) đóng vai trò then chốt nhằm giảm thiểu rủi ro và hạn chế tai nạn. Sự phát triển của ADAS gắn liền với những tiến bộ của học sâu, đặc biệt là các mạng nơ-ron tích chập (Convolutional Neural Networks - CNNs) với khả năng phân loại làn đường và nhận diện vật thể đạt độ chính xác cao. Tuy nhiên, các mô hình CNN tiêu chuẩn đòi hỏi năng lực tính toán lớn, dẫn đến độ trễ xử lý cao và khó đáp ứng các yêu cầu thời gian thực (real-time) trên xe tự hành. Mặt khác, việc triển khai CNN trên các bộ xử lý đồ họa (GPU) gặp rào cản về mức tiêu thụ điện năng lớn, không tối ưu cho các hệ thống nhúng di động bị giới hạn về nguồn năng lượng.

Để giải quyết vấn đề trên, công nghệ vi mạch logic khả trình (Field-Programmable Gate Arrays - FPGA) được lựa chọn làm nền tảng tính toán thay thế. FPGA có khả năng tái cấu trúc phần cứng linh hoạt, cho phép thiết kế các mạch chuyên biệt nhằm tăng tốc thuật toán CNN và tối ưu hóa hiệu quả sử dụng năng lượng.

Khóa luận xác định 3 nhiệm vụ và mục tiêu nghiên cứu cụ thể:

  1. Kế thừa và đánh giá mô hình: Tái sử dụng kiến trúc phần cứng QuantLaneNet đã được hiện thực trên FPGA Virtex-7 VC707; xây dựng quy trình huấn luyện trên tập dữ liệu tự thu thập tại khuôn viên Trường Đại học Công nghệ Thông tin (UIT) và các điều kiện môi trường khác nhau; đánh giá theo thang đo chuẩn của TuSimple (Accuracy, False Positive - FP, False Negative - FN) với mục tiêu Accuracy đạt $94 \pm 3%$, FP và FN nằm trong khoảng $10 \pm 5%$.
  2. Thiết kế hệ thống giao tiếp xe tự hành: Xây dựng giải pháp kết nối giữa FPGA Virtex-7 VC707 và kit phát triển nhúng (như dòng Jetson TX2, Jetson Nano) thông qua chuẩn giao thức mạng Ethernet TCP/IP nhằm khắc phục các nhược điểm về độ tương thích phần cứng của giao tiếp PCI-E.
  3. Hiện thực thuật toán điều khiển góc lái: Xây dựng thuật toán xác định góc lái dựa trên vạch làn đường phát hiện được, hướng đến các chỉ tiêu vận hành: tốc độ xử lý khung hình đạt trên 25 FPS, tốc độ tối thiểu của xe đạt trên 10 km/h, xe bám sát làn đường và vận hành ổn định trong các điều kiện môi trường khác nhau.

Đối tượng nghiên cứu là phương thức định hướng tự động và mô hình tăng tốc mạng CNN cho xe tự hành trên phần cứng FPGA. Phạm vi thực nghiệm của đề tài tập trung vào tập dữ liệu giao thông nội bộ tại Trường Đại học Công nghệ Thông tin (ĐHQG-HCM), thực hiện kiểm thử trên kit đánh giá Xilinx Virtex-7 VC707 kết hợp máy tính điều khiển trong năm 2023.


Cơ sở lý thuyết và công nghệ nền tảng

Đề tài được xây dựng dựa trên các nền tảng lý thuyết và công nghệ chuyên ngành Kỹ thuật Máy tính và Hệ thống Nhúng:

  • Mạng nơ-ron tích chập (CNN): Khóa luận tổng hợp cấu trúc của mạng nơ-ron nhân tạo (ANN) gồm lớp đầu vào (Input layer), các lớp ẩn (Hidden layers) và lớp đầu ra (Output layer). Đối với dữ liệu ảnh, phép tích chập (Convolution 2D và 3D) sử dụng các bộ lọc (kernels) trượt trên ma trận điểm ảnh để trích xuất đặc trưng không gian cục bộ mà không làm bùng nổ số lượng trọng số. Các kỹ thuật đi kèm gồm:
    • Max Pooling / Average Pooling: Giảm kích thước không gian của ma trận đặc trưng, tiết kiệm chi phí tính toán.
    • Upsampling: Khôi phục kích thước không gian của ma trận.
    • Batch Normalization: Giảm hiện tượng dịch chuyển biến phối hợp nội bộ (internal covariate shift), giúp ổn định và tăng tốc độ hội tụ trong quá trình huấn luyện.
    • Dropout: Ngắt ngẫu nhiên một tỷ lệ nơ-ron để chống hiện tượng quá khớp (overfitting).
    • Hàm kích hoạt phi tuyến tính: Sử dụng Rectified Linear Unit (ReLU), LeakyReLU, Sigmoid và Hyperbolic Tangent (tanh) nhằm biểu diễn các quan hệ phi tuyến phức tạp trong dữ liệu.
  • Thị giác máy tính và phân loại cấp độ xe tự hành: So sánh giữa các phương pháp trích xuất đặc trưng thủ công truyền thống (biến đổi Hough Transform, bộ lọc cạnh Canny/Sobel) với phương pháp học sâu tự động trích xuất đặc trưng. Hệ thống cấp độ tự hành được phân loại theo chuẩn SAE J3016 (từ cấp 0 đến cấp 5) dựa trên sự kết hợp giữa các cảm biến (Camera, Lidar, Radar, sóng siêu âm) và cơ cấu chấp hành (actuators điều khiển góc lái, ga, phanh).
  • Phần cứng FPGA: Bản chất vi mạch bán dẫn lập trình được dựa trên các khối logic cấu hình được (CLB), khối xử lý tín hiệu số (DSP slice), bộ nhớ nội (Block RAM - BRAM) và các khối I/O. Khóa luận sử dụng kit phần cứng Xilinx Virtex-7 FPGA VC707 Evaluation Kit để triển khai mô hình phần cứng.
  • Mô hình mạng TCP/IP và giao thức Ethernet: Tiêu chuẩn IEEE 802.3 với mô hình 4 tầng (Network Access, Internet, Transport, Application). Cấu trúc khung truyền Ethernet bao gồm: Preamble (8 bytes), MAC Header (14 bytes), Payload/Data (46 đến 1500 bytes), IP Header (20 bytes cơ bản), TCP Header (20 bytes cơ bản) và chuỗi kiểm tra khung FCS/CRC (4 bytes). Quy trình truyền dữ liệu kiểm soát luồng hoạt động qua cơ chế bắt tay 3 bước (3-way handshake), quản lý socket qua các trạng thái (LISTEN, SYN-SENT, SYN-RECEIVED, ESTABLISHED, TIME-WAIT) và kết thúc kết nối bằng 4 bước gửi nhận cờ FIN/ACK.

Thiết kế và triển khai hệ thống

Hệ thống được thiết kế tích hợp giữa mô hình phần cứng tăng tốc CNN trên FPGA, thuật toán điều khiển góc lái hình học và giao thức truyền nhận hình ảnh qua mạng Ethernet.

1. Kiến trúc mô hình CNN QuantLaneNet

Mô hình nhận đầu vào là ảnh màu RGB kích thước $3 \times 256 \times 512$ điểm ảnh ($393.216\text{ bytes}$) và xuất ra 2 ma trận phân loại làn đường:

Input Image (3 x 256 x 512)
Ma trận đầu ra: C x 32 x 64                  Ma trận đầu ra: C x 32 x 1
  • Quy tắc giải mã ma trận: Ma trận Vertical range kích thước $C \times 32 \times 1$ có giá trị từ 0 đến 1; các vị trí có giá trị $> 0{,}5$ xác định hàng tương ứng có vạch làn đường cắt qua. Tại hàng đã chọn, vị trí hoành độ cụ thể của vạch làn được xác định bằng điểm có giá trị cực đại trong ma trận Row-wise classification kích thước $C \times 32 \times 64$. Số lượng làn đường $C$ được tùy biến về giá trị $C=2$ để phù hợp với môi trường đường nội bộ UIT.
  • Kích thước và tham số: Tổng kích thước đầu ra là $8.320\text{ bytes}$ (đối với 4 làn), giảm hơn 47 lần so với ảnh đầu vào. Tổng số lượng trọng số (weights) của mô hình là 76.323 tham số, bao gồm: 75.960 trọng số kernel, 344 bias, 17 hệ số macc_coeff và 2 hệ số layer_scale.

2. Giải thuật dự đoán góc lái

Giải thuật xác định tọa độ các điểm thuộc vạch làn và áp dụng phương pháp hồi quy tuyến tính để dựng hai đường biên làn trái và phải. Góc lái tối thiểu $\Phi$ và khoảng cách vuông góc $\mu$ được tính thông qua các hệ thức lượng giác:

$$\theta_l = \arctan\left(\frac{a_l}{b_l}\right), \quad \theta_r = \arctan\left(\frac{a_r}{b_r}\right)$$

Trong đó:

  • $h = 256\text{ pixels}$ (chiều cao ảnh), $w = 512\text{ pixels}$ (chiều rộng ảnh).
  • $b_l = b_r = \frac{w}{2} = 256\text{ pixels}$ (khoảng cách điểm chính giữa đáy ảnh theo trục hoành).
  • $a_l, a_r$: Khoảng cách từ tọa độ gốc giữa đáy ảnh $(h, 0)$ đến điểm đầu tiên của rìa làn trái và rìa làn phải.
Tình huống làn đường Điều kiện khoảng cách Góc lượng giác Khoảng cách lái $\mu$ Góc lái điều khiển $\Phi$
Đi thẳng $a_l \approx a_r$ $\Phi_l \approx \Phi_r$ $-30 \le \mu \le 30$ $\Phi = 0^\circ$ (giữ thẳng)
Rẽ phải $a_l > a_r$ $\Phi_l > \Phi_r$ $\mu < -30$ $\Phi$ mang giá trị âm
Rẽ trái $a_r < a_l$ $\Phi_l < \Phi_r$ $\mu > 30$ $\Phi$ mang giá trị dương
  • Xử lý mất làn đường: Khi hệ thống chỉ nhận diện được 1 vạch làn, một làn đường ảo (virtual lane) được tạo ra đối xứng dựa trên phương trình hồi quy tuyến tính của làn đã nhận diện. Một đường ngang $X$ được kẻ cắt ngang hai làn từ điểm có tung độ $Oy$ cao nhất của làn ngắn hơn; trung điểm của đoạn thẳng $X$ được nối với gốc $(h, 0)$ để tính góc bẻ lái. Trường hợp mất hoàn toàn cả hai làn, hệ thống giữ nguyên giá trị góc lái của khung hình liền trước.

3. Quy trình tiền xử lý, huấn luyện và kiểm thử

  • Tập dữ liệu: Tập dữ liệu UIT gồm 9.400 ảnh màu RGB ($256 \times 512$), chia theo tỷ lệ 80% huấn luyện (7.520 ảnh) và 20% kiểm thử (1.880 ảnh). Dữ liệu được đóng gói thành các tệp định dạng pickle: img.pickle (dữ liệu ảnh), cls.pickle (nhãn ma trận classification), vert.pickle (nhãn ma trận vertical).
  • Huấn luyện mô hình: Viết bằng Python trên nền tảng PyTorch (thực thi trên Google Colab), sử dụng thuật toán tối ưu Adam với tốc độ học (learning rate) ban đầu $1 \times 10^{-3}$, kích thước batch size bằng 16, thực hiện huấn luyện qua 35 epochs. Trọng số ở epoch có độ chính xác cao nhất được trích xuất để nạp vào phần cứng FPGA.

4. Triển khai giao tiếp Ethernet trên FPGA

  • Kiến trúc phần cứng trên Vivado: Tạo hệ thống vi xử lý mềm MicroBlaze trên board VC707 kết nối với bộ nhớ DDR3 SDRAM, khối IP AXI Ethernet Subsystem và mô hình CNN QuantLaneNet thông qua bus giao tiếp nội bộ AXI4.
  • Phần mềm thực thi:
    • Trên FPGA: Lập trình trên nền tảng Vitis bằng ngôn ngữ C, tích hợp ngăn xếp mạng gọn nhẹ lwIP (Lightweight IP). FPGA đóng vai trò máy chủ TCP (Echo Server) tại địa chỉ IPv4 192.168.1.10, lắng nghe ở cổng port 7.
    • Trên PC: Mã nguồn Python khởi tạo socket gửi chuỗi các gói tin TCP chứa dữ liệu ảnh $512 \times 256$, sau đó nhận lại gói tin phản hồi từ FPGA để ghép thành ảnh hoàn chỉnh và đo thời gian truyền nhận qua phần mềm Wireshark.

Nội dung chính theo từng chương

Chương 1. Giới thiệu tổng quan đề tài

Trình bày tổng quan về hệ thống ADAS và xe tự hành, phân tích sự đánh đổi giữa độ trễ, năng lượng tiêu thụ của GPU và tiềm năng của FPGA. Chương này khảo sát các nghiên cứu tiền đề về giải thuật dự đoán góc lái (chia thành 2 nhóm: hướng tiếp cận thị giác máy tính truyền thống và hướng tiếp cận học bắt chước bằng mạng nơ-ron), các thuật toán phát hiện làn đường (Hough Transform, QuantLaneNet), đồng thời xác định 3 mục tiêu cốt lõi của khóa luận.

Chương 2. Cơ sở lý thuyết

Trình bày nền tảng lý thuyết về mạng nơ-ron nhân tạo (cấu trúc nơ-ron sinh học và nhân tạo, hàm kích hoạt, hiện tượng overfitting); mạng nơ-ron tích chập (tích chập 2D/3D, các tầng pooling, batch normalization, dropout, mô hình kinh điển AlexNet); khái niệm thị giác máy tính và 6 cấp độ tự hành của chuẩn SAE J3016; cấu trúc vi mạch bán dẫn FPGA (CLB, interconnect, so sánh với ASIC/CPLD); kiến trúc mạng Ethernet theo tiêu chuẩn IEEE 802.3, mô hình 4 tầng TCP/IP, cấu trúc chi tiết từng trường trong gói tin và sơ đồ máy trạng thái hữu hạn của giao thức TCP.

Chương 3. Hiện thực trên FPGA

Trình bày chi tiết giải pháp kỹ thuật do nhóm thực hiện: kiến trúc mô hình CNN QuantLaneNet (giảm kích thước output 47 lần, tổng 76.323 weights); giải thuật điều khiển góc lái với các công thức lượng giác, bảng điều kiện rẽ và thuật toán dựng làn đường ảo; quy trình xử lý dữ liệu ảnh UIT (9.400 ảnh, tỷ lệ chia 80/20, huấn luyện 35 epochs với Adam optimizer); quy trình xây dựng hệ thống phần cứng MicroBlaze trên Vivado và phần mềm truyền nhận dữ liệu hình ảnh qua thư viện lwIP TCP/IP trên Vitis.

Chương 4. Đánh giá và so sánh kết quả

Nội dung chương tập trung vào việc đo lường và đánh giá các chỉ số kỹ thuật: so sánh độ chính xác của mô hình QuantLaneNet trên tập dữ liệu tự thu thập tại UIT với tập chuẩn TuSimple; kiểm nghiệm tốc độ thực thi phần cứng trên FPGA Virtex-7 VC707 đạt mức 624 FPS; đo kiểm hiệu năng của giải thuật tính góc lái bằng phần mềm đạt 93 FPS; phân tích thống kê thời gian truyền nhận và độ ổn định của luồng dữ liệu hình ảnh $512 \times 256$ qua giao thức Ethernet trên phần mềm Wireshark.

Chương 5. Tổng kết, khó khăn và hướng phát triển

Tổng hợp toàn bộ các kết quả đạt được của khóa luận đối với mô hình nhận diện làn đường và giải thuật điều hướng; phân tích các trở ngại kỹ thuật gặp phải (tính không tương thích của chuẩn giao tiếp PCI-E trên kit phát triển, hạn chế của cảm biến camera đơn trong môi trường thời tiết mưa và sương mù); đề xuất các định hướng nâng cấp hệ thống trên xe mô hình thực tế và hoàn thiện tích hợp với kit xử lý nhúng Jetson TX2.


Kết quả và đóng góp

1. Kết quả thực nghiệm chính

Các kết quả định lượng thu được qua quá trình thực nghiệm phần mềm và phần cứng được tổng hợp trong bảng số liệu dưới đây:

Hạng mục kiểm thử Nền tảng thực thi Độ phân giải / Dữ liệu Chỉ số chính
Độ chính xác nhận diện làn Mô hình QuantLaneNet Tập dữ liệu UIT ($256 \times 512$) Độ chính xác (Accuracy): 92%
Tốc độ suy luận CNN FPGA Virtex-7 VC707 Video thực nghiệm Tốc độ xử lý trung bình: 624 FPS
Tốc độ thuật toán góc lái Mã nguồn phần mềm Video xử lý từ FPGA Tốc độ xử lý trung bình: 93 FPS
Giao tiếp Ethernet TCP/IP MicroBlaze + lwIP Ảnh kích thước $512 \times 256$ Kết nối ổn định qua Port 7, IP 192.168.1.10

2. Đóng góp kỹ thuật của đề tài

  • Tối ưu hóa mô hình CNN trên phần cứng: Triển khai thành công kiến trúc mạng nơ-ron QuantLaneNet với kích thước tham số nhỏ gọn (76.323 weights), giảm kích thước dữ liệu đầu ra 47 lần so với ảnh gốc, giúp đạt tốc độ xử lý phần cứng lên tới 624 FPS trên kit FPGA Virtex-7 VC707.
  • Xây dựng giải thuật điều hướng linh hoạt: Đề xuất và hoàn thiện giải thuật tính toán góc lái hình học dựa trên ma trận phân loại làn đường; giải quyết triệt để trường hợp mất nhận diện một bên làn bằng phương pháp dựng làn đường ảo đối xứng qua hồi quy tuyến tính, đạt tốc độ xử lý 93 FPS (vượt xa chỉ tiêu 25 FPS đề ra ban đầu).
  • Hiện thực giải pháp giao tiếp Ethernet cho hệ thống nhúng xe tự hành: Xây dựng hệ thống truyền nhận dữ liệu gói tin ảnh qua giao thức TCP/IP sử dụng vi xử lý mềm MicroBlaze và thư viện lwIP, tạo nền tảng giao tiếp thay thế cho giao tiếp PCI-E vốn gặp nhiều trở ngại về tính tương thích khi tích hợp đa thiết bị.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế được ghi nhận

  • Quá trình thử nghiệm ban đầu với chuẩn giao tiếp PCI-E gặp hiện tượng không tương thích giữa các thiết bị phát triển nhúng, dẫn đến việc phải thay đổi cấu trúc sang chuẩn giao tiếp mạng Ethernet.
  • Hệ thống thị giác máy tính sử dụng camera đơn dễ bị ảnh hưởng bởi các điều kiện thời tiết khắc nghiệt như mưa lớn hoặc sương mù (vạch kẻ đường bị che khuất bởi nước hoặc ánh sáng tán xạ).
  • Các thử nghiệm mới dừng lại ở mức truyền nhận giữa PC và board FPGA qua Ethernet cùng việc kiểm thử thuật toán trên các tập dữ liệu video mẫu, chưa hoàn tất việc lắp ráp toàn diện lên khung xe mô hình vật lý với kit Jetson TX2 trong điều kiện chạy thực địa ngoài trời.

Hướng nghiên cứu tiếp theo

  • Hoàn thiện tích hợp phần cứng kit FPGA Virtex-7 VC707 với kit phát triển nhúng Jetson TX2 và các cơ cấu chấp hành (động cơ di chuyển, servo bẻ lái) trên khung xe mô hình tự hành.
  • Mở rộng tập dữ liệu huấn luyện và nghiên cứu bổ sung các giải thuật xử lý ảnh nâng cao để tăng độ ổn định của hệ thống khi vận hành dưới điều kiện thời tiết xấu (mưa, sương mù, ban đêm).

Giá trị tham khảo

Khóa luận là tài liệu tham khảo chuyên sâu cho sinh viên, học viên cao học và kỹ sư thuộc các ngành Kỹ thuật Máy tính, Hệ thống Nhúng, Điện tử - Viễn thông và Khoa học Máy tính / Trí tuệ Nhân tạo:

  • Thiết kế phần cứng và tăng tốc AI: Tài liệu cung cấp quy trình triển khai mạng nơ-ron tích chập (CNN) nhỏ gọn lên phần cứng FPGA bằng công cụ Xilinx Vivado và Vitis, phương pháp lượng tử hóa và nạp trọng số mô hình.
  • Lập trình hệ thống nhúng và mạng: Cung cấp phương pháp cấu hình hệ vi xử lý mềm MicroBlaze và ứng dụng thư viện lwIP để lập trình truyền nhận dữ liệu thời gian thực qua giao thức TCP/IP.
  • Xử lý ảnh và điều khiển tự động: Tài liệu chi tiết về giải thuật hình học tính toán góc lái và cơ chế tạo làn đường ảo khi xử lý tín hiệu vạch phân cách làn đường bị đứt gãy.

Câu hỏi thường gặp

1. Kiến trúc mô hình CNN QuantLaneNet sử dụng trong khóa luận có đặc điểm gì nổi bật về kích thước và tham số?

Mô hình nhận ảnh đầu vào RGB kích thước $3 \times 256 \times 512$ ($393.216\text{ bytes}$) và xuất ra 2 ma trận: Row-wise classification ($C \times 32 \times 64$) và Vertical range ($C \times 32 \times 1$). Khi cấu hình cho 4 làn đường, kích thước đầu ra là $8.320\text{ bytes}$, nhỏ hơn 47 lần so với ảnh đầu vào. Mô hình có tổng cộng 76.323 trọng số (bao gồm 75.960 trọng số kernel, 344 bias, 17 macc_coeff và 2 layer_scale).

2. Tập dữ liệu môi trường UIT được thu thập và phân chia như thế nào để huấn luyện mô hình?

Tập dữ liệu môi trường UIT gồm tổng cộng 9.400 ảnh màu RGB kích thước $256 \times 512$ điểm ảnh. Dữ liệu được chia theo tỷ lệ 80% cho tập huấn luyện (7.520 ảnh) và 20% cho tập kiểm tra (1.880 ảnh), được lưu trữ dưới dạng 3 tệp pickle: img.pickle (dữ liệu ảnh), cls.pickle (nhãn ma trận phân loại) và vert.pickle (nhãn phạm vi dọc).

3. Giải thuật điều khiển xử lý như thế nào khi hệ thống chỉ nhận diện được 1 vạch làn đường hoặc mất hoàn toàn vạch làn?

Khi chỉ nhận diện được 1 làn, giải thuật dựng một làn đường ảo đối xứng dựa trên phương trình hồi quy tuyến tính của làn đã có. Tiếp đó, hệ thống xác định điểm có tung độ $Oy$ cao nhất của làn ngắn hơn, kẻ đường ngang $X$ cắt hai làn và lấy trung điểm của $X$ nối với điểm giữa đáy ảnh $(h, 0)$ để tính góc lái. Trường hợp mất hoàn toàn cả hai làn, hệ thống duy trì giá trị góc lái của khung hình trước đó.

4. Hệ thống truyền nhận dữ liệu giữa PC và kit FPGA Virtex-7 VC707 được cấu hình và kiểm thử ra sao?

Phần cứng FPGA sử dụng vi xử lý mềm MicroBlaze kết hợp khối AXI Ethernet Subsystem. Phần mềm trên FPGA viết bằng C sử dụng thư viện lwIP, đóng vai trò Echo Server với địa chỉ IPv4 192.168.1.10, lắng nghe ở cổng 7. Phía PC sử dụng tập lệnh Python tạo kết nối socket để gửi luồng ảnh $512 \times 256$ thành các gói TCP và dùng phần mềm Wireshark để ghi nhận, thống kê thời gian truyền nhận.

5. Tốc độ xử lý khung hình (FPS) và độ chính xác thực tế của hệ thống đạt bao nhiêu?

Mô hình CNN huấn luyện trên tập dữ liệu UIT đạt độ chính xác 92% theo thang đo TuSimple. Khi chạy kiểm thử trên phần cứng FPGA Virtex-7 VC707, tốc độ suy luận của mô hình CNN đạt trung bình 624 FPS. Giải thuật phần mềm tính toán góc lái đạt tốc độ xử lý trung bình 93 FPS, vượt các mục tiêu tối thiểu đề ra ban đầu (> 25 FPS).


Kết luận

Khóa luận tốt nghiệp của tác giả Võ Đăng Nhật Vỹ và Phạm Xuân Tuấn Anh đã hiện thực thành công phương thức định hướng tự động cho xe tự hành trên nền tảng phần cứng FPGA Virtex-7 VC707. Bằng việc kết hợp mô hình CNN QuantLaneNet nhỏ gọn đạt độ chính xác 92% cùng giải thuật điều khiển góc lái đạt tốc độ 93 FPS và cơ chế truyền nhận ảnh qua giao thức mạng Ethernet TCP/IP, đề tài đã chứng minh tính khả thi của giải pháp tính toán hiệu năng cao trên hệ thống nhúng. Đây là công trình có giá trị thực tiễn và học thuật cao, tạo tiền đề vững chắc cho việc phát triển các hệ thống xe tự lái hoàn chỉnh trên các vi mạch khả trình trong tương lai.