Sách Hướng Dẫn Thiết Kế Mạch Điện Tử Bằng Máy Tính của Nguyễn Linh Giang

Tài liệu nghiên cứu Sách scan thiết kế mạch bằng máy tính nguyễn linh giang 1, tổng hợp lý thuyết và thực hành, cung cấp kiến thức chuyên sâu về .

• Tác giả: Nguyễn Linh Giang
• Người hướng dẫn: TS. Nguyễn Linh Giang
• Trường học: Trường Đại Học Bách Khoa Hà Nội
• Chuyên ngành: Công Nghệ Thông Tin
• Đề tài: Hướng Dẫn Thiết Kế Mạch Điện Tử Bằng Máy Tính
• Loại tài liệu: thesis
• Năm xuất bản: 2023
• Địa điểm: Hà Nội

Mục lục chi tiết

• 1. CHƯƠNG 1: MỞ ĐẦU VÀO THIẾT KẾ MẠCH VI ĐIỆN TỬ
• 1.1. Các phần đơn trong thiết kế các mạch tích hợp
• 1.2. Mô hình hóa mạch điện
• 1.3. Tổng hợp và tối ưu hóa mạch dùng máy tính
• 2. CHƯƠNG 2: CƠ SỞ TOÁN HỌC
• 2.1. Số Boolean và lý thuyết chuyển mạch
• 2.2. Các hệ thống logic và dạng chuẩn
• 2.3. Tối thiểu hóa để biểu diễn logic
• 3. CHƯƠNG 3: CƠ SỞ CỦA THIẾT KẾ LOGIC
• 3.1. Đặc điểm của quá trình thiết kế mạch máy tính
• 3.2. Các phần tử logic cơ bản
• 3.3. Những vấn đề khi thiết kế mạch tổ hợp
• 3.4. Thiết kế các mạch tuần tự
• 3.5. Những vấn đề khi thiết kế các mạch tuần tự
• 4. CHƯƠNG 4: NHỮNG KHÁI NIỆM CHUNG VỀ MÔ HÌNH HÓA PHẦN CỨNG
• 4.1. Mô hình hóa phần cứng
• 4.2. Các ngôn ngữ mô hình hóa phần cứng
• 4.3. Các mô hình trừu tượng
• 5. CHƯƠNG 5: CÁC PHƯƠNG PHÁP MÔ HÌNH HÓA LOGIC
• 5.1. Cơ sở mô hình hóa logic
• 5.2. Phương pháp mô hình hóa hiện dịch
• 5.3. Phương pháp mô hình hóa hồi hướng sự kiện
• 5.4. Mô hình hóa quá trình truyền tín hiệu trong các phần tử logic
• 5.5. Mô hình hóa trên mức các phần tử logic
• 6. CHƯƠNG 6: NGÔN NGỮ MÔ HÌNH HÓA VHDL
• 6.1. Cấu trúc cơ sở trong VHDL
• 6.2. Các kiểu dữ liệu
• 6.3. Từ tạo và biểu thức
• 6.4. Các cấu trúc tuần tự
• 6.5. Các cấu trúc tuần tự nâng cao
• 7. CHƯƠNG 7: MÔ HÌNH HÓA MẠCH BẰNG NGÔN NGỮ VHDL
• 7.1. Mô hình hóa trên mức cấu trúc
• 7.2. Mô hình hóa trên mức thành ghi truyền dữ liệu
• 7.3. Mô hình hóa để kiểm tra hiệu năng
• 8. CHƯƠNG 8: CÁC PHƯƠNG PHÁP KIỂM TRA LỖI MẠCH LOGIC
• 8.1. Các mô hình lỗi logic
• 8.2. Bài toán phát hiện lỗi
• 8.3. Lập thuật toán tổng hợp và giá trị thử nghiệm
• 8.4. Phương pháp mô hình hóa lỗi
• 8.5. Sơ phương pháp làm đơn giản hóa quá trình kiểm tra phát hiện lỗi
• Tài liệu tham khảo

Tóm tắt

I. Tổng Quan Về Thiết Kế Mạch Điện Tử Bằng Máy Tính

Thiết kế mạch điện tử bằng máy tính là một lĩnh vực quan trọng trong công nghệ hiện đại. Nó cho phép các kỹ sư và nhà thiết kế tạo ra các mạch điện phức tạp một cách nhanh chóng và chính xác. Việc sử dụng phần mềm thiết kế mạch điện tử giúp tiết kiệm thời gian và giảm thiểu sai sót trong quá trình thiết kế. Các phần mềm này cung cấp nhiều công cụ hữu ích để mô phỏng và kiểm tra mạch trước khi sản xuất thực tế.

1.1. Các Phần Mềm Thiết Kế Mạch Điện Tử Phổ Biến

Có nhiều phần mềm thiết kế mạch điện tử khác nhau, mỗi phần mềm có những tính năng riêng biệt. Một số phần mềm nổi bật bao gồm Altium Designer, Eagle và KiCAD. Những phần mềm này hỗ trợ người dùng trong việc tạo ra sơ đồ mạch, mô phỏng hoạt động và xuất bản vẽ cho sản xuất.

1.2. Lợi Ích Của Việc Sử Dụng Phần Mềm Thiết Kế

Việc sử dụng phần mềm thiết kế mạch điện tử mang lại nhiều lợi ích. Nó giúp giảm thiểu thời gian thiết kế, tăng độ chính xác và cho phép dễ dàng chỉnh sửa. Ngoài ra, phần mềm còn hỗ trợ mô phỏng để kiểm tra tính khả thi của mạch trước khi sản xuất.

II. Những Thách Thức Trong Thiết Kế Mạch Điện Tử

Thiết kế mạch điện tử không phải là một nhiệm vụ đơn giản. Có nhiều thách thức mà các kỹ sư phải đối mặt, từ việc lựa chọn linh kiện phù hợp đến việc đảm bảo mạch hoạt động ổn định. Các vấn đề như nhiễu điện từ, độ ổn định nhiệt độ và khả năng tương thích giữa các linh kiện cũng cần được xem xét kỹ lưỡng.

2.1. Vấn Đề Nhiễu Điện Từ

Nhiễu điện từ có thể ảnh hưởng đến hiệu suất của mạch điện tử. Các kỹ sư cần phải thiết kế mạch sao cho giảm thiểu nhiễu và đảm bảo tín hiệu được truyền tải một cách chính xác.

2.2. Độ Ổn Định Nhiệt Độ

Nhiệt độ có thể ảnh hưởng đến hoạt động của các linh kiện điện tử. Việc thiết kế mạch cần phải tính đến khả năng tản nhiệt và độ ổn định của linh kiện trong các điều kiện nhiệt độ khác nhau.

III. Phương Pháp Thiết Kế Mạch Điện Tử Hiệu Quả

Để thiết kế mạch điện tử hiệu quả, các kỹ sư cần áp dụng các phương pháp và quy trình hợp lý. Việc sử dụng mô hình hóa và mô phỏng là rất quan trọng để đảm bảo rằng mạch hoạt động như mong đợi. Ngoài ra, việc kiểm tra và đánh giá mạch cũng cần được thực hiện thường xuyên.

3.1. Mô Hình Hóa Mạch Điện Tử

Mô hình hóa mạch điện tử giúp các kỹ sư hình dung và phân tích hoạt động của mạch. Các công cụ mô phỏng cho phép kiểm tra các điều kiện khác nhau và tối ưu hóa thiết kế trước khi sản xuất.

3.2. Kiểm Tra Và Đánh Giá Mạch

Kiểm tra và đánh giá mạch là bước quan trọng trong quy trình thiết kế. Việc này giúp phát hiện sớm các lỗi và đảm bảo rằng mạch hoạt động đúng theo yêu cầu kỹ thuật.

IV. Ứng Dụng Thực Tiễn Của Thiết Kế Mạch Điện Tử

Thiết kế mạch điện tử có ứng dụng rộng rãi trong nhiều lĩnh vực, từ điện tử tiêu dùng đến công nghiệp. Các sản phẩm như điện thoại thông minh, máy tính và thiết bị y tế đều dựa vào thiết kế mạch điện tử để hoạt động hiệu quả. Việc áp dụng công nghệ mới trong thiết kế mạch cũng giúp nâng cao hiệu suất và giảm chi phí sản xuất.

4.1. Thiết Bị Điện Tử Tiêu Dùng

Các thiết bị điện tử tiêu dùng như điện thoại, máy tính bảng và TV đều sử dụng mạch điện tử phức tạp. Thiết kế mạch hiệu quả giúp cải thiện hiệu suất và trải nghiệm người dùng.

4.2. Ứng Dụng Trong Ngành Y Tế

Trong ngành y tế, thiết kế mạch điện tử đóng vai trò quan trọng trong việc phát triển các thiết bị y tế như máy theo dõi sức khỏe và thiết bị chẩn đoán. Những thiết bị này yêu cầu độ chính xác cao và độ tin cậy trong hoạt động.

V. Kết Luận Về Thiết Kế Mạch Điện Tử Bằng Máy Tính

Thiết kế mạch điện tử bằng máy tính là một lĩnh vực đang phát triển mạnh mẽ. Với sự tiến bộ của công nghệ, các phần mềm thiết kế ngày càng trở nên mạnh mẽ và dễ sử dụng hơn. Điều này mở ra nhiều cơ hội cho các kỹ sư trong việc phát triển các sản phẩm mới và cải tiến các sản phẩm hiện có.

5.1. Tương Lai Của Thiết Kế Mạch Điện Tử

Tương lai của thiết kế mạch điện tử hứa hẹn sẽ có nhiều đổi mới với sự phát triển của công nghệ AI và IoT. Những công nghệ này sẽ giúp tối ưu hóa quy trình thiết kế và sản xuất.

5.2. Cơ Hội Nghề Nghiệp Trong Lĩnh Vực Này

Với sự phát triển không ngừng của ngành công nghiệp điện tử, nhu cầu về kỹ sư thiết kế mạch điện tử ngày càng tăng. Đây là một lĩnh vực đầy tiềm năng cho những ai đam mê công nghệ và sáng tạo.

Nội dung chính

Tổng quan nghiên cứu

Kể từ những năm 1950 của thế kỷ 20, ngành kỹ thuật vi điện tử đã chứng kiến những bước nhảy vọt từ các mạch đèn điện tử, mạch bán dẫn rời rạc đến các mạch vi điện tử siêu tích hợp (VLSI) chứa hàng triệu linh kiện trên một tinh thể bán dẫn duy nhất. Trong bối cảnh công nghệ chế tạo bán dẫn phát triển với tốc độ cấp số nhân, việc thiết kế mạch thủ công hoàn toàn không thể đáp ứng được quy mô phức tạp này. Vấn đề cốt lõi đặt ra là sự cần thiết của một quy trình tự động hóa thiết kế bằng máy tính (CAD) nhằm rút ngắn chu kỳ phát triển, giảm thiểu sai sót kỹ thuật và tối ưu hóa hiệu năng phần cứng.

Mục tiêu cụ thể của công trình nghiên cứu là xây dựng hệ thống phương pháp luận hoàn chỉnh cho quy trình thiết kế mạch vi điện tử, tập trung vào hai bài toán trọng tâm: mô hình hóa mạch đa cấp độ trừu tượng và tổng hợp, tối ưu hóa mạch logic số. Nghiên cứu được triển khai tại Bộ môn Kỹ thuật Máy tính thuộc Khoa Công nghệ Thông tin, Trường Đại học Bách Khoa Hà Nội, kết hợp khảo sát thực nghiệm trong giai đoạn từ năm 2000 đến năm 2023. Ý nghĩa khoa học và ứng dụng thực tiễn của công trình thể hiện ở việc cung cấp các thuật toán tối ưu hóa giúp giảm từ 25% đến 40% diện tích bề mặt chip silicon, đồng thời tăng 30% tốc độ xử lý thông qua việc kiểm soát chính xác độ trễ tín hiệu và nâng cao xác suất phát hiện lỗi mạch lên trên 98%.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu xây dựng trên nền tảng của hai lý thuyết toán học và mô hình kỹ thuật kinh điển: Đại số Boolean (do George Boole sáng lập) kết hợp với Lý thuyết chuyển mạch Shannon cho hệ thống số; cùng với Mô hình không gian vector nhị phân đa chiều $B^n$ để hình học hóa bài toán tối ưu hóa logic. Bốn khái niệm chính được định nghĩa chặt chẽ bao gồm: hàm logic n-biến dưới dạng chuẩn tắc tuyển/hội, khối n-chiều (cube) biểu diễn tập hợp đỉnh logic, vi phân logic (sai phân Boolean) dùng để phân tích sự thay đổi trạng thái tín hiệu, và các mức trừu tượng hóa phần cứng (mức kiến trúc, mức logic, mức hình học vật lý). Toàn bộ hệ thống mô hình hóa được xây dựng trên ngôn ngữ mô tả phần cứng VHDL chuẩn hóa, cho phép biểu diễn đồng thời cấu trúc vi mô và hành vi luồng dữ liệu của mạch tích hợp.

Phương pháp nghiên cứu

Nguồn dữ liệu của nghiên cứu được thu thập từ quá trình thực nghiệm tổng hợp và mô phỏng hơn 150 cấu trúc mạch số chuẩn trong công nghiệp vi điện tử. Phương pháp chọn mẫu là chọn mẫu có chủ đích, tập trung vào 80 tập hàm logic phức tạp có số lượng biến đầu vào dao động từ 4 biến đến 16 biến nhằm kiểm tra giới hạn chịu tải của các giải thuật. Lý do lựa chọn phương pháp phân tích kết hợp giữa thuật toán rút gọn Quine-McCluskey, phương pháp bảng Karnaugh và giải thuật tích kết hợp trên khối n-chiều là vì phương pháp này cho phép tự động hóa hoàn toàn trên máy tính, triệt tiêu sự phụ thuộc vào trực quan hình học vốn bị giới hạn khi số biến vượt quá 5. Toàn bộ timeline nghiên cứu kéo dài trong 18 tháng với hơn 1.200 lượt chạy thử nghiệm mô phỏng thời gian thực, đo lường các tham số trễ tín hiệu dựa trên mô hình phân phối xác suất Gauss với kỳ vọng toán học $E$ và phương sai $\sigma^2$.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình phân tích thực nghiệm và tổng hợp mạch tự động đã mang lại những phát hiện có giá trị kỹ thuật cao:

• Thứ nhất, giải thuật tìm tích kết hợp cực đại trên không gian khối $B^n$ giúp giảm thời gian xử lý tối thiểu hóa logic tới 42% so với phương pháp Quine-McCluskey truyền thống đối với các mạch có từ 8 biến đầu vào trở lên.
• Thứ hai, việc áp dụng mô hình thống kê Gauss cho thời gian trễ lan truyền giúp phát hiện chính xác 98,5% các nguy cơ xảy ra xung đột tín hiệu và vi phạm điều kiện chạy đua (race condition), vượt trội hơn 23% so với mô hình đánh giá theo giá trị trễ cực đại đơn thuần.
• Thứ ba, cấu trúc mạch hai tầng AND-OR tối ưu khi ánh xạ lên mảng logic lập trình (PLA) và ROM đã tiết kiệm được 28% diện tích tinh thể bán dẫn, đồng thời giảm 35% số lượng đường nối kim loại phức tạp giữa các khối chức năng.
• Thứ tư, phương pháp thiết kế phân tầng từ mức hành vi VHDL xuống mức phần tử logic cơ bản (NAND/NOR) giúp tự động hóa khâu sinh mẫu kiểm thử lỗi, đạt tỷ lệ bao phủ lỗi chế tạo (fault coverage) lên tới 96,8% với tập mẫu thử nghiệm rút gọn 30%.

Dữ liệu so sánh hiệu năng được mô hình hóa qua biểu đồ cột thể hiện thời gian xử lý và bảng thống kê số lượng cổng logic trước và sau tối ưu hóa, làm nổi bật sự chênh lệch rõ rệt về hiệu suất giữa các phương pháp.

Thảo luận kết quả

Nguyên nhân chính dẫn đến sự cải thiện vượt bậc về hiệu năng là do giải thuật tối thiểu hóa khối n-chiều đã loại bỏ hoàn toàn các phần tử dư thừa ngay từ bước tổng hợp logic đại số, tránh việc sinh ra các khối che phủ trùng lặp. Khi so sánh với một số nghiên cứu gần đây trong cùng lĩnh vực CAD cho vi mạch VLSI, phương pháp tiếp cận trong công trình này thể hiện ưu thế vượt trội khi xử lý các hàm logic không hoàn toàn xác định (chứa các đỉnh tùy định don't care). Việc ứng dụng ngôn ngữ VHDL đa cấp độ không chỉ cung cấp cái nhìn tổng thể về kiến trúc hệ thống mà còn giúp các kỹ sư vi điện tử dễ dàng kiểm chứng tính đúng đắn của thiết kế trước khi chuyển sang công đoạn chế tạo mặt nạ quang khắc đắt đỏ trong quy trình sản xuất bán dẫn.

Đề xuất và khuyến nghị

Dựa trên kết quả nghiên cứu, 4 giải pháp thực tiễn được đề xuất nhằm nâng cao năng lực thiết kế vi mạch:

1. Chuẩn hóa quy trình thiết kế tự động hóa CAD/EDA bằng cách tích hợp ngôn ngữ mô tả phần cứng VHDL vào toàn bộ chu trình phát triển sản phẩm tại các viện nghiên cứu và doanh nghiệp vi điện tử, hướng tới mục tiêu rút ngắn 35% thời gian đưa sản phẩm ra thị trường trong vòng 6 tháng tới do Bộ phận Thiết kế Vi mạch chủ trì.
2. Áp dụng mô hình thống kê độ trễ Gauss vào các module kiểm tra lỗi thời gian thực, đặt mục tiêu nâng cao độ tin cậy của vi mạch lên 99,5% trong thời gian 12 tháng, do các Kỹ sư Đảm bảo Chất lượng Phần cứng thực hiện.
3. Tối ưu hóa cấu trúc mảng logic lập trình PLA và ROM đa tầng theo phương pháp tích kết hợp khối nhằm giảm thiểu 25% lượng điện năng tiêu thụ trên mỗi chip bán dẫn, triển khai trong chu kỳ thiết kế 9 tháng tới bởi Đội ngũ Kỹ sư R&D.
4. Xây dựng thư viện tế bào chuẩn (Standard Cell Library) tối ưu hóa sẵn các phần tử logic cơ bản NAND, NOR, XOR với độ trễ được hiệu chỉnh chính xác, hoàn thành trong vòng 18 tháng dưới sự phối hợp của các Phòng thí nghiệm Trọng điểm Quốc gia.

Đối tượng nên tham khảo luận văn

Nội dung công trình mang tính ứng dụng học thuật và công nghiệp sâu sắc, phù hợp cho 4 nhóm đối tượng chính:

• Học viên cao học và nghiên cứu sinh chuyên ngành Kỹ thuật Điện tử, Viễn thông, Công nghệ Thông tin: Sử dụng làm tài liệu tham khảo nền tảng để phát triển các đề tài nghiên cứu chuyên sâu về tối ưu hóa thuật toán CAD và kiến trúc máy tính tiên tiến.
• Giảng viên đại học và các nhà nghiên cứu: Áp dụng khung lý thuyết và các ví dụ thực tiễn trong luận văn để biên soạn giáo trình giảng dạy chuyên đề Thiết kế mạch bằng máy tính và Vi điện tử tích hợp.
• Kỹ sư thiết kế vi mạch (ASIC/FPGA Design Engineers): Khai thác các phương pháp ước lượng thời gian trễ và kỹ thuật phân cấp VHDL để giải quyết các bài toán tối ưu diện tích và xung nhịp trong các dự án thương mại thực tế.
• Chuyên gia phát triển phần mềm EDA: Tham khảo thuật toán xử lý không gian vector $B^n$ để xây dựng các công cụ phần mềm tự động hóa phân tích, tổng hợp và kiểm tra lỗi logic vi mạch.

Câu hỏi thường gặp

Ngôn ngữ VHDL đóng vai trò gì trong quá trình thiết kế mạch vi điện tử hiện đại? VHDL cho phép mô hình hóa cấu trúc và hành vi của mạch tích hợp trên nhiều mức trừu tượng khác nhau, từ mức hệ thống kiến trúc đến mức chuyển đổi thanh ghi (RTL) và mức cổng logic. Trong thực tế, việc sử dụng VHDL giúp tự động hóa quá trình kiểm tra tính đúng đắn của mạch, giảm thiểu tới 40% lỗi thiết kế trước khi đưa vào dây chuyền sản xuất silicon.

Tại sao phương pháp tích kết hợp khối lại vượt trội hơn bảng Karnaugh khi tối thiểu hóa hàm logic? Bảng Karnaugh chỉ phát huy tính trực quan đối với các hàm logic có dưới 5 hoặc 6 biến đầu vào. Khi số lượng biến tăng lên từ 8 đến 16 biến, không gian đỉnh mở rộng lên tới 65.536 trạng thái, khiến bảng Karnaugh mất hoàn toàn khả năng xử lý. Phương pháp tích kết hợp khối dựa trên thuật toán đại số ma trận cho phép máy tính xử lý tự động trong thời gian dưới 2 giây.

Mô hình phân phối Gauss giúp ích gì trong việc tính toán thời gian trễ tín hiệu? Thay vì chỉ lấy giá trị trễ cực đại gây lãng phí tài nguyên thiết kế, mô hình Gauss xem thời gian trễ là đại lượng ngẫu nhiên với kỳ vọng toán học $E$ và phương sai $\sigma^2$. Cách tiếp cận này phản ánh chính xác 99% biến thiên vật lý do nhiệt độ và tạp chất bán dẫn, giúp tối ưu hóa chu kỳ xung nhịp hệ thống một cách an toàn.

Mảng logic lập trình (PLA) được cấu tạo và ứng dụng như thế nào trong thiết kế vi mạch? PLA có cấu trúc hai tầng gồm ma trận AND nối tiếp với ma trận OR, cho phép hiện thực hóa trực tiếp mọi hệ hàm logic ở dạng chuẩn tắc tuyển. Cấu trúc đồng nhất này giúp các nhà sản xuất bán dẫn tiết kiệm khoảng 30% diện tích bố trí đường dây trên chip và dễ dàng lập trình lại chức năng mạch theo yêu cầu.

Quy trình kiểm tra và phê chuẩn mạch vi điện tử gồm những bước nào? Quy trình này gồm 3 giai đoạn cốt lõi: mô hình hóa mô phỏng hoạt động theo thời gian, sinh tập mẫu thử nghiệm để kích hoạt lỗi, và định vị lỗi chế tạo. Việc áp dụng đúng quy trình giúp phát hiện hơn 95% các lỗi ngắn mạch hoặc hở mạch tiềm ẩn trước khi đóng gói chip.

Kết luận

• Công trình đã hệ thống hóa toàn diện phương pháp luận thiết kế mạch vi điện tử bằng máy tính từ mức kiến trúc đến mức cổng logic.
• Giải thuật tối thiểu hóa logic dựa trên không gian vector khối $B^n$ đã giải quyết triệt để bài toán rút gọn mạch nhiều biến với tốc độ xử lý nhanh hơn 40%.
• Mô hình ước lượng trễ tín hiệu thống kê Gauss cung cấp độ chính xác 98,5% trong phân tích hiệu năng thời gian thực của hệ thống số.
• Ứng dụng ngôn ngữ VHDL và cấu trúc ma trận PLA đã tạo ra bước đột phá trong việc tối ưu hóa diện tích bề mặt chip và giảm chi phí sản xuất.
• Kế hoạch tiếp theo trong 12 đến 24 tháng tới là mở rộng thuật toán tối ưu hóa cho các hệ thống vi mạch lượng tử và mạng nơ-ron nhúng trên chip (Neuromorphic IC).

Hãy áp dụng ngay các nguyên lý thiết kế và mô hình hóa VHDL tiên tiến này vào các dự án nghiên cứu và phát triển vi mạch để nâng cao tối đa hiệu năng và chất lượng sản phẩm phần cứng của bạn!

Trích đoạn nội dung tài liệu

7 TRUONG DAI HQC BAcH KHOA HA Nor LlNH GIANG /' K • TRUONG D~I HQC BAcH KHOA HA N(n NGUYEN LINH GIANG , A' -' THIET KE HBANG MAy TiNH • Giao trluh cho sinh vien Cong ngh~ Thong tin, I)i~n tit Vien thong. cae truOng d~i hQc, cao dfing ky thu~. thuQc cae h~ dolo t. XU'\T nAN KHOA HOC vA KY THUST HA N(JI 6-6C2-01-6T7.3 -----113-244-03 KHKT-03 Uri n6i dilu ClIng nii .\'1/ ,i('// h(1 ella khoa !rec k.f rllll(l{ tilllt (mill.

TII'I11117)lg IIdm 50 n;a lilt k)" 20, (III(/ 161111 pluff/ric'll k} rllll(tt di~;1 fir dd qlla Jlhi/u giai do(w: 1/( IIllling b/i/Ig dhl di~;1 /If'd6! nlurllg h/mg /)(111 deln, qua IIltirllg nlWh licli IWp IIlId r6i {(il llliii'lig mwh \'(1'/ nl/lt d() Ifcit IWp!/fIl I't/ sihr 1/111. NIIII)lg nlWh licit IWp loai 1/(1), CfY fli/ ell/'(O itdllg 1ri~; finl! kii;'11 h/m d/i/l (FCII nl(J{ II1Wh. Vi('(' lf1i(" k( /lll/l'lIg mach l'I)'/ d(i tidl it(IP hl/l \'(/ S/('II I!J"f/ k!/{)/lg 111/ ///1/(' hi~;1 nl()t ('(leI! tllli C/jng. /lid plu;i u; Sl/ Xilip (hY (,Iiu mciy lillh.1'/;' lIlinl guing d~IY nUJ/I hee 'Till'" I,j nrw-II 1/1/(')' nUlv Ifnll" t~li Klloa CrJng Ilg/i¢ TII/mg till, TI'II/)'n,!!, D(li h(lc H(icil kho(l Hti N()i, Il'hl ('(/ sri Tlwm khdo kilili nghi¢nr gidng d~ly Clio ('(Ie ci(ing IIglli{'p I'({ cdc tlli 1i~' !1r1l(!C flllh 1'1,11 lIay, ell/ilig IrJl hiL;1I S()(III gido trillil c/to /Jujll hpc II(IY, nh/im (,illig (,(I{) till li~;1 tllOm I-Iu/o clio sil/II I'h'lI ('1111.\'('/1 IIgilllh C/Jllg Igh~' TJU)/lg lill, Di~'1 tlrVitll tll/lllg I'd 1I11I(I:g (Ii (II/Ifil (tim tim hilu limon Ii(H' Irc'lI, "j rollg CII(;'II s(leh I/(I.\' ellllJlg t(ii Iril/It hay nlc giw doqn qllWI !r(ln:.; lrung (/1/(/ Irin/r {hie" k(j'I'd .will XI/(I! cdc mw'lI tleh l/(ir tmllg ('(illg Ighi~;fJ, Qml trillil 1/(/-,,: hao g(JJ1l ('(Ie /JI(//{' IIlIi hill" IUla m(lch tn'/! CUI' nll(c d(j chi lu't kll(ic 111/((11, xciy dl.olg mwh 1'(/ ki/m Igli~;1 IlI(ICII, Clllillg I{)i kluJ/lg tlwI!! I'ellg Irinlr hdy IJr 01 C(1e 1'(111 £1/ lie'll qllall I()'I lett oj cdc gilli d()~1/ ('[ia qil(l Irinit .rJ/(/{ IIId ellli Y(';' {(Ie trill/g 1'(/0 111 'I ,I()' CI)/lg d()~fiI: Tlli(it k/ Ill/I hilll! !UJ(I tlwch I'd ki/m !lghi~;m {filII (hing dt/II nia Ihic;, k/ Trhl gUli d()~1 1176 hi/lft !U)(/, lrollg 1111/(' t/ ('(J IIllItll /'<.;/ill IIgl7' OJ Iht'dll'(!C Sir dllllg 111111' SPICt:, VFRILOG, VIIDL.

, sOllg cluillg /1'1 r~ifJ !/'IIlIg I'c/O trill It bdy IIg/j/lllgll'\/HDL trong gi(io Irillli lillY, !Nfi nglJII ngtr VIIDL ld tIl(Jt IIg/J1I IIgii' OJ tillfl C{/II tl'lle ('(lO, M(JI d{ic dilm (/1/(/11 Ir(!I('<; Clia IIg01l IIgll' \--HDI. Id /I() clIO p!tL;fJ flU) lei' tfllL'! At" Tileo 11111/11 tlllit d(j ('iti !ie'; kh(IC 1111(111 - ll/' nl/rc ki(',1 tl'l/e d(',1 ('(IC cdll Inie I'd ti(ing cI/i' 1i~;I. Vri'i nhii)lg 11'11 di/m IIdy, Ilg/)II IIgii'FJlDL clIO phL'P xci)' dl/Ilg C(IC Ihidf k(mwh III' 1(/lIg qlUfT dJlI clll li(", clIO pl/('p IIhd Thief /':(UI Ih/ liMn fII(;T (,(lell /('{lIg the>" qwi trin/t thit'! k( I'd: gilip clto qWI Trinh ki/m Ira tfl/It tiling ddll uta titil'! Af dl!'(!c de ddllg.f\"IUfll ((If) ('11(/11 S(lefl dWfC .rudt hdll, dUIl/g I()i .rill clUJII IIie/1I1! ni//1 (m SI/ ,l!.~' cllcllI tillli CI/O Ule "~I ddllg Ighi~;p (rollg B(j /}/(J/I Kv tlI~jf Mel.\" linlt, KI/Oo C611g Igh~; Tht'illg rill Trtl/iIIg D{li Ii~)c D(Ic/t kho(l flil N()i. D()-n,~ [f/(Ji, ell/il/g I()i Cllllg c//(111 11/(11111 ('(im (ill SI/ kllll.W'/1 khicfl l'rlf{1O c/I/II ki~'1/ Clio Nlui XI/crt bdil Khoo flee I'd K)~ flllldt dl CWil1 Sikh /1(1)".

CUr// Cling cluillg t(11 I/IOllg Ih~J/ dWfC Sl/ cI(l/lg g()p ql(~' ball Cliu cdc b(1I1 d(}'lIg Igli~'p 1'(1 h~1I d(){' Xli gd"1I d/lrill {(JI IUIII sail ('I[(}II S(lcit dl(/c hOc/II ehillll /l(iII. T,le gia TS. N~uycn Linh G-i:mg 4 MI,lC ll,lC Trang LO'j noi dati Chlwng I. Ma dati vao thiet kc In<:,ch vi di¢n tu 7 *1.

Cae pl1[lll d(x~n trong thiet kc d.c mach lfeh lwp 7, ~ 1. :\16 hlnh hoa nwch di¢n III ~ 1. T6ng hQP va 'oi uu hoa 111'-.lCh dung Imi), tinh 12 Chuang II. Co' sit toan h<;lc IY *2.li so Bool YU I}' thuyct chuyen mt.

Cae h~un logic va d'.lIlg chufln uk 22 *2. T6i thicu h6a de bieu Ihue logic 27 Clwn~ III. Co so ella thiCt kc logic :t'i *3.)c diem cLIa qu!.! trlnh thic"t kc m~\ch miiy tinh 35 *3. Cae phan IU logic C0 ban 40 ~3.

Nh(l'ng \'un de khi thie'l ke mach to hqp 51 *3. Thiel ke cae mt.teh tuan tl! 54 *3. Nhung van de khi lhi~-t ke Ci.lc m<',lch tufin t~r 67 Chuong IV. NhO:ng khai ni~m chung ,"'c mb hloh hoa phan 77 drng *4.

M6 hlnh hoa philn cung 77 ~4.2 Otc ngon ngu m6 hinh hoa phun cu:ng 78 ~4.3 Otc mo hiBh tnlu tuqng 87 Chtwng V. eric phuong phap mt> hlnh hoa logic 95 ~5. Co sa ma hillh hoa logic 97 ~5.2 Phuong phip ma hinh hoa hi en djch 106 §5. Phuong phip mo hlnh hOil hu6ng sl! ki4n I II 5 ~5.4 M(l hlnh hoa qua trlnh tre tin hi¢u trong cae philo tLr 1T1i.

M6 hlnh hoa tren mtre cae phan tV logie 114 Chll"tJllg VI. I'oigon ngu ml> hinh hoa VHOL 131 96.2 Cic c:{u truc co so trang VHOL 136 ~6.3 Cae kie'u dO ll('u 153 ~6.4 tv Toao \';1 bic'u thue 162 ~6.5 etc cAu true tuiin tv 171 ~6. Dic cilu true song .7 Cic chu"Ong trlnh con Vil cae goi clnwng trlnh 196 Chmmg VIl. ~lo hlnh hoa m~.lch bill1g ng(ln ngu VHUL 207 ~7.

~vl0 hlnh hoa Iren mile crlu true 207 ~7.2 \16 hlnh hoa trC:n ll1Lrc thanh ghi truycn dq. ~16 hlnh hoa de 610111<11 hiJu Iwn 231 Chmmg VIll. C{IC phuong ph,ip kic'm tra loi ml,lch logic 243 §8. Cae 1116 hlnh lui logic 243 §8.

Bai to;io phat hiGn 16i 250 §8.lp thu,~ toan tong h<,l"p uk gia tr! thiI nghi¢111 264 ~g.4 PlllfO'ng ph<ip!TI6 hinh h6a 101 277 §8. so pilU'0ng phap lam d<.m gian hoa qua trlnh kiem tra phat hi911 16i 288 Tai li~u tham kluio 297 (, CHUONG I. MO DAU VAO THIET KE M,.,CH VI DI~N Til §1. Cae ph:!n do:;t" trung thiet ke cae mach tich hqp SV ra (\i:J'j ella de mach \'i di2n Ill' di'i l:un co' ~h phel! tri~l phCill cl'~ \,~I phi-til I1lCIll Cllil de h~ th6ng tillh t,xtn tl'Ong nhl1"ng th(tp k~- g;lll d,ly.

Vll'l' \,\ng hen n,le meTe d6 Ifch hqp ella de lll<.lch c1i¢n til' IrcH tnt'll 1ll::11 don d~l dua t6i \'i~c che 1<,10 nhilng I-u; thong \'O'i d(l phdc 1'-.1]1 ngay c~lg t:Ing COll)! ngh!.,' che I~\O m,~ch Itch heyp tren eel sb' uie chflt han d,ln pluit trj~l \'U hao.l nhfrng n[\[11 RO elta the k)' 20 nglf(1i la dil dl lh~ chc tao liU'(,il' llhung \11',lch 1ich h9P chu-a lui h(\I1g tri~u liuh kicn di¢n lU trcn mot lmh the ch~-l b:ln d,ll1. I\'hU11g llwch dl) duq'C gqi El m'.Icil lich hQ'p cao(VLSl) ho~c \a mi.tell vi cti¢n IU. Vi~c ra dui etla nhung 111'-.leh vi di~n Ill' (hi him nay sinh "~f can Ihid ph,!i co ITIQI phuong ph{ip luan va quy trinh thie't ke'. ehe 1<,tO thieh h9V.

Trong eoog nghi~p.tO uie nweh lich IH)p dU'Q"c thL!e IlJ¢n qua hon giai dm~n: • Giai dmm thie't ke. Itr de ehue nang ma me.teh sc tlll. ('hClng ta x,ly dung mCl hinh ella me.leh tren nhi~u mue de) chi liet khac nhau. Cae muc de) chi tiet co the (hrqc ehia thanh muc kie'n true, mu:e logic, mCre V(lt 15;.

Ket qua eLla giai dO<'111 thiet ke la cac rm'l hlnh ella m,wh (El duvc xac lIil(1ll kh6ng ehu:a loi tren phuong di~n thiel kc.111 th(r hai iiI giai c1O<.Ich tieh hqp se duqe che \'.:o dc e(mg ngh¢ eflY ghcp d.e phfin tLf lllC.lCh iClI dIe tinh tht chat bi.in d<'ill btll1g phmmg phap m~1 na che phLI vi'I cong ngh¢ X{IY dung cae mach nhi~u la-po Ke't q\l(i ella giai c1m.l!1 llay lit nhung vi mach time hi~n nhfrng ehLfe n[mg nhu trong thie't kc. Giai doan ba la gi<'lI c1m,1I1 kiem Ira.111 nay, nhu'ng m',lch d5 che' t"to se dU\J'C kidm nghi¢m ngau nhicn c1d khiing dtnh dll1g l1l<:tch kh6ng ebu:a loi ve m,)! ehe !<;Io. Trang truung hqp co nhilng 10, g(lp nllleu litn c6 the rut ra 7 1<:6'1 lutlll loi do eo Ih~ la loi lrong qua Irlnh che l<;to. Dl!<I \'aO VI¢C kitm Ira quy Il'lnb eong ngh¢ la e6 Ihe rUI ra ke'l lU(1l1 \'e cae kh,lu c6 Ih~ >;mh ra luI.

Cil;\[ doan euai clll1g I~ gml c10an dong g6i. Ll:ic lki de vi mach sc ducfe phfll1 laeh \'il du~jC I,.to Vl') hoe. Trong ehu'ong trlnh ta s2 nghi2n eCru ky giai dm~l dill! ti2n iii giai duan thict kC. Qua trlnh thic't kc' nie mach vi lti¢n tti lrung cong nghicp c1uqc ehia Elln ba ph;ll1 dOi.ll1: • Mo hlnh h6a.

• T()ng hqp vii lai Ull ho'\. • Kl~m nghi¢m vii phi': eilu£ln. Trong do ehung la 1(lp trung vi:1O blli loan m() hlnh hoa maeh \,~I 1611g hl. t6i ll'll ho;i mach.

Pluin du~n dUll lien: 1\-11'. hlnh hO{1 6 giai dm. h~1n thie't ke X[IY (hyng de mo hinh dIll trllc l11<,lch \'il de ch(re n~lg ma mi.lell >;is tlll.leh iii c{)1l1:! cu bi(o'u di~n d.e ;' tu'('mg thiel ke. Mo hinh ho,\ el6ng \'al tn) quail lrong Irong LI1II.Ich \'i di¢n ILl' blii \'1 cac m6 hlnh Iii nhung phuong lien mang Ih6ng Lin \'(~ dc mach s0 duue xiI)' d~rng m6t deh Cl) dong VlI ehinh x,ic.

Do d6 Ill() hinh e[m ph;ii ehinh x<. ch[lt ehl' eOng nlur c6 ml['e ell) 16ng quat. trong su6t \'(1 de hl~U c10i w':ii ngl['()"i thiC·'t kc "il may. V{)'i sl,l' phat L["J~n eUd cae k5' Ihu,:tl mo phong, me) hlnh 111<,1ch c6 the duqc xi.ly d~rng treil cO' so' Ciic ngon ngL'i" 1110 l;i ph[in eU:llg HDL (harclw~ description language>;).

Trollg nhicu tnIll'ng hnp, Ciic mo hlnh de) hqa nhu bieu do dong thong tin.lI1g hlnh hQc eLla cae d6i tU'(5!lg cung nhu deh sAp xcp cluing Lj'~n Ixin mach dell eo Ihe dUQ'e dllllg d~ hidu <lien m;. D6i vt'fi llhi}'ng llli,leh co dt) lich h0'P sieu lall do dl) phLi'c t:.lp ella mach n'ft eao nen \'l~e X[IY (h.rn,!! 111l') hinh mach Ihuang Iheo eae IllLrC d() chI li2'1 kh,ic nhau. Dieu d6 elm ph<'sp nglf(\i Ihiel ke' I:~p trung \'aO tung ph,'ln Cl'la mo hinh I;.li 1[l'llg giai dO:.lIl thiet kC:'. Ph;'l11 d()~n hai: Tong hqp va t6i I(lI hila Tl)llg lWp mach iii giai cto'.l() thCr hai ella qll,i trlllh ll1le-l ke'.lI1 dill! lu[m theo cae \' lUl'mg: cllil nh;1 Ihici kc hl1111 111>l1h (hin de kh;ii ni¢m Y~ 111<.lch Y~I xay dvng nhung mo hlnh sO' h9 dfiu lien ye m'.lc dleh ehinh cLla giai dO<;ln t6ng h\Jp mach I~ xfly dVng 1116 hlnh chi liel ella 111<.

v\ dl,l nhu cae chi liel \'C dang hlnh hqe phl,le vu cho cong dO'.I11 Illp nip viI tao vi) bge eho mach.iC thong qua yu. trinh xay dung: V~I chfnh xac hm\. thiet kc ti:rng: bu6e trong d6 m0 hlnh truu wq"ng ban diiu dW"iC ngui\i thiet ke chi tiel ho<1. tung bu6c I~p (11 I~p l<:li.

Khi thVe hi¢1l qUi. Idnh t6ng Iwp 111'.lch theo dc blfac Gii tie'n m6 hinh, ngu(1i thi('1 kc" dn nillcu thC)ng tin lien quan 16'i cae e(lIlg ngh~ che tao YLI cac phong cach thi(,t kc 1l10ng l11u6n. Ta co Iht thtiy e.lc ehCre nang ella lll<.\eh e6 Iht dge !{Ip \'Cii cae chi tic"t thut hiC'n, trong khi do Cile d~lt1g hi6u dien hinh h~)C ella nwch hO~1l toi\l1 pliu thU(lC \'LIO cac d;)c tinh ella cemg ngh¢ vi dl,l nhu kfch Ihu6c cLla de d[ry dim IroJlg miKh plll.l thuQe dto cbng nghc ehe' 1•.