Tài liệu giảng dạy môn kiến trúc máy tính phần 2: Tổ chức bộ xử lý MIPS và kỹ thuật ống dẫn

Tài liệu giảng dạy môn kiến trúc máy tính phần 2 tại trường ĐH An Giang cung cấp kiến thức chuyên sâu và ứng dụng thực tiễn cho sinh viên.

• Trường học: Trường Đại Học
• Chuyên ngành: Công Nghệ Thông Tin
• Đề tài: Giới thiệu về tổ chức bộ xử lý MIPS và kỹ thuật ống dẫn
• Loại tài liệu: bài luận
• Năm xuất bản: 2023
• Địa điểm: Hà Nội

Mục lục chi tiết

• 3. CHƯƠNG 3: TỔ CHỨC BỘ XỬ LÝ
• 3.1. GIỚI THIỆU
• 3.2. ĐƯỜNG DẪN DỮ LIỆU
• 3.3. TỔ CHỨC BỘ TÍNH TOÁN VÀ LUẬN LÝ (ALU)
• 3.4. BỘ ĐIỀU KHIỂN CHÍNH (main control unit)
• 3.5. KỸ THUẬT ỐNG DẪN (PIPELINE)
• 3.5.1. Tổng quan
• 3.5.2. Đường đi dữ liệu của kỹ thuật ống dẫn (pipelined datapath)

Tóm tắt

I. Giới thiệu tổng quan về tổ chức bộ xử lý MIPS

Tổ chức bộ xử lý MIPS là một trong những kiến trúc vi xử lý phổ biến nhất trong ngành công nghiệp máy tính. MIPS (Microprocessor without Interlocked Pipeline Stages) được thiết kế với mục tiêu đơn giản hóa quy trình xử lý lệnh, giúp tăng tốc độ thực thi. Kiến trúc này sử dụng các lệnh cơ bản như load word (lw), store word (sw), và các phép toán số học như add, sub. Việc hiểu rõ về tổ chức bộ xử lý MIPS không chỉ giúp lập trình viên tối ưu hóa mã nguồn mà còn giúp các kỹ sư thiết kế hệ thống hiệu quả hơn.

1.1. Các thành phần chính trong tổ chức bộ xử lý MIPS

Bộ xử lý MIPS bao gồm các thành phần chính như ALU (bộ tính toán và luận lý), bộ điều khiển, và đường dẫn dữ liệu. ALU thực hiện các phép toán số học và logic, trong khi bộ điều khiển quản lý các tín hiệu điều khiển để điều phối hoạt động của các thành phần khác.

1.2. Nguyên lý hoạt động của bộ xử lý MIPS

Bộ xử lý MIPS hoạt động dựa trên nguyên lý thực hiện từng lệnh qua các giai đoạn như duyệt lệnh, giải mã lệnh, thực thi, truy cập bộ nhớ và ghi kết quả. Mỗi giai đoạn này đều có vai trò quan trọng trong việc đảm bảo lệnh được thực hiện chính xác và hiệu quả.

II. Vấn đề và thách thức trong tổ chức bộ xử lý MIPS

Mặc dù tổ chức bộ xử lý MIPS mang lại nhiều lợi ích, nhưng cũng tồn tại một số thách thức. Một trong những vấn đề chính là độ trễ trong việc xử lý các lệnh phức tạp. Khi một lệnh cần nhiều hơn một chu kỳ để thực hiện, điều này có thể dẫn đến tình trạng tắc nghẽn trong ống dẫn. Ngoài ra, việc tối ưu hóa hiệu suất cho các lệnh nhảy cũng là một thách thức lớn.

2.1. Độ trễ trong xử lý lệnh

Độ trễ xảy ra khi một lệnh cần nhiều chu kỳ để hoàn thành, gây ảnh hưởng đến hiệu suất tổng thể của bộ xử lý. Điều này đặc biệt rõ ràng trong các lệnh nhảy, nơi mà việc xác định địa chỉ đích có thể làm chậm quá trình thực thi.

2.2. Tối ưu hóa hiệu suất cho lệnh nhảy

Lệnh nhảy thường gây ra sự gián đoạn trong ống dẫn, vì vậy việc tối ưu hóa cách thức xử lý các lệnh này là rất quan trọng. Các kỹ thuật như dự đoán nhảy có thể được áp dụng để giảm thiểu tác động tiêu cực của các lệnh nhảy đến hiệu suất.

III. Phương pháp tối ưu hóa ống dẫn trong MIPS

Kỹ thuật ống dẫn là một trong những phương pháp chính để tối ưu hóa hiệu suất của bộ xử lý MIPS. Bằng cách chia nhỏ quá trình thực hiện lệnh thành nhiều giai đoạn, kỹ thuật này cho phép nhiều lệnh được thực hiện đồng thời, từ đó tăng tốc độ xử lý. Việc áp dụng ống dẫn giúp giảm thiểu thời gian chờ đợi giữa các lệnh.

3.1. Các giai đoạn trong kỹ thuật ống dẫn

Kỹ thuật ống dẫn trong MIPS bao gồm năm giai đoạn: duyệt lệnh, giải mã lệnh, thực thi, truy cập bộ nhớ và ghi kết quả. Mỗi giai đoạn này đều có vai trò quan trọng trong việc đảm bảo lệnh được thực hiện một cách hiệu quả.

3.2. Lợi ích của việc sử dụng kỹ thuật ống dẫn

Sử dụng kỹ thuật ống dẫn giúp tăng cường hiệu suất xử lý của bộ xử lý MIPS bằng cách cho phép thực hiện nhiều lệnh cùng một lúc. Điều này không chỉ giảm thời gian thực hiện mà còn tối ưu hóa việc sử dụng tài nguyên hệ thống.

IV. Ứng dụng thực tiễn của tổ chức bộ xử lý MIPS

Tổ chức bộ xử lý MIPS được ứng dụng rộng rãi trong nhiều lĩnh vực, từ thiết bị di động đến máy tính để bàn. Các sản phẩm như router, thiết bị nhúng và các hệ thống nhúng khác thường sử dụng kiến trúc MIPS do tính hiệu quả và khả năng tối ưu hóa cao. Việc hiểu rõ về tổ chức bộ xử lý MIPS giúp các nhà phát triển tạo ra các ứng dụng hiệu quả hơn.

4.1. MIPS trong thiết bị di động

Nhiều thiết bị di động hiện nay sử dụng bộ xử lý MIPS do khả năng tiết kiệm năng lượng và hiệu suất cao. Kiến trúc này cho phép các ứng dụng chạy mượt mà mà không tiêu tốn quá nhiều tài nguyên.

4.2. MIPS trong hệ thống nhúng

Bộ xử lý MIPS thường được sử dụng trong các hệ thống nhúng như router và thiết bị IoT. Sự đơn giản trong thiết kế giúp giảm chi phí sản xuất và tăng cường độ tin cậy của sản phẩm.

V. Kết luận và tương lai của tổ chức bộ xử lý MIPS

Tổ chức bộ xử lý MIPS đã chứng minh được giá trị của mình trong ngành công nghiệp vi xử lý. Với sự phát triển không ngừng của công nghệ, MIPS vẫn giữ được vị thế của mình nhờ vào khả năng tối ưu hóa và hiệu suất cao. Tương lai của MIPS hứa hẹn sẽ còn nhiều điều thú vị với sự xuất hiện của các công nghệ mới.

5.1. Xu hướng phát triển của MIPS

Với sự gia tăng nhu cầu về hiệu suất và tiết kiệm năng lượng, MIPS đang được cải tiến để đáp ứng các yêu cầu mới. Các nghiên cứu hiện tại đang tập trung vào việc tối ưu hóa ống dẫn và cải thiện khả năng xử lý đồng thời.

5.2. Tương lai của kiến trúc MIPS

Kiến trúc MIPS có thể sẽ tiếp tục phát triển và mở rộng ra nhiều lĩnh vực mới, từ trí tuệ nhân tạo đến điện toán đám mây. Sự linh hoạt và khả năng thích ứng của MIPS sẽ là yếu tố quyết định cho sự tồn tại và phát triển của nó trong tương lai.

Nội dung chính

Tổng quan và Phân tích Nội dung Giáo trình Kiến trúc và Tổ chức Bộ xử lý

Tổng quan về giáo trình

Giáo trình thuộc lĩnh vực Kiến trúc Máy tính và Tổ chức Máy tính (Computer Architecture & Organization) – môn học cơ sở cốt lõi trong chương trình đào tạo kỹ sư và cử nhân thuộc các ngành Khoa học Máy tính, Kỹ thuật Máy tính, Công nghệ Thông tin và Kỹ thuật Điều khiển - Điện tử. Giáo trình trang bị cho người học kiến thức về vi kiến trúc phần cứng, cách thức thực thi tập lệnh ở mức thanh ghi, mối quan hệ giữa phần cứng và phần mềm, cũng như các kỹ thuật tối ưu hóa hiệu năng hệ thống máy tính.

Mục tiêu học tập của tài liệu tập trung vào ba khối kiến trúc chính:

• Nắm vững nguyên lý cấu tạo và hoạt động của đường dẫn dữ liệu (datapath) và đơn vị điều khiển (Control Unit) trên nền tảng tập lệnh kiến trúc MIPS 32-bit.
• Phân tích cơ chế thực thi nạp chồng lệnh thông qua kỹ thuật ống dẫn (pipelining) 5 giai đoạn và phương thức giải quyết các vấn đề điều khiển luồng dữ liệu.
• Làm chủ cấu trúc phân cấp bộ nhớ (Memory Hierarchy), nguyên lý cục bộ (locality), thiết kế bộ nhớ đệm (Cache) và các phương pháp đo lường, cải tiến hiệu suất truy cập dữ liệu.

Cấu trúc giáo trình được xây dựng theo phương pháp tiếp cận từ dưới lên (bottom-up): bắt đầu từ việc phân tích các thành phần phần cứng cơ bản (ALU, thanh ghi, bộ ghép kênh), tích hợp thành đường dẫn dữ liệu đơn chu kỳ cho từng định dạng lệnh, nâng cấp lên mô hình xử lý song song mức lệnh với kỹ thuật ống dẫn, và mở rộng ra toàn bộ hệ thống phân cấp bộ nhớ trung gian giữa vi xử lý và bộ nhớ chính.

Tài liệu sử dụng hệ quy chiếu chuẩn mực dựa trên tập lệnh MIPS và trích dẫn trực tiếp các mô hình vi kiến trúc từ công trình học thuật kinh điển "Computer Organization and Design: The Hardware/Software Interface" (Phiên bản thứ 4) của David A. Patterson và John L. Hennessy.

---

Nội dung kiến thức cốt lõi

Các chương/chủ đề chính

Nội dung trọng tâm của giáo trình được triển khai qua các đơn vị bài học phân tích sâu về bộ xử lý và bộ nhớ:

Chương 3: Tổ chức bộ xử lý

Chương này giới thiệu nguyên lý vận hành của bộ vi xử lý MIPS, phân tích chi tiết cấu trúc đường dẫn dữ liệu và khối tính toán logic:

• Tập lệnh cơ sở và đường dẫn dữ liệu: Khảo sát ba nhóm lệnh cơ bản gồm lệnh số học/luận lý R-format (add, sub, AND, OR, slt), lệnh tham chiếu bộ nhớ I-format (lw, sw), lệnh rẽ nhánh có điều kiện (beq) và lệnh nhảy không điều kiện J-format (j). Trình bày vai trò của thanh ghi đếm chương trình (PC), bộ nhớ lệnh (Instruction Memory), tập thanh ghi (Register File), bộ mở rộng dấu (Sign-extend 16 bit sang 32 bit), và bộ nhớ dữ liệu (Data Memory).
• Bộ tính toán và luận lý (ALU) & Đơn vị điều khiển (CU): Thiết lập mã điều khiển 4-bit của ALU dựa trên tín hiệu ALUOp 2-bit và trường hàm funct 6-bit. Phân tích chức năng của 7 đường tín hiệu điều khiển 1-bit (RegDst, RegWrite, ALUSrc, PCSrc, MemRead, MemWrite, MemtoReg).
• Kỹ thuật ống dẫn (Pipelining): Phân tích mô hình thực thi nạp chồng 5 giai đoạn:
  1. Duyệt lệnh (IF)
  2. Giải mã lệnh và đọc thanh ghi (ID)
  3. Thực thi hoặc tính địa chỉ (EX)
  4. Truy cập bộ nhớ (MEM)
  5. Ghi kết quả trở lại thanh ghi (WB)
• Thanh ghi ống dẫn và điều khiển: Cấu tạo các thanh ghi trung gian IF/ID (64 bit), ID/EX (128 bit), EX/MEM (97 bit), MEM/WB (64 bit); phương pháp biểu diễn luồng thực thi bằng giản đồ ống dẫn đơn chu kỳ (single-clock-cycle) và đa chu kỳ (multiple-clock-cycle).

Chương 4: Bộ nhớ và Hệ thống Cache

Chương này phân tích kiến trúc phân cấp bộ nhớ nhằm giải quyết bài toán chênh lệch tốc độ giữa CPU và bộ nhớ chính:

• Nguyên lý cục bộ và cấp bậc bộ nhớ: Trình bày nguyên tắc thời gian (Temporal locality) và nguyên tắc không gian (Spatial locality). So sánh thông số kỹ thuật và chi phí giữa SRAM (0.5 ns, 2000–5000 $/GB), DRAM (50–70 ns, 20–75 $/GB), và Đĩa từ (5–20 ms, 0.20–2 $/GB).
• Cơ chế ánh xạ và xác định vị trí trong Cache: Khảo sát ba mô hình tổ chức bộ nhớ đệm: Ánh xạ trực tiếp (Direct Mapped), Kết hợp theo tập hợp ($n$-way Set Associative), và Kết hợp hoàn toàn (Fully Associative). Cấu trúc phân rã trường địa chỉ 32-bit thành Thẻ (Tag), Chỉ số (Index), và Độ dời khối (Block Offset), kết hợp bit hợp lệ (Valid bit).
• Chính sách xử lý ghi và thay thế khối: Phân tích các kỹ thuật ghi đồng thời (Write-through), ghi đệm (Write buffer), và ghi lại (Write-back); giải thuật thay thế khối ít sử dụng gần đây nhất (LRU - Least Recently Used).
• Tổ chức phần cứng hỗ trợ Cache và Cache đa mức: Đánh giá các phương án băng thông bộ nhớ (bus 1 từ, mở rộng bus/bộ nhớ, chia dãy bộ nhớ xen kẽ - interleaved memory bank); mô hình Cache 2 mức (L1 sơ cấp tối ưu hit time, L2 thứ cấp giảm thiểu miss penalty).

Kiến thức nền tảng được xây dựng

Giáo trình thiết lập hệ thống lý thuyết chuẩn mực về phần cứng máy tính:

• Lý thuyết ánh xạ kiến trúc sang phần cứng: Quy tắc giải mã trường bit trong từ lệnh (32 bit) để định tuyến các tín hiệu điều khiển logic qua bộ điều hợp (Multiplexor).
• Nguyên lý thực thi lệnh nạp chồng: Cơ chế phân chia thời gian thực thi của các thành phần phần cứng (IM: 200 ps, Reg: 100 ps, ALU: 200 ps, DM: 200 ps, WB: 100 ps) nhằm giảm chu kỳ xung nhịp tổng thể từ mức tuần tự (800 ps cho lệnh lw) xuống chu kỳ xung nhịp đường ống (200 ps).
• Khung tính toán hiệu năng hệ thống: Thiết lập công thức đo lường thời gian thực thi CPU và thời gian truy cập bộ nhớ trung bình: $$\text{AMAT} = \text{Thời gian truy cập thành công (Hit Time)} + (\text{Tỷ lệ thất bại (Miss Rate)} \times \text{Trừng phạt thất bại (Miss Penalty)})$$ $$\text{Số chu kỳ trì hoãn bộ nhớ} = \text{Số lệnh} \times \left(\frac{\text{Số lần thất bại}}{\text{Lệnh}}\right) \times \text{Trừng phạt thất bại}$$

Kỹ năng phát triển

Thông qua nội dung giảng dạy, người học phát triển các kỹ năng chuyên môn cụ thể:

• Kỹ năng phân tích kỹ thuật: Khả năng truy vết đường đi của dữ liệu qua các khối chức năng; xác định chính xác trạng thái logic (0, 1 hoặc không xác định X) của các tín hiệu điều khiển ứng với từng lệnh máy.
• Kỹ năng tính toán kiến trúc: Tính toán kích thước trường Tag, Index, Offset của bộ nhớ cache khi thay đổi cấu hình dung lượng khối và số phần tử trong tập hợp; tính toán số chu kỳ trì hoãn (stall cycles) và chỉ số CPI hiệu dụng của CPU trong các điều kiện tổ chức cache khác nhau.
• Kỹ năng giải quyết bài toán thiết kế: Đánh giá sự đánh đổi (trade-offs) giữa độ phức tạp phần cứng, chi phí bit lưu trữ thẻ nhớ, thời gian chu kỳ xung nhịp và hiệu năng thực thi tổng thể.

---

Phương pháp giảng dạy và học tập

Giáo trình áp dụng phương pháp sư phạm trực quan kết hợp phân tích định lượng chặt chẽ. Cách tiếp cận này giúp sinh viên hiểu rõ bản chất hoạt động ở mức vi kiến trúc phần cứng thông qua các công cụ mô hình hóa:

[Lý thuyết vi kiến trúc] 
[Sơ đồ khối & Giản đồ thời gian] 
  - Sơ đồ Datapath nổi/mờ tín hiệu
  - Giản đồ ống dẫn đơn chu kỳ / đa chu kỳ
[Ví dụ mẫu & Bảng trạng thái] 
  - Bảng chân trị ALUOp & Funct
  - Bảng truy vết chuỗi địa chỉ Cache
[Bài tập tính toán định lượng & Tự đánh giá]
  - Tính CPI, AMAT, cấu trúc trường Tag/Index
  - Xác định trạng thái thanh ghi đường ống

• Mô hình hóa đường dẫn dữ liệu: Sử dụng các sơ đồ vi mạch trực quan thể hiện trạng thái hoạt động của hệ thống (các đường truyền dữ liệu và khối logic hoạt động được vẽ nổi bật, phần không hoạt động được làm mờ).
• Biểu diễn không gian - thời gian: Phân tích kỹ thuật ống dẫn thông qua hai góc nhìn: Giản đồ đa chu kỳ thể hiện luồng nạp chồng của chuỗi lệnh theo trục thời gian, và Giản đồ đơn chu kỳ cung cấp lát cắt chi tiết về trạng thái của toàn bộ 5 giai đoạn tại một chu kỳ xung nhịp cố định (ví dụ lát cắt tại chu kỳ CC5).
• Phương pháp học qua truy vết (Trace-based Learning): Kiểm chứng các giải thuật phần cứng bằng chuỗi thao tác từng bước. Điển hình là việc phân tích bảng trạng thái của 8 khối cache khi lần lượt tiếp nhận chuỗi 9 địa chỉ truy cập nhị phân/thập phân ($22_{10}$, $26_{10}$, $22_{10}$, $26_{10}$, $16_{10}$, $3_{10}$, $16_{10}$, $18_{10}$, $16_{10}$), giúp sinh viên quan sát trực tiếp hiện tượng thành công (hit), thất bại (miss), và thay thế khối.
• Hệ thống đánh giá định lượng: Cuối mỗi chương đều có hệ thống câu hỏi lý thuyết và bài tập giải tích yêu cầu sinh viên tự vẽ lại sơ đồ đường dẫn dữ liệu cho các lệnh cụ thể (R-format, lw, sw, beq), xác lập bảng tín hiệu điều khiển, và tính toán số bit thẻ nhớ cache cho các cấu hình 512 khối, 2K khối, hoặc 4K khối.

---

Điểm nổi bật và cập nhật

Nội dung giáo trình phản ánh các nguyên lý chuẩn tắc trong công nghệ máy tính hiện đại với các điểm kỹ thuật nổi bật:

Hạng mục kỹ thuật	Chi tiết dữ liệu trong giáo trình	Ý nghĩa kiến trúc
Nguồn tư liệu tham chiếu	Computer Organization and Design (4th Edition) - David A. Patterson	Đảm bảo tính chuẩn xác học thuật theo chuẩn kiến trúc MIPS quốc tế.
Thông số phần cứng định lượng	SRAM: 0.5 ns, DRAM: 50–70 ns, Đĩa từ: 5–20 ms (Số liệu chuẩn năm 2008)	Cung cấp trực quan định lượng về độ trễ vật lý của các lớp linh kiện nhớ.
Mô hình hóa Pipeline	5 tầng chuẩn (IF, ID, EX, MEM, WB) kèm 4 thanh ghi trung gian	Nền tảng vi kiến trúc của hầu hết các bộ vi xử lý RISC thương mại.
Kỹ thuật Cache đa cấp	Tích hợp L1 (Primary) và L2 (Secondary) trên chip	Phản ánh chính xác cấu trúc vi xử lý hiện đại nhằm giải quyết "Bức tường bộ nhớ" (Memory Wall).
Tổ chức Bus & Bộ nhớ	Mô hình 1 từ, Bus mở rộng, và Phân dãy xen kẽ (Interleaved Bank)	Giảm trừng phạt thất bại từ 65 chu kỳ xuống 20 chu kỳ, tăng băng thông hơn 3 lần.

Tài liệu kết hợp chặt chẽ giữa phân tích định tính (nguyên lý nạp chồng, cơ chế ghi dữ liệu) và định lượng (công thức tính AMAT, chu kỳ trì hoãn bộ nhớ, phân bổ trường địa chỉ), cung cấp cơ sở để người học đánh giá hiệu năng phần cứng trên các bài toán thực tế.

---

Đối tượng sử dụng giáo trình

Giáo trình được biên soạn phục vụ các nhóm đối tượng học thuật chuyên sâu:

• Sinh viên bậc Đại học ngành Kỹ thuật và Công nghệ: Sinh viên năm thứ hai hoặc năm thứ ba thuộc các chuyên ngành Khoa học Máy tính, Kỹ thuật Máy tính, Hệ thống Thông tin, Kỹ thuật Điện tử - Viễn thông. Giáo trình cung cấp kiến thức nền tảng để học tiếp các môn chuyên sâu như Thiết kế Vi mạch (VLSI), Hệ điều hành, Hệ thống Nhúng, và Trình biên dịch.
• Yêu cầu kiến thức tiên quyết: Người học cần hoàn thành các học phần về Nhập môn Lập trình, Kỹ thuật Số / Thiết kế Logic Số (hiểu rõ mạch tuần tự, mạch tổ hợp, thanh ghi, multiplexor), Đại số Boolean, và nắm được các khái niệm biểu diễn dữ liệu nhị phân/thập lục phân.
• Giảng viên và Người nghiên cứu: Sử dụng làm khung tài liệu bài giảng chuẩn cho các học phần Tổ chức Máy tính và Kiến trúc Máy tính; khai thác hệ thống bài tập phân tích đường dẫn dữ liệu và phân chia khối cache làm ngân hàng đề thi và bài tập thực hành.
• Kỹ sư phần mềm và Kỹ sư hệ thống nhúng: Sử dụng làm tài liệu tra cứu nhằm hiểu sâu cơ chế phần cứng nền tảng, hỗ trợ tối ưu hóa mã nguồn cấp cao tương thích với cơ chế hoạt động của đường ống lệnh và bộ nhớ đệm.

---

Câu hỏi thường gặp

1. Giáo trình này phù hợp với đối tượng nào?

Giáo trình được thiết kế cho sinh viên đại học và học viên cao học thuộc khối ngành Công nghệ Thông tin, Khoa học Máy tính, Kỹ thuật Máy tính và Điện tử. Tài liệu cũng phù hợp cho kỹ sư phần mềm muốn nghiên cứu sâu về vi kiến trúc phần cứng để tối ưu hóa hiệu năng ứng dụng.

2. Cần trang bị những kiến thức nền tảng nào trước khi học giáo trình này?

Người học cần có kiến thức cơ bản về thiết kế mạch logic số (các cổng logic, bộ ghép kênh Mux, mạch cộng ALU, thanh ghi lật Flip-Flop), hệ thống số nhị phân/thập lục phân, và hiểu biết cơ bản về ngôn ngữ lập trình hợp ngữ (Assembly).

3. Điểm đặc trưng về mặt kiến trúc của giáo trình là gì?

Tài liệu tập trung phân tích vi kiến trúc MIPS 32-bit kinh điển. Mọi cấu trúc đường dẫn dữ liệu đơn chu kỳ, cơ chế chuyển tiếp thanh ghi ống dẫn, và các phương thức ánh xạ bộ nhớ cache đều được giải thích tường minh thông qua các sơ đồ mạch logic chi tiết và dữ liệu tham số cụ thể.

4. Phương pháp nào giúp tự học giáo trình này hiệu quả?

Người học nên kết hợp đọc lý thuyết với việc tự vẽ lại sơ đồ đường dẫn dữ liệu (datapath) cho từng lệnh đơn lẻ (lw, sw, add, beq, j). Sau đó, tiến hành lập bảng chân trị tín hiệu điều khiển và tự giải các bài toán truy vết địa chỉ cache theo từng bước trước khi đối chiếu với bảng kết quả mẫu trong tài liệu.

5. Có những tài liệu học thuật nào bổ trợ tốt cho giáo trình?

Tài liệu tham khảo bổ trợ trực tiếp và đồng bộ nhất là cuốn sách giáo khoa chuẩn quốc tế: "Computer Organization and Design: The Hardware/Software Interface" (Fourth Edition) của hai tác giả David A. Patterson và John L. Hennessy.

---

Kết luận

Giáo trình cung cấp hệ thống tri thức chuẩn xác, tường minh và mang tính quy chuẩn cao về hai thành phần quan trọng nhất trong cấu trúc máy tính: Bộ xử lý trung tâm (CPU) và Hệ thống phân cấp bộ nhớ (Memory Hierarchy).

Thông qua lộ trình học tập được cấu trúc chặt chẽ từ thiết kế đường dẫn dữ liệu đơn chu kỳ, nâng cấp lên xử lý song song với kỹ thuật ống dẫn 5 giai đoạn, đến tối ưu hóa hiệu năng với hệ thống Cache đa cấp, tài liệu trang bị nền tảng vững chắc để người học làm chủ các công nghệ tính toán hiện đại. Người học có thể mở rộng nghiên cứu sang các chủ đề nâng cao như xử lý đa lõi (Multicore Processors), dự đoán rẽ nhánh động (Branch Prediction), và tính nhất quán bộ nhớ đệm (Cache Coherence) trong các hệ thống phân tán.

Trích đoạn nội dung tài liệu

CHƢƠNG 3 TỔ CHỨC BỘ XỬ LÝ Mục đích: Giới thiệu tổng quan nguyên lý hoạt động của vi xử lý MIPS. Đường dẫn dữ liệu của các loại lệnh, tổ chức của bộ tính toán và luận lý (ALU). Nguyên lý hoạt động của bộ điều khiển và trình bày các đặc điểm cơ bản của kỹ thuật ống dẫn.1 GIỚI THIỆU Trong chương này giới thiệu các nguyên lý và kỹ thuật được tổ chức trong bộ xử lý. Cách xây dựng đường dẫn dữ liệu (datapath) với các tập lệnh cơ bản của MIPS.

Sau đó trình bày các khái niệm cơ bản của kỹ thuật ống dẫn (pipelining). Các lệnh cơ bản được xem xét bao gồm:  Các lệnh tham chiếu bộ nhớ như: load word (lw) và store word (sw)  Các lệnh số học và luận lý: add, sub, AND, OR và slt  Lệnh so sánh bằng beq và lệnh nhảy j. Sơ đồ tổ chức tổng quát của MIPS như sau: Hình 3.1: Sơ đồ tổ chức tổng quát của MIPS1 Các lệnh bắt đầu bằng cách dùng thanh ghi PC (program counter) để xác định địa chỉ của lệnh trong bộ nhớ lệnh. Sau khi lệnh được duyệt, các toán hạng của lệnh cũng được xác định bởi các trường của lệnh này.

Dựa vào các toán hạng này để tính địa chỉ bộ nhớ (đối với lệnh load và store), tính kết quả của phép toán số học (đối với các lệnh số học – luận lý) hoặc phép toán so sánh (đối với lệnh nhảy). Nếu lệnh đang thực hiện là lệnh số học – luận lý, kết quả phép tính từ ALU phải được ghi vào một thanh ghi. Nếu lệnh đang thực hiện là lệnh load hoặc store, kết quả phép tính từ ALU dùng để xác định địa chỉ bộ nhớ để lưu giá trị của thanh ghi vào bộ nhớ (store) hoặc lấy giá trị từ bộ nhớ đưa vào thanh ghi (load). 1 Các hình trong chương này được trích từ cuốn sách “Computer organization and Design: The hardware/software interface” (fourth edition), tác giả: David A.2 ĐƢỜNG DẪN DỮ LIỆU Đường dẫn dữ liệu gồm có bộ tính toán và luận lý, các mạch dịch, các thanh ghi và các đường nối kết các bộ phận trên.

Nhiệm vụ của đường dẫn dữ liệu là đọc các toán hạng từ các thanh ghi, thực hiện các phép tính trên các toán hạng này trong bộ tính toán và luận lý và lưu trữ kết quả vào thanh ghi. Đường dẫn dữ liệu của các lệnh số học – luận lý và các lệnh bộ nhớ thì tương đối giống nhau. Những điểm khác biệt chính giữa chúng là:  Các lệnh số học – luận lý dùng ALU với hai toán hạng nhập vào là hai thanh ghi. Trong khi các lệnh bộ nhớ dùng ALU để tính địa chỉ với giá trị nhập vào thứ nhất là một thanh ghi và giá trị nhập vào thứ hai là giá trị độ dời (offset) 16 bit cần được mở rộng dấu sang 32 bit.

 Kết quả của ALU lưu vào thanh ghi đích (đối với lệnh số học – luận lý) nhưng kết quả được lưu vào thanh ghi đích được lấy từ bộ nhớ (đối với lệnh load). Đường dẫn dữ liệu của các lệnh số học – luận lý, các lệnh bộ nhớ và lệnh so sánh bằng được thể hiện ở hình 3. Để thực hiện một lệnh, đầu tiên lệnh đó sẽ được duyệt từ bộ nhớ, lệnh tiếp theo được thực hiện bằng cách tăng thanh ghi đếm chương trình (program counter – PC) thêm 4 bởi vì độ dài mỗi lệnh là 4 byte (trong trường hợp thực hiện tuần tự các lệnh). Trong định dạng R-format (các lệnh số học – luận lý), nội dung hai thanh ghi được đọc, sau đó thực hiện phép toán tương ứng trên hai thanh ghi này và ghi kết quả vào thanh ghi thứ ba.

Thí dụ: add $t1, $t2, $t3 sẽ đọc nội dung của $t2 và $t3 thực hiện phép tính cộng trên ALU và lưu kết quả vào $t1. Các lệnh thuộc nhóm này gồm có: add, sub, AND, OR và slt. Trong tổ chức ALU thì có hai đầu vào độ dài 32 bit, một đầu ra cũng có độ dài 32 bit. Ngoài ra, ALU còn có tín hiệu 1 bit thể hiện kết quả đầu ra bằng 0 và các tín hiệu điều khiển 4 bit mà sẽ được trình bày ở phần tiếp theo.

Tiếp theo, chúng ta sẽ xem xét các lệnh bộ nhớ bao gồm lệnh load và lệnh store có định dạng như sau: lw $t1, offset_value($t2) và sw $t1, offset_value($t2). Các lệnh này tính địa chỉ bộ nhớ bằng cách cộng nội dung thanh ghi cơ sở (base register) trong $t2 với độ dời (offset) có dấu 16 bit. Đối với lệnh store thì giá trị lưu trữ vào bộ nhớ được đọc từ thanh ghi $t1. Trong khi đó lệnh load thì giá trị đọc từ bộ nhớ được ghi vào thanh ghi $t1.

Ngoài ra cần có một bộ chuyển đổi mở rộng có dấu từ 16 bit của độ dời thành 32 bit tương ứng. Đối với bộ nhớ có các tín hiệu đầu vào là tín hiệu đọc (MemRead) dùng để đọc dữ liệu và tín hiệu ghi (MemWrite) để ghi dữ liệu vào bộ nhớ. Đối với lệnh beq có ba toán hạng với định dạng beq $t1, $t2, offset, hai thanh ghi được so sánh có bằng nhau bằng cách thực hiện phép trừ trong ALU. Kết quả so sánh được xác định bằng tín hiệu ra Zero của ALU.

Nếu điều kiện so sánh không thỏa mãn thì lệnh kế tiếp được thực hiện (PC + 4). Nếu điều kiện so sánh thỏa mãn thì độ dời 16 bit (mở rộng dấu thành 32 bit ) được dịch sang trái 2 bit (tương ứng nhân với 4) được cộng với (PC + 4) để thực hiện nhảy đến địa chỉ đích.2: Đường dẫn dữ liệu của ba loại lệnh cơ bản Đối với lệnh jump (j) được thực hiện bằng cách thay thế 28 bit của PC bằng 26 bit của lệnh được dịch sang trái 2 bit.3 TỔ CHỨC BỘ TÍNH TOÁN VÀ LUẬN LÝ (ALU) Bộ tính toán và luận lý (ALU) của bộ xử lý MIPS xác định các phép toán thực hiện dựa vào tín hiệu điều khiển 4-bit: 33 Tùy thuộc vào từng loại lệnh, ALU sẽ thực hiện một trong các hàm trên. Đối với lệnh load word và store word, ALU thực hiện phép cộng để xác định địa chỉ bộ nhớ. Đối với dạng lệnh R-type, ALU thực hiện một trong năm lệnh (AND, OR, subtract, add hoặc slt) phụ thuộc vào 6-bit thấp của trường funct (function) trong định dạng lệnh.

Với lệnh beq, ALU sẽ thực hiện phép toán trừ. Các tín hiệu điều khiển 4-bit của ALU có thể được tạo ra bằng mạch điều khiển đơn giản có tín hiệu nhập là các bit của trường funct cùng với 2-bit điều khiển đặc biệt (được gọi là ALUOp). ALUOp sẽ xác định phép toán thực hiện: giá trị 00 thực hiện phép cộng cho lệnh load và store, 01 thực hiện phép trừ cho lệnh beq, đối với giá trị 10 thì phép toán được thực hiện phụ thuộc vào trường funct của định dạng lệnh. Đối với giá trị 00 và 01 của ALUOp thì phép toán được thực hiện không phụ thuộc vào giá trị của trường funct (trong trường hợp này các giá trị của trường funct được ghi là X).

Các giá trị của ALUOp được tạo ra bởi đơn vị điều khiển chính (CU – Control Unit).1: Thiết lập các bit điều khiển ALU dựa vào ALUOp và trường funct Tín hiệu điều Mã hàm Phép toán Dạng lệnh ALUOp Lệnh khiển ALU (tín (funct) ALU hiệu nhập) LW 00 load word ×××××× add 0010 SW 00 store word ×××××× add 0010 Branch equal 01 branch equal ×××××× subtract 0110 R-type 10 add 100000 add 0010 R-type 10 subtract 100010 subtract 0110 R-type 10 AND 100100 AND 0000 R-type 10 OR 100101 OR 0001 set on less set on less R-type 10 101010 0111 than than 3.4 BỘ ĐIỀU KHIỂN CHÍNH (main control unit) Để thiết kế mạch điều khiển, chúng ta xét ba định dạng lệnh cơ bản: định dạng lệnh số học và logic (R-format) có opcode = 0, các lệnh này có ba thanh ghi toán hạng rs, rt và rd. Hai thanh ghi rs và rt là các thanh ghi nguồn, còn rd là thanh ghi đích. Phép toán thực hiện trong ALU được xác định bởi trường funct. Định dạng này 34 thực hiện các lệnh add, sub, AND, OR và slt.

Trường shamt được dùng cho các lệnh dịch (shifts). Định dạng lệnh thứ 2 là định dạng cho lệnh load (opcode = 35ten) và lệnh store (opcode = 43ten). Thanh ghi rs là thanh ghi nền, nội dung thanh ghi này cộng với địa chỉ offset 16 bit để xác định được địa chỉ bộ nhớ. Đối với lệnh load, nội dung từ bộ nhớ được chép vào thanh ghi rt.

Còn với lệnh store, nội dung từ thanh ghi rt được lưu vào bộ nhớ. Định dạng lệnh thứ 3 là định dạng lệnh nhảy theo điều kiện so sánh bằng (branch equal) có opcode = 4. Trong định dạng này hai thanh ghi rs và rt là các thanh ghi nguồn được dùng để thực hiện phép so sánh. Dựa vào kết quả so sánh này để quyết định: hoặc thực hiện lệnh kế tiếp (PC+4) hoặc cộng nội dung (PC+4) với địa chỉ 16 bit để nhảy đến địa chỉ đích.3: Ba định dạng lệnh R-type, load và store, branch Từ ba định dạng trên, chúng ta rút ra một số nhận xét như sau:  Trường opcode luôn ở vị trí bit 31:26  Cả ba định dạng thì chỉ đọc hai thanh ghi rs và rt được định vị tại vị trí 25:21 và 20:16  Thanh ghi nền (base register) cho định dạng lệnh load và store thì luôn luôn ở vị trí 25:21 (rs)  Địa chỉ offset 16 bit cho lệnh nhảy theo điều kiện so sánh bằng, lệnh load và store thì luôn ở vị trí 15:0  Thanh ghi đích thì ở một trong hai vị trí: đối với lệnh load thì ở vị trí 20:16 (rt), còn đối với các lệnh R-format thì ở vị trí 15:11 (rd).

Các tín hiệu điều khiển được thể hiện như hình 3. Trong hình này thể hiện bảy đường điều khiển 1-bit và một đường điều khiển ALUOp 2-bit. Ngoài ra, còn có thiết bị bộ điều hợp (multiplexor – viết tắt Mux: là thiết bị có hai tín hiệu đầu vào, một tín hiệu đầu ra và một tín hiệu điều khiển. Dựa vào tín hiệu điều khiển mà tín hiệu đầu ra được chọn là một trong hai tín hiệu đầu vào) được dùng trong kết hợp trong hệ thống.4: Các tín hiệu điều khiển trong hệ thống Các tín hiệu điều khiển có ý nghĩa như sau: − RegDst: giá trị 0 xác định thanh ghi để ghi được xác định bởi toán hạng rt (bit 20:16).

Ngược lại giá trị 1 thì thanh ghi để ghi được xác định bởi toán hạng rd (bit 15:11). − RegWrite: giá trị 0 không ảnh hưởng. Giá trị 1 thể hiện ghi dữ liệu vào thanh ghi.