TỔNG QUAN HỌC THUẬT: GIÁO TRÌNH KIẾN TRÚC MÁY TÍNH & QUẢN LÝ HỆ THỐNG MÁY TÍNH (KHOA CNTT – TRƯỜNG ĐẠI HỌC THÁI BÌNH)

Tổng quan về giáo trình (250-300 từ)

Giáo trình Kiến trúc Máy tính & Quản lý Hệ thống Máy tính (KTMT & QLHTMT) do Khoa Công nghệ Thông tin – Trường Đại học Thái Bình biên soạn, là tài liệu giảng dạy nòng cốt thuộc khối kiến thức cơ sở ngành và chuyên ngành trong chương trình đào tạo kỹ sư, cử nhân Công nghệ Thông tin và Kỹ thuật Máy tính.

Tài liệu xác lập các mục tiêu học tập (Learning Outcomes) cụ thể:

  • Cung cấp cơ sở lý thuyết về tổ chức vi mạch bán dẫn, nguyên lý lưu trữ của phần tử nhớ (Flip-flop RS, tụ điện DRAM) và phương pháp ghép nối dung lượng bộ nhớ.
  • Phân tích cơ chế vận hành của không gian bộ nhớ ảo, kỹ thuật phân trang (Paging) và cơ chế quản lý phân đoạn trong Chế độ bảo vệ (Protected Mode) của vi xử lý x86.
  • Làm rõ cấu trúc phân tầng bộ nhớ Cache và các thuật toán ánh xạ đường truyền.
  • Trang bị nguyên lý ghép nối, trao đổi dữ liệu qua cổng I/O và điều khiển các thiết bị ngoại vi thông dụng.

Cấu trúc giáo trình tiếp cận theo mô hình từ phần cứng mức thấp (mạch logic, chip nhớ) đến cấu trúc điều khiển hệ thống (thanh ghi điều khiển, bảng mô tả đoạn) và giao tiếp ngoại vi. Điểm đặc thù của tài liệu là phương pháp diễn giải đi kèm sơ đồ nguyên lý mạch cụ thể (vi mạch PPI 8255, giải mã SN7447, vi điều khiển μP8048, bộ điều khiển bàn phím KC 8042) và các cấu hình kiến trúc phần cứng chuẩn công nghiệp như Intel x86, Pentium 4, IBM System/370 và VAX 8600.

Nội dung kiến thức cốt lõi (500-600 từ)

Các chương/chủ đề chính

Căn cứ theo văn bản học phần, nội dung đào tạo chuyên sâu tập trung vào hai chương trọng tâm:

  • Chương VI: Kiến trúc bộ nhớ:

    • Bộ nhớ trong: Nguyên lý tế bào nhớ Flip-flop RS và cấu trúc ô nhớ DRAM nạp điện tích; phân loại ROM (Masked ROM, PROM, EPROM xóa bằng tia cực tím, EEPROM xóa bằng điện), RAM (SRAM, DRAM cơ chế làm tươi), bộ nhớ Flash và NVRAM. Kỹ thuật ghép nối chip nhớ đơn (1-bit, 4-bit) thành từ nhớ chuẩn (8-bit byte, 16-bit word), đơn cử như sơ đồ vỉ nhớ SRAM 16KB tạo từ 8 chip 16Kx1bit với các đường tín hiệu A13–A0, $\overline{\text{CS}}$, W/$\overline{\text{R}}$, D0–D7.
    • Quản lý bộ nhớ và Bộ nhớ ảo: Kỹ thuật phân trang (Paging) ánh xạ không gian địa chỉ ảo sang không gian địa chỉ vật lý qua Bảng phân trang (Page Table); phân biệt với kỹ thuật phân đoạn (Segmentation).
    • Chế độ bảo vệ (Protected Mode): Mô hình 4 cấp đặc quyền (PL=0 đến PL=3) và luật kiểm soát truy nhập ($EPL = \max(CPL, RPL) \ge DPL$). Cấu trúc Bộ chọn đoạn 16-bit (Selector: Index 13-bit, TI, RPL), Bộ mô tả đoạn 8-byte (Segment Descriptor: Base Address 24-bit, Limit 16-bit, Access Rights), các bảng mô tả GDT, LDT, IDT, Cổng giao dịch (Call Gate, Task Gate, Interrupt Gate, Trap Gate) và cơ chế chuyển đổi nhiệm vụ đa nhiệm qua đoạn trạng thái TSS (Task State Segment) và thanh ghi TR.
    • Kiến trúc bộ nhớ Cache: Phân cấp L1, L2, cấu trúc Trace Execution Cache trên CPU Pentium 4 (socket 478/775); cơ chế Cache hit/miss; kỹ thuật dự đoán rẽ nhánh (Branch prediction); các phương pháp ánh xạ: Direct-mapped (theo hàm modulo-m, ứng dụng trên IBM System/370 Model 158, VAX 8800), Fully Associative, Set-Associative (Intel i860) và Sector Mapping (IBM System/360 Model 85).

  • Chương VII: Thiết bị ngoại vi của máy tính:

    • Giao tiếp I/O và Bộ nhớ đệm: Quá trình truyền dữ liệu hai bước qua Buffer (kiểm tra trạng thái EMPTY/FULL).
    • Bàn phím: Mạch bàn phím ma trận Hex 22 phím giao tiếp vi mạch PPI 8255 (Port B quét hàng R0–R2, Port A đọc cột D0–D7, giải thuật chống rung 20ms, gán mã lệnh 10H–15H); hệ thống bàn phím PC ghép nối μP8048 (Thợ) và KC 8042 (Chủ) qua 2 dây tín hiệu DATA và CLOCK, cơ chế ngắt phần cứng IRQ1, ngắt BIOS 09H và 16H, vùng đệm bàn phím 32 byte tại địa chỉ 0000H:041EH.
    • Hiển thị: Mạch điều khiển LED 7 đoạn 8 digit ghép qua IC giải mã SN7447 và PPI 8255 theo phương pháp quét động (đa công – Multiplexing) tần số 15–20Hz; cấu tạo màn hình ống tia âm cực CRT (súng phóng điện tử, cuộn lái tia, làm tươi tuần tự) và nguyên tắc ánh xạ bộ nhớ hiển thị (mỗi ký tự chiếm 2 byte: byte mã ASCII và byte thuộc tính màu/nhấp nháy).

Kiến thức nền tảng được xây dựng

  • Lý thuyết điện tử số ứng dụng trong vi mạch nhớ và logic ghép nối.
  • Nguyên lý phân cấp hệ thống nhớ và chuyển đổi địa chỉ (Ảo – Tuyến tính – Vật lý).
  • Cơ chế bảo vệ tài nguyên phần cứng, phân quyền thực thi và chuyển ngữ cảnh trong hệ điều hành đa nhiệm.
  • Nguyên lý đồng bộ tín hiệu ghép nối ngoại vi (nối tiếp, song song, quét ma trận).

Kỹ năng phát triển

  • Kỹ thuật: Thiết kế sơ đồ giải mã và ghép nối bus địa chỉ/dữ liệu cho vi mạch SRAM/DRAM; cấu hình các cổng vào/ra trên vi mạch PPI 8255.
  • Phân tích: Đọc hiểu biểu đồ thời gian đọc/ghi bộ nhớ; tính toán địa chỉ bộ nhớ Cache theo các giải thuật ánh xạ; giải mã cấu trúc trường byte trong Bộ mô tả đoạn x86.
  • Thực hành: Xây dựng thuật toán quét phím ma trận, lập trình điều khiển hiển thị LED 7 đoạn quét động, xử lý các hàm dịch vụ ngắt BIOS bàn phím.

Phương pháp giảng dạy và học tập (300-350 từ)

Giáo trình áp dụng phương pháp sư phạm kỹ thuật kết hợp giữa lý thuyết vi kiến trúc và thiết kế mạch logic ứng dụng. Tiến trình giảng dạy được tổ chức tuần tự từ phân tích mức phần tử vật lý đến quy trình tích hợp hệ thống.

Tài liệu cung cấp hệ thống bài tập và nghiên cứu tình huống (Case studies) định lượng:

  • Tính toán dung lượng và cấu hình vỉ nhớ: Bài toán ghép nối 8 chip nhớ 16Kx1bit để tạo thành không gian nhớ 16KB chuẩn 8-bit byte; xác định tổ chức chân địa chỉ ($A_{13} - A_0$) và đường dữ liệu ($D_7 - D_0$).
  • Mô hình hóa hệ thống thực tế: Khảo sát cơ chế ánh xạ phân trang trên hệ thống nhớ ảo 64KB (16 trang) và bộ nhớ thực 32KB (8 khung trang); tính toán ánh xạ Cache 4 đường trên hệ thống IBM System/360 Model 85 và Intel i860.
  • Bài tập giải thuật ghép nối: Xây dựng lưu đồ quét bàn phím ma trận, thuật toán lọc nhiễu đàn hồi cơ học (delay 20ms) và quy trình giao tiếp đồng bộ giữa vi điều khiển $\mu\text{P}8048$ với chip $KC,8042$.

Phương pháp đánh giá học phần tập trung vào:

  • Năng lực phân tích cấu trúc bit của Bộ chọn đoạn (Selector) và giải mã 8 byte của Bộ mô tả đoạn (Segment Descriptor).
  • Kỹ năng xác định đúng điều kiện chuyển mức đặc quyền qua Cổng gọi (Call Gate) và chuyển đổi nhiệm vụ qua đoạn TSS.
  • Khả năng thiết kế sơ đồ nguyên lý mạch điều khiển ngoại vi sử dụng vi mạch phụ trợ PPI 8255 và IC giải mã SN7447.

Hướng dẫn tự học: Sinh viên cần đối chiếu các bảng thông số kỹ thuật (bảng phân loại bộ nhớ bán dẫn, bảng mã quét bàn phím) với sơ đồ khối phần cứng, đồng thời tự vẽ lại lưu đồ giải thuật đọc/ghi và tuần tự quét hiển thị để nắm vững bản chất điều khiển.

Điểm nổi bật và cập nhật (250-300 từ)

Giáo trình cập nhật các bước chuyển đổi kỹ thuật trọng yếu trong lịch sử phát triển phần cứng máy tính:

  • Chuyển biến kiến trúc vi xử lý x86: Trình bày chi tiết cơ chế chuyển đổi từ Chế độ thực (Real Mode) sang Chế độ bảo vệ (Protected Mode) từ thế hệ vi xử lý Intel 80286 trở đi. Việc định vị ô nhớ không còn phụ thuộc vào địa chỉ thực cố định Segment:Offset mà thông qua bảng mô tả phân đoạn (GDT, LDT) với khả năng quản lý không gian nhớ lên đến $1\text{GB}$ ($2 \times 2^{13} \times 2^{16}\text{ bytes}$).
  • Cập nhật công nghệ Cache trên vi xử lý: Làm rõ cấu trúc của dòng vi xử lý Intel Pentium 4 và Celeron (socket 478, 775) khi thay thế L1 Instruction Cache truyền thống bằng khối Trace Execution Cache nằm giữa khối giải mã và khối thực thi; bổ sung khối chức năng suy đoán trước lệnh rẽ nhánh (Branch Prediction) cho các lệnh nhảy JMP có điều kiện.
  • Tích hợp các dạng công nghệ lưu trữ: Phân loại và so sánh đặc tính kỹ thuật của các bộ nhớ bán dẫn không khả biến mới như Flash ROM, thẻ nhớ, USB Flash (xóa theo sector, chi phí thấp) so với EEPROM truyền thống và RAM tĩnh nuôi nguồn pin (NVRAM).
  • Tính thực tiễn công nghiệp: Phân tích các mô hình kiến trúc chuẩn được hiện thực hóa trong thực tế như VAX 8600, Intel i486 (Cache địa chỉ vật lý), Intel i860 (Set-associative 2 đường), IBM System/370 Model 158 và IBM System/360 Model 85.

Đối tượng sử dụng giáo trình (200-250 từ)

Tài liệu được biên soạn phục vụ các nhóm đối tượng cụ thể trong đào tạo và nghiên cứu kỹ thuật:

  • Sinh viên chuyên ngành: Dành cho sinh viên từ năm thứ hai đến năm thứ ba thuộc các ngành Công nghệ Thông tin, Kỹ thuật Máy tính, Điện tử – Viễn thông, Công nghệ Kỹ thuật Điều khiển & Tự động hóa.
  • Yêu cầu kiến thức tiên quyết (Prerequisites):
    • Học phần Kỹ thuật số / Điện tử số (cổng logic, mạch Flip-flop, bộ giải mã BCD).
    • Kiến thức toán nhị phân, hệ cơ số thập lục phân (Hexadecimal).
    • Kiến thức lập trình Hợp ngữ (Assembly) mức thanh ghi trên kiến trúc x86.
  • Giảng viên: Sử dụng làm đề cương và giáo trình giảng dạy chính khóa cho môn Kiến trúc máy tính; khai thác hệ thống sơ đồ vi mạch (PPI 8255, 8048, 8042, SN7447) để xây dựng bài giảng lý thuyết và giáo án thực hành phòng lab.
  • Kỹ sư và người tự học: Phục vụ kỹ sư phát triển phần mềm hệ thống (System programmers), lập trình viên hệ thống nhúng (Embedded systems) cần tài liệu tra cứu về cơ chế phân đoạn/phân trang x86, quản lý bảng véc-tơ ngắt và quy thức điều khiển ngoại vi mức thấp.

Câu hỏi thường gặp (250-300 từ)

1. Giáo trình này phù hợp với đối tượng nào?

Giáo trình được thiết kế cho sinh viên đại học khối ngành Công nghệ Thông tin và Kỹ thuật Máy tính, đồng thời là tài liệu tham khảo kỹ thuật cho kỹ sư nghiên cứu về phần cứng và lập trình hệ thống cấp thấp.

2. Cần chuẩn bị kiến thức nền tảng nào trước khi học?

Người học cần có kiến thức về Mạch logic số (các loại Flip-flop, cổng logic, mạch dồn kênh), biểu diễn dữ liệu nhị phân/hexadecimal và các lệnh hợp ngữ x86 cơ bản (JMP, CALL, RET).

3. Giáo trình có điểm gì khác biệt so với các tài liệu nhập môn đại cương?

Tài liệu tập trung trực tiếp vào cấu trúc phần cứng chi tiết, giải thích cụ thể từng bit trong các thanh ghi hệ thống ($GDTR, LDTR, TR$), định dạng bảng mô tả 8-byte, và cung cấp sơ đồ ghép nối mạch ngoại vi thực tế thay vì chỉ mô tả khái niệm trừu tượng.

4. Phương pháp tự học giáo trình như thế nào để đạt hiệu quả?

Cần kết hợp việc đọc hiểu lý thuyết cơ chế với việc vẽ lại sơ đồ ghép nối vi mạch, thực hành tính toán bảng phân trang, bài toán ánh xạ Cache, và phân tích lưu đồ thuật toán điều khiển bàn phím/màn hình.

5. Giáo trình có đề cập đến các vi xử lý và phần cứng cụ thể nào?

Tài liệu trích dẫn và phân tích thông số kỹ thuật của các dòng vi xử lý Intel 80286, i486, i860, Pentium 4, vi điều khiển $\mu\text{P}8048$, bộ điều khiển $KC,8042$, vi mạch giao tiếp $PPI,8255$, vi mạch giải mã $SN7447$, cùng các hệ thống máy tính IBM System/360, 370 và VAX.

Kết luận (150 từ)

Giáo trình Kiến trúc Máy tính & Quản lý Hệ thống Máy tính của Khoa CNTT – Trường Đại học Thái Bình cung cấp hệ thống kiến thức toàn diện và chính xác về cấu trúc phần cứng máy tính, từ nguyên lý vi mạch bán dẫn đến cơ chế điều hành hệ thống phức tạp.

Lộ trình học tập đề xuất:

  1. Nắm vững nguyên lý phần tử nhớ và kỹ thuật ghép nối vỉ nhớ SRAM/DRAM.
  2. Nghiên cứu cơ chế bộ nhớ ảo, kỹ thuật phân trang và Chế độ bảo vệ x86 (phân cấp đặc quyền, bảng mô tả GDT/LDT/IDT).
  3. Phân tích các mô hình tổ chức bộ nhớ Cache và giải thuật tối ưu hiệu năng.
  4. Ứng dụng thiết kế và điều khiển giao tiếp thiết bị ngoại vi (bàn phím ma trận, LED 7 đoạn quét động, màn hình CRT).

Tài liệu hỗ trợ bổ sung: Datasheet kỹ thuật của các vi mạch PPI 8255, SN7447, vi điều khiển 8048/8042 và tài liệu hướng dẫn lập trình hệ thống Intel Architecture Software Developer's Manual.