Bối cảnh và vấn đề nghiên cứu
Ngành công nghiệp bán dẫn (Semiconductor Industry) giữ vai trò cốt lõi trong chuỗi cung ứng công nghệ toàn cầu, cung cấp các linh kiện thiết yếu như vi mạch tích hợp (ICs), transistor và cảm biến cho nhiều ngành công nghiệp từ điện tử tiêu dùng, viễn thông đến thiết bị y tế và ô tô. Tại Việt Nam, ngành sản xuất bán dẫn bắt đầu hình thành từ năm 1979 và ghi nhận sự tăng trưởng đáng kể; theo số liệu thống kê tháng 2/2023 từ Cục Thống kê Dân số Hoa Kỳ, doanh thu chip từ Việt Nam xuất khẩu sang thị trường Mỹ đạt 562,5 triệu USD (tăng 74,9% so với cùng kỳ năm 2022), đưa Việt Nam lên vị trí thứ ba tại khu vực châu Á về kim ngạch xuất khẩu mặt hàng này vào Mỹ.
Công ty TNHH On Semiconductor Việt Nam (thuộc tập đoàn On Semiconductor đứng thứ 26 trên thế giới) hiện vận hành hai nhà máy sản xuất tại tỉnh Đồng Nai. Trong quá trình vận hành dây chuyền sản xuất dòng sản phẩm vi mạch Direct Memory Access (DMA), nhà máy ghi nhận tỷ lệ phế phẩm thực tế lên tới 20% (trung bình 1.000 sản phẩm lỗi trên 5.000 sản phẩm sản xuất mỗi tháng), vượt xa ngưỡng sai hỏng cho phép theo tiêu chuẩn của công ty là 10%. Sự xuất hiện của các lỗi nghiêm trọng không chỉ làm gia tăng chi phí sản xuất mà còn tiềm ẩn rủi ro về độ tin cậy của linh kiện khi đến tay khách hàng. Xuất phát từ thực trạng đó, đề tài tập trung nhận diện nguyên nhân và thiết lập các thông số tối ưu nhằm kiểm soát chất lượng sản phẩm DMA.
Mục tiêu và nhiệm vụ nghiên cứu của khóa luận bao gồm:
- Nhận dạng các nguyên nhân chính phát sinh phế phẩm trong quy trình sản xuất sản phẩm DMA tại Công ty TNHH On Semiconductor Việt Nam.
- Đo lường mức độ ảnh hưởng của từng yếu tố và sắp xếp thứ tự ưu tiên các nguyên nhân gây lỗi.
- Đề xuất các giải pháp kỹ thuật và quản lý nhằm giảm tỷ lệ lỗi tách lớp (Delamination) từ 20% (1.000/5.000 sản phẩm) xuống còn 1% (50/5.000 sản phẩm).
Đối tượng và phạm vi nghiên cứu:
- Đối tượng nghiên cứu: Thực tiễn sản xuất và quy trình thử nghiệm dòng sản phẩm Direct Memory Access (DMA) tại Công ty TNHH On Semiconductor Việt Nam.
- Phạm vi không gian: Quy trình sản xuất và đóng gói sản phẩm DMA tại nhà máy On Semiconductor (Khu công nghiệp Biên Hòa 2, phường An Bình, thành phố Biên Hòa, tỉnh Đồng Nai).
- Phạm vi thời gian: Số liệu hiện trạng và phân tích thực nghiệm được thu thập trong giai đoạn từ tháng 6/2023 đến tháng 11/2023, kết hợp dữ liệu thống kê phế phẩm trong 3 tháng liên tiếp (tháng 6, 7, 8/2024).
Cơ sở lý thuyết và phương pháp nghiên cứu
Khóa luận thiết lập nền tảng học thuật dựa trên lý thuyết quản trị chất lượng toàn diện và sản xuất tinh gọn (Lean Manufacturing), kết hợp các tiêu chuẩn quản lý quốc tế mà doanh nghiệp đang áp dụng bao gồm ISO 9001:2015 và tiêu chuẩn quản lý chất lượng ngành ô tô IATF 16949:2016. Khung phân tích và công cụ cải tiến được cấu thành từ các nội dung chính:
- Bảy công cụ kiểm soát chất lượng truyền thống (7 QC Tools): Tác giả vận dụng các công cụ nền tảng gồm Phiếu kiểm tra (Checksheet) để thu thập dữ liệu lỗi; Lưu đồ (Flowchart) để trực quan hóa tiến trình công nghệ; Biểu đồ nhân quả (Cause and Effect Diagram / Biểu đồ xương cá Ishikawa) để phân rã nguyên nhân tiềm ẩn; Biểu đồ Pareto nhằm tách biệt các lỗi chủ yếu chiếm tỷ trọng lớn; Biểu đồ phân tán (Scatter Diagram), Biểu đồ phân bố (Histogram) và Biểu đồ kiểm soát (Control Chart) để giám sát sự biến động của quá trình.
- Kỹ thuật phân tích 5 Why: Phương pháp truy vết nguyên nhân gốc rễ thông qua chuỗi câu hỏi lặp lại, nhằm đi sâu từ các hiện tượng bề mặt đến lỗi hệ thống hoặc sai lệch thông số vận hành.
- Phương pháp thiết kế thực nghiệm Taguchi (Taguchi Method): Phương pháp kỹ thuật chất lượng tập trung vào khái niệm Hàm mất mát (Loss Function), tính bền vững (Robustness) và Tỉ số Tín hiệu trên Nhiễu (Signal-to-Noise Ratio - S/N). Tác giả ứng dụng quy trình 7 bước của Taguchi và ma trận trực giao (Orthogonal Array) L18 ($2^1 \times 3^7$) để xác định bộ thông số tối ưu cho quá trình đúc ép khuôn mà không cần thử nghiệm toàn phần tốn kém.
Phương pháp nghiên cứu thực tế bao gồm:
- Phương pháp thu thập thông tin và dữ liệu: Tiếp cận trực tiếp số liệu nội bộ từ hệ thống quản lý sản xuất, hồ sơ kỹ thuật và báo cáo thường niên tại On Semiconductor Việt Nam dưới sự bảo trợ của bộ phận Phát triển sản phẩm mới (NPD).
- Phương pháp quan sát trực tiếp: Theo dõi hiện trường vận hành tại các công đoạn từ xử lý plasma đến kiểm thử cuối cùng.
- Phương pháp thực nghiệm thống kê: Thiết kế và thực hiện ma trận thực nghiệm Taguchi trên dây chuyền ép khuôn (Injection mold) để kiểm chứng mức độ tác động của các thông số kỹ thuật đến tỷ lệ phế phẩm.
Nội dung chính theo từng chương
Chương 1: Giới thiệu khái quát về Công ty TNHH On Semiconductor Việt Nam
Chương 1 cung cấp tổng quan về lịch sử hình thành, năng lực vận hành và kết cấu tổ chức của doanh nghiệp:
- On Semiconductor đầu tư vào Việt Nam từ năm 2006 và chính thức đưa nhà máy tại Biên Hòa vào vận hành từ năm 2007. Công ty lần lượt đạt chứng nhận ISO 9001:2008 (năm 2013), ISO 9001:2015 (năm 2016) và chứng nhận chất lượng ô tô IATF 16949:2016 (năm 2018).
- Lĩnh vực hoạt động chủ yếu gồm sản xuất vi mạch tích hợp (ICs), linh kiện công suất, cảm biến hình ảnh/nhiệt độ và các giải pháp quản lý nguồn điện.
- Cơ cấu tổ chức được phân định rõ ràng với 19 phòng ban chức năng, bao gồm các bộ phận chuyên môn cao như Kỹ thuật công nghiệp (Industrial Engineering), Kỹ thuật thiết bị (Equipment Engineering), Kỹ thuật quy trình (Process Engineering), Duy trì quy trình kỹ thuật (Sustaining PE), Phát triển sản phẩm mới (NPD), Đảm bảo chất lượng (QA), Phòng thí nghiệm độ tin cậy (Reliability Lab) và Phòng thí nghiệm phân tích sự cố (Failure Analytical Lab).
- Báo cáo kết quả hoạt động kinh doanh giai đoạn 2019–2022 cho thấy sự tăng trưởng doanh thu liên tục:
| Chỉ tiêu tài chính (Đơn vị: Triệu USD) |
Năm 2019 |
Năm 2020 |
Năm 2021 |
Năm 2022 |
| Tổng doanh thu |
5.517,9 |
5.255,0 |
6.740,0 |
8.326,9 |
| Lợi nhuận gộp |
1.973,6 |
1.718,0 |
2.721,0 |
4.077,6 |
| Thu nhập hoạt động |
426,5 |
400,0 |
1.320,0 |
2.784,5 |
| Thu nhập ròng |
211,7 |
230,0 |
1.010,0 |
1.902,7 |
Chương 2: Cơ sở lý thuyết
Nội dung chương 2 hệ thống hóa các khái niệm, định nghĩa và quy trình thực hiện của các phương pháp cải tiến chất lượng:
- Trình bày định nghĩa quản trị chất lượng theo các tiêu chuẩn GOST 15467-70, JIT, Kaoru Ishikawa và TCVN ISO 9000:2015.
- Phân tích nguyên lý sản xuất tinh gọn (Lean Manufacturing) trong việc triệt tiêu lãng phí, rút ngắn chu kỳ và tối ưu hóa năng suất thông qua hệ thống Kéo (Pull) và Kaizen.
- Khái quát cấu trúc, cách thức xây dựng và phạm vi áp dụng của 7 công cụ quản lý chất lượng (Checksheet, Lưu đồ, Biểu đồ Ishikawa, Pareto, Biểu đồ phân tán, Histogram, Biểu đồ kiểm soát).
- Chi tiết hóa 5 bước của phương pháp 5 Why nhằm phát hiện nguyên nhân cốt lõi dẫn đến sự cố thiết bị hoặc sai hỏng sản phẩm.
- Trình bày cơ sở lý thuyết phương pháp Taguchi, bao gồm cấu trúc hàm mất mát chất lượng, tỷ số S/N và quy trình chuẩn 7 bước thực hiện DOE từ xác định mục tiêu đến triển khai sản xuất thực tế.
Chương 3: Điều tra hiện trạng quy trình sản xuất cho sản phẩm sử dụng semiconductor tại công ty On Semiconductor Việt Nam
Chương 3 mô tả chi tiết quy trình công nghệ sản xuất đóng gói sản phẩm bán dẫn DMA gồm 7 công đoạn liên hoàn:
- Plasma cleaning: Làm sạch bề mặt bằng plasma phóng điện rào cản điện môi sử dụng khí Argon, oxy hoặc hỗn hợp nitơ/hydro nhằm tẩy sạch cặn bẩn, ion hóa và kích hoạt bề mặt tiếp xúc.
- AP coating (Adhesion Promoter coating): Phủ lớp chất xúc tiến tăng cường độ bám dính giữa các lớp vật liệu dị thể trước khi đóng gói.
- Molding (Đúc khuôn): Công đoạn trung tâm phức tạp gồm 3 bước thực hiện trên layout do một công nhân vận hành: Gia nhiệt khung bằng bộ tải tự động (AFL - Auto frame loader), ép đúc nhựa hợp chất epoxy (Mold) và gạt bỏ phần nhựa thừa (Decull).
- CD/WJ (Chemical Deflash / Water Jet): Ngâm hóa chất tẩy màng oxy hóa trong 1 giờ, sau đó dùng tia nước áp lực cao để làm sạch bavia nhựa.
- Marking: Sử dụng tia Laser marking để khắc mã định danh và mã QR truy xuất nguồn gốc lên bề mặt thân chip.
- Trim & Form: Cắt tách các chip riêng lẻ (Trim) và uốn định hình các chân dẫn điện (Form) theo đúng tiêu chuẩn bản vẽ.
- Final test: Kiểm tra chức năng, độ trễ, điện áp và dòng tiêu thụ tự động trên hệ thống ATE (Automatic Test Equipment) trước khi xuất xưởng.
Dữ liệu thống kê hiện trạng phế phẩm trong 3 tháng (tháng 6, 7, 8/2024) trên tổng quy mô 15.000 sản phẩm sản xuất cho thấy tổng lượng phế phẩm là 3.000 sản phẩm (tương ứng tỷ lệ lỗi 20%, cao gấp 2 lần mức cho phép 10%). Các dạng lỗi được ghi nhận cụ thể như sau:
| STT |
Tên dạng lỗi |
Số lượng lỗi (pcs) |
Tỷ lệ trên tổng lỗi (%) |
| 1 |
Tách lớp (Delamination) |
1.620 / 3.000 |
54,00% |
| 2 |
Dẹp dây (Wire sweep / wire bonding) |
1.050 / 3.000 |
35,00% |
| 3 |
Bọt khí (Void) |
260 / 3.000 |
8,66% |
| 4 |
Tràn nhựa (Resin overflow) |
70 / 3.000 |
2,33% |
| Tổng |
Tổng phế phẩm ghi nhận |
3.000 / 15.000 |
100,00% |
Phân tích biểu đồ xương cá xác định công đoạn Đúc khuôn (Molding) là mắt xích phát sinh lỗi trọng yếu nhất, xuất phát từ 5 nhóm nguyên nhân:
- Nguyên nhân 1: Độ chảy của nhựa không ổn định.
- Nguyên nhân 2: Nhiệt độ bề mặt máy khi thực hiện ép khuôn chưa chuẩn xác.
- Nguyên nhân 3: Kỹ năng thao tác của công nhân tại khu vực đúc khuôn còn thiếu đồng đều.
- Nguyên nhân 4: Độ nhớt của hợp chất đúc epoxy (EMC) không phù hợp.
- Nguyên nhân 5: Kiểm tra khung kim loại (lead frame) trước khi đưa vào ép khuôn chưa triệt để.
Chương 4: Đề xuất giải pháp
Dựa trên các nguyên nhân gốc rễ đã xác định, chương 4 triển khai các nhóm giải pháp tương ứng:
- Áp dụng phương pháp Taguchi tối ưu hóa công đoạn Đúc khuôn: Sử dụng ma trận trực giao $L_{18} (2^1 \times 3^7)$ để thiết lập các mức yếu tố kiểm soát đối với nhiệt độ máy mold, áp lực ép và thời gian chảy của nhựa EMC. Qua phân tích tỷ số S/N và bảng phản ứng độ lệch, tác giả xác định được tổ hợp điều kiện gia công tối ưu nhằm loại trừ hiện tượng tách lớp và bọt khí.
- Giải pháp nâng cao kỹ năng nhân sự (Khắc phục nguyên nhân 3): Thiết lập chương trình đào tạo trực tuyến định kỳ (E-learning) kết hợp lắp đặt camera quan sát trực tiếp trong xưởng sản xuất để chuẩn hóa thao tác vận hành của công nhân tại trạm 3 máy đúc khuôn.
- Giải pháp kiểm soát phôi trước khi mold (Khắc phục nguyên nhân 5): Ứng dụng máy quét 3D phục vụ kiểm tra và đo lường kích thước lead frame trực tuyến, tích hợp cảm biến IoT (Internet of Things) và hệ thống điều hành sản xuất MES (Manufacturing Execution System) để giám sát và cảnh báo sai lệch khung hình học trước khi đưa vào buồng ép nhựa.
Kết quả và đóng góp
Khóa luận đạt được các kết quả cụ thể và mang lại những đóng góp rõ ràng cho thực tiễn sản xuất tại doanh nghiệp:
- Kết quả định lượng và chẩn đoán: Đã lượng hóa chính xác bức tranh phế phẩm của dòng sản phẩm DMA trong 3 tháng với tỷ lệ phế phẩm 20% (3.000/15.000 pcs); xác định hai loại lỗi chiếm tỷ trọng áp đảo là Tách lớp (54%) và Dẹp dây (35%), chiếm tới 89% tổng phế phẩm phát sinh.
- Xác lập bộ thông số tối ưu: Thông qua mô hình thực nghiệm Taguchi ma trận trực giao $L_{18}$, nghiên cứu đã định lượng hóa các mức thông số kỹ thuật tối ưu cho công đoạn Molding, giải quyết triệt để vấn đề độ nhớt EMC và nhiệt độ bề mặt khuôn.
- Đóng góp về mặt giải pháp hệ thống: Kết hợp đồng bộ giữa việc tối ưu hóa thông số kỹ thuật (Taguchi DOE), kiểm soát tự động hóa bằng công nghệ phần cứng/phần mềm (máy quét 3D, IoT, hệ thống MES) và quản trị nguồn nhân lực (E-learning, giám sát camera). Mô hình cải tiến này trực tiếp giúp doanh nghiệp hướng tới mục tiêu hạ thấp tỷ lệ phế phẩm lỗi tách lớp từ mức 20% xuống mức kỳ vọng 1%.
Hạn chế và hướng nghiên cứu tiếp
- Hạn chế: Nghiên cứu được thực hiện giới hạn trên dây chuyền đóng gói một dòng sản phẩm vi mạch cụ thể (DMA) tại một nhà máy đơn lẻ (On Semiconductor Biên Hòa 2). Các dữ liệu thực nghiệm tập trung sâu vào công đoạn đúc khuôn (Molding), chưa mở rộng khảo sát chuyên sâu sự tương tác đa biến tại các công đoạn hoàn thiện tiếp theo như CD/WJ hay Trim & Form.
- Hướng nghiên cứu tiếp: Mở rộng việc ứng dụng ma trận thực nghiệm Taguchi cho các dòng sản phẩm vi mạch và linh kiện bán dẫn khác trong nhà máy; nghiên cứu tích hợp thuật toán học máy (Machine Learning) và thị giác máy tính vào hệ thống kiểm tra quang học tự động (AOI) để phát hiện sớm các lỗi tách lớp và bọt khí vi mô.
Giá trị tham khảo
Khóa luận là tài liệu tham khảo hữu ích cho các nhóm đối tượng sau:
- Sinh viên và học viên ngành Quản lý công nghiệp, Kỹ thuật hệ thống công nghiệp và Quản trị chất lượng: Cung cấp ví dụ thực tế về việc áp dụng kết hợp 7 công cụ QC, kỹ thuật 5 Why và phương pháp thiết kế thực nghiệm Taguchi ($L_{18}$) vào giải quyết bài toán phế phẩm trong nhà máy sản xuất.
- Kỹ sư quy trình (PE), Kỹ sư chất lượng (QA/QC) trong ngành công nghiệp bán dẫn và điện tử: Có thể tham khảo trực tiếp quy trình công nghệ đóng gói vi mạch 7 bước (Plasma $\rightarrow$ AP coating $\rightarrow$ Molding $\rightarrow$ CD/WJ $\rightarrow$ Marking $\rightarrow$ Trim & Form $\rightarrow$ Final test) cùng các giải pháp kiểm soát chất lượng bằng máy quét 3D và hệ thống MES.
Câu hỏi thường gặp
1. Quy trình sản xuất đóng gói sản phẩm bán dẫn DMA tại On Semiconductor gồm những công đoạn nào?
Quy trình sản xuất đóng gói DMA bao gồm 7 công đoạn liên tiếp: (1) Làm sạch bề mặt bằng plasma (Plasma cleaning), (2) Phủ lớp tăng cường bám dính (AP coating), (3) Đúc khuôn nhựa epoxy (Molding), (4) Tẩy bavia hóa học và phun tia nước (CD/WJ), (5) Khắc mã laser (Laser Marking), (6) Cắt tách và uốn chân dẫn (Trim & Form), và (7) Kiểm thử tính năng tự động (Final test trên máy ATE).
2. Tỷ lệ phế phẩm của sản phẩm DMA trước khi cải tiến là bao nhiêu và vượt mức cho phép như thế nào?
Tỷ lệ phế phẩm thực tế ghi nhận trong 3 tháng khảo sát là 20% (tương đương 3.000 sản phẩm lỗi trên tổng số 15.000 sản phẩm sản xuất), cao gấp đôi so với mức tiêu chuẩn cho phép của công ty là 10% (500 sản phẩm lỗi/tháng trên 5.000 sản phẩm sản xuất).
3. Dạng phế phẩm nào xuất hiện nhiều nhất và chiếm tỷ lệ bao nhiêu trong tổng số phế phẩm?
Lỗi Tách lớp (Delamination) là phế phẩm xuất hiện nhiều nhất, chiếm 54% tổng số lỗi (1.620/3.000 sản phẩm lỗi). Tiếp theo là lỗi Dẹp dây (Wire sweep) chiếm 35% (1.050/3.000 sản phẩm lỗi).
4. Khóa luận sử dụng loại ma trận trực giao nào trong phương pháp Taguchi để tối ưu hóa công đoạn đúc khuôn?
Khóa luận sử dụng ma trận trực giao $L_{18} (2^1 \times 3^7)$ để thiết kế các đợt chạy thực nghiệm, đánh giá tác động của các yếu tố kiểm soát như nhiệt độ khuôn, độ chảy của nhựa và áp lực đẩy.
5. Những giải pháp phi công nghệ nào được đề xuất để khắc phục tình trạng thiếu kỹ năng của công nhân?
Để khắc phục lỗi do thao tác con người tại trạm đúc khuôn, tác giả đề xuất chuẩn hóa quy trình thông qua các khóa đào tạo trực tuyến (E-learning) định kỳ và lắp đặt hệ thống camera quan sát tại xưởng để giám sát, chấn chỉnh thao tác vận hành thực tế.
Kết luận
Khóa luận tốt nghiệp của tác giả Đoàn Minh Anh đã giải quyết bài toán kiểm soát chất lượng trong sản xuất vi mạch DMA tại Công ty TNHH On Semiconductor Việt Nam. Bằng việc phối hợp các công cụ quản lý chất lượng truyền thống với phương pháp thiết kế thực nghiệm Taguchi $L_{18}$, nghiên cứu đã chỉ rõ công đoạn đúc khuôn là nguyên nhân chính sinh ra 89% lỗi tách lớp và dẹp dây, từ đó đưa ra tổ hợp thông số vận hành tối ưu. Các giải pháp bổ trợ về công nghệ kiểm tra 3D, hệ thống MES và đào tạo E-learning đã hoàn thiện khung giải pháp toàn diện, góp phần hạ thấp tỷ lệ phế phẩm và nâng cao hiệu quả vận hành của nhà máy.