Luận Văn Thạc Sĩ: Thiết Kế Phần Cao Tần Bộ Phát Đầu Đọc RFID Với Công Nghệ CMOS 0.18μm

Luận văn thạc sĩ kỹ thuật điện tử tập trung thiết kế phần cao tần bộ phát đầu đọc RFID sử dụng công nghệ CMOS 0.18μm, ứng dụng hiệu quả trong công nghiệp.

• Tác giả: Nguyễn Tuấn Khanh
• Người hướng dẫn: TS. Huỳnh Phú Minh Cường
• Trường học: Đại học Bách Khoa, Đại học Quốc gia TP. Hồ Chí Minh
• Chuyên ngành: Kỹ thuật điện tử
• Đề tài: Thiết kế phần cao tần bộ phát đầu đọc RFID sử dụng công nghệ CMOS 0.18μm
• Loại tài liệu: luận văn thạc sĩ
• Năm xuất bản: 2014
• Địa điểm: Hồ Chí Minh

Mục lục chi tiết

• LỜI CÁM ƠN
• LỜI CAM ĐOAN
• 1. CHƯƠNG 1: GIỚI THIỆU
• 1.1. Giới thiệu luận văn
• 2. CHƯƠNG 2: TỔNG QUAN VỀ RFIC VÀ CÔNG NGHỆ RFID
• 2.1. Tổng quan về RFIC
• 2.2. Tổng quan về công nghệ RFID
• 2.3. Ứng dụng của RFID
• 2.4. Phân loại và các tiêu chuẩn hoạt động của RFID
• 2.5. Mô hình truyền tín hiệu giữa Reader và tag
• 3. CHƯƠNG 3: TỔNG QUAN VỀ BỘ PHÁT
• 3.1. Kiến trúc Direct-Conversion
• 3.2. Kiến trúc Heterodyne
• 3.3. Kiến trúc đóng ngắt OOK (On off keying)
• 3.4. Thiết kế hệ thống cho đầu đọc RFID
• 4. CHƯƠNG 4: MẠCH KHUẾCH ĐẠI CÔNG SUẤT
• 4.1. Phân loại các mạch khuếch đại công suất
• 4.2. Mạch khuếch đại công suất chế độ tuyến tính
• 4.3. Mạch khuếch đại công suất ở chế độ đóng ngắt
• 4.4. Thiết kế mạch khuếch đại công suất lớp E và driver
• 4.5. Các công thức dùng trong mạch khuếch đại công suất lớp E
• 4.6. Thiết kế mạch khuếch đại công suất lớp E
• 5. CHƯƠNG 5: BỘ ĐỔI TẦN LÊN
• 5.1. Các cấu trúc của mạch đổi tần
• 5.2. Mạch đổi tần tích cực
• 5.3. Các thông số
• 5.4. Thiết kế mạch đổi tần
• 5.5. Mô phỏng và đánh giá
• 6. CHƯƠNG 6: BALUN
• 6.1. Balun tích cực
• 6.2. Balun với các phần tử tập trung
• 6.3. Balun biến thế (transformer)
• 7. CHƯƠNG 7: PHẦN CAO TẦN BỘ PHÁT CỦA ĐẦU ĐỌC RFID
• 7.1. Kết nối các khối
• 7.2. Mô phỏng và đánh giá
• 7.3. Post Layout Simulation
• 8. CHƯƠNG 8: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN
• 8.1. Kết luận
• 8.2. Hướng phát triển
• TÀI LIỆU THAM KHẢO
• DANH MỤC CÁC HÌNH ẢNH
• DANH MỤC CÁC BẢNG
• DANH MỤC CÁC CHỮ VIẾT TẮT

Tóm tắt

I. Thiết kế phần cao tần bộ phát đầu đọc RFID

Luận văn tập trung vào thiết kế phần cao tần của bộ phát đầu đọc RFID sử dụng công nghệ CMOS 0.18μm. Phần cao tần bao gồm các khối chính như mạch khuếch đại công suất, mạch đổi tần, và Balun. Mục tiêu là đạt công suất ngõ ra trên 20dBm với hiệu suất trên 30%, đồng thời đảm bảo độ tuyến tính và hệ số cách ly tốt. Công nghệ CMOS 0.18μm được lựa chọn nhằm giảm chi phí và tăng hiệu suất năng lượng, phù hợp với các ứng dụng hệ thống RFID trong thực tế.

1.1. Mạch khuếch đại công suất

Mạch khuếch đại công suất được thiết kế với hai lớp: lớp E (chế độ đóng ngắt) để tăng hiệu suất và lớp A (chế độ tuyến tính) làm driver. Kết quả mô phỏng cho thấy công suất ngõ ra đạt 21.3dBm với hiệu suất 38.35%. Điều này đáp ứng yêu cầu của tiêu chuẩn ETSI EN 302 208 cho hệ thống RFID hoạt động ở tần số 865-868MHz.

1.2. Mạch đổi tần

Mạch đổi tần được thiết kế để chuyển đổi tín hiệu baseband lên tần số 868MHz. Mạch này đạt độ lợi chuyển đổi -3.3dB và IIP3 là 11.7dBm, đảm bảo độ tuyến tính cao và tiêu thụ năng lượng thấp. Đây là yếu tố quan trọng trong việc truyền tín hiệu ASK (Amplitude Shift Keying) trong hệ thống RFID.

1.3. Balun

Balun được thiết kế đơn giản, không sử dụng cuộn dây, nhằm chuyển đổi tín hiệu vi sai từ mạch đổi tần sang tín hiệu đơn cực cho mạch khuếch đại công suất. Kết quả mô phỏng cho thấy độ lợi công suất đạt 17.71dB, đáp ứng yêu cầu về hiệu suất và tiết kiệm diện tích.

II. Ứng dụng và giá trị thực tiễn

Luận văn không chỉ tập trung vào thiết kế vi mạch mà còn nhấn mạnh giá trị thực tiễn của hệ thống RFID trong các lĩnh vực như quản lý vật thể, kiểm soát ra vào, và nhận dạng động vật. Công nghệ CMOS 0.18μm giúp giảm chi phí sản xuất và tăng tuổi thọ pin, phù hợp với các ứng dụng thương mại và công nghiệp. Kết quả mô phỏng cho thấy phần cao tần bộ phát đạt công suất ngõ ra 20.34dBm, đáp ứng các tiêu chuẩn quốc tế.

2.1. Ứng dụng trong quản lý vật thể

Hệ thống RFID được sử dụng rộng rãi trong quản lý vật thể tại các siêu thị, kho bãi, và trạm thu phí tự động. Thiết kế phần cao tần trong luận văn giúp tăng khoảng cách đọc và tốc độ truyền dữ liệu, cải thiện hiệu quả quản lý.

2.2. Ứng dụng trong kiểm soát ra vào

Các giải pháp kiểm soát ra vào sử dụng RFID đang được áp dụng tại nhiều doanh nghiệp và cơ sở công cộng. Công nghệ CMOS 0.18μm giúp giảm kích thước và chi phí của thiết bị, đồng thời tăng độ tin cậy và tuổi thọ.

III. Phân tích và đánh giá

Luận văn đã đưa ra một thiết kế vi mạch hoàn chỉnh cho phần cao tần bộ phát RFID, tích hợp các khối chức năng trên cùng một chip. Kết quả mô phỏng và layout cho thấy hiệu suất và độ ổn định cao, đáp ứng các yêu cầu kỹ thuật và tiêu chuẩn quốc tế. Tuy nhiên, một số thành phần như mạch phối hợp trở kháng và cuộn dây chặn cao tần vẫn cần được thực hiện off-chip, đây là hạn chế cần được cải thiện trong các nghiên cứu tiếp theo.

3.1. Ưu điểm

Thiết kế phần cao tần sử dụng công nghệ CMOS 0.18μm giúp giảm chi phí, tăng hiệu suất năng lượng, và phù hợp với các ứng dụng thương mại. Các khối chức năng được tích hợp trên chip, giảm thiểu số lượng linh kiện off-chip.

3.2. Hạn chế

Một số thành phần như mạch phối hợp trở kháng và cuộn dây chặn cao tần vẫn cần được thực hiện off-chip, làm tăng kích thước và chi phí của hệ thống. Đây là điểm cần được cải thiện trong các nghiên cứu tiếp theo.

Nội dung chính

Tổng quan nghiên cứu

Công nghệ nhận dạng bằng sóng vô tuyến (RFID) đã trở thành một giải pháp quan trọng trong nhiều lĩnh vực như quản lý vật thể, kiểm soát ra vào và nhận dạng vật nuôi. Theo báo cáo ngành, doanh thu toàn cầu từ RFID đã vượt mức 1 tỷ USD tại các quốc gia như Mỹ và Trung Quốc, với tốc độ tăng trưởng liên tục qua các năm. Ở Việt Nam, các ứng dụng RFID đã được triển khai tại các trạm thu phí tự động, hệ thống kiểm soát ra vào và chấm công điện tử, đồng thời có sự đầu tư mạnh mẽ vào công nghiệp vi mạch nhằm phát triển công nghệ này.

Tuy nhiên, các hệ thống RFID hoạt động ở tần số thấp như 125 kHz hoặc 13.56 MHz còn hạn chế về khoảng cách truyền và tốc độ dữ liệu. Do đó, băng tần UHF (860-960 MHz) được lựa chọn để đáp ứng yêu cầu truyền xa và tốc độ cao hơn. Công nghệ CMOS 0.18 µm được xem là nền tảng phù hợp để thiết kế các hệ thống tích hợp trên chip (SoC) với chi phí thấp và thời gian sử dụng pin dài.

Mục tiêu nghiên cứu của luận văn là thiết kế phần cao tần bộ phát của đầu đọc RFID sử dụng công nghệ CMOS 0.18 µm tại tần số 868 MHz, bao gồm các khối chính: mạch khuếch đại công suất (PA), mạch đổi tần lên (UpConversion Mixer) và mạch Balun chuyển đổi tín hiệu vi sai sang đơn cực. Phạm vi nghiên cứu tập trung vào thiết kế, mô phỏng và layout các khối mạch trên nhằm đạt công suất ngõ ra tối thiểu 20 dBm, hiệu suất trên 30% và độ tuyến tính cao, phù hợp với tiêu chuẩn ETSI EN 302 208 của châu Âu. Kết quả nghiên cứu có ý nghĩa quan trọng trong việc phát triển công nghệ vi mạch RFIC tại Việt Nam, góp phần nâng cao năng lực thiết kế chip đầu đọc RFID nội địa.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Luận văn dựa trên các lý thuyết và mô hình thiết kế mạch RFIC, đặc biệt tập trung vào:

• Kiến trúc Direct Conversion: Đây là kiến trúc bộ phát trong đó tín hiệu baseband được điều chế và chuyển đổi lên tần số sóng mang trong cùng một mạch, giúp đơn giản hóa thiết kế và tăng khả năng tích hợp trên chip. Tuy nhiên, kiến trúc này gặp phải hiện tượng LO pulling do ảnh hưởng của mạch khuếch đại công suất lên bộ dao động nội.

• Mạch khuếch đại công suất (PA): Phân loại thành hai nhóm chính là mạch tuyến tính (lớp A, B, AB, C) với hiệu suất thấp và mạch đóng ngắt (lớp D, E, F) với hiệu suất cao. Mạch PA lớp E được chọn thiết kế do khả năng đạt hiệu suất trên 30% và công suất ngõ ra trên 20 dBm.

• Mạch đổi tần lên (UpConversion Mixer): Thiết kế mạch đổi tần có độ tuyến tính cao, công suất tiêu thụ thấp, với độ lợi chuyển đổi khoảng -3.3 dB và điểm IIP3 đạt 11.7 dBm.

• Mạch Balun: Chuyển đổi tín hiệu vi sai sang đơn cực, thiết kế đơn giản không dùng cuộn dây, đạt công suất tiêu hao thấp và độ lợi công suất 17.71 dB.

Các khái niệm chính bao gồm: công suất ngõ ra (Output Power), hiệu suất thêm công suất (PAE), điểm nén 1 dB (OP1dB), điểm giao cắt bậc ba (IIP3), và kiến trúc điều chế ASK (Amplitude Shift Keying).

Phương pháp nghiên cứu

Nguồn dữ liệu chính là các tài liệu tham khảo chuyên ngành về công nghệ RFID, thiết kế RFIC, các bài báo khoa học trên IEEE Xplore, cùng các tiêu chuẩn kỹ thuật của ETSI. Phương pháp nghiên cứu bao gồm:

• Thiết kế mạch điện: Sử dụng các công cụ phần mềm Cadence, ADS, AppCad để thiết kế, mô phỏng và tối ưu các khối mạch.

• Mô phỏng và phân tích: Thực hiện mô phỏng điện tử chi tiết để đánh giá các thông số như công suất, hiệu suất, độ tuyến tính, và tiêu thụ năng lượng.

• Layout và kiểm tra: Thiết kế layout các khối mạch trên chip CMOS 0.18 µm, thực hiện kiểm tra quy tắc thiết kế (DRC) và so sánh sơ đồ mạch với layout (LVS).

• Timeline nghiên cứu: Nghiên cứu được thực hiện trong khoảng 4 tháng, từ tháng 2 đến tháng 6 năm 2014, tập trung vào thiết kế, mô phỏng và hoàn thiện bản vẽ layout.

Cỡ mẫu nghiên cứu là toàn bộ hệ thống phần cao tần bộ phát của đầu đọc RFID, với lựa chọn phương pháp phân tích dựa trên mô phỏng điện tử và so sánh với các tiêu chuẩn kỹ thuật quốc tế.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

1. Mạch đổi tần lên (UpConversion Mixer): Mạch đạt độ lợi chuyển đổi -3.3 dB, điểm IIP3 là 11.7 dBm, công suất ngõ ra tại điểm nén 1 dB (OP1dB) là -5.127 dBm, với công suất tiêu thụ chỉ khoảng 6 mW. Đây là kết quả phù hợp với yêu cầu về độ tuyến tính và công suất đầu vào cho khối driver.

2. Mạch Balun: Thiết kế đơn giản không dùng cuộn dây, đạt công suất tiêu hao 9 mW, độ lợi công suất 17.71 dB và OP1dB là -2.98 dBm. Mạch này hiệu quả trong việc chuyển đổi tín hiệu vi sai sang đơn cực, tiết kiệm diện tích chip.

3. Mạch khuếch đại công suất (PA): Mạch PA lớp E với cấu trúc cascode đạt công suất ngõ ra tối đa 21.3 dBm, hiệu suất thêm công suất (PAE) 38.35%, OP1dB là 20.77 dBm và công suất tiêu thụ 152 mW. Mạch driver lớp A được thiết kế để cung cấp tín hiệu đầu vào ổn định cho PA lớp E.

4. Tích hợp hệ thống: Khi tích hợp các khối Mixer, Balun và PA, hệ thống bộ phát đạt công suất ngõ ra tối đa 20.34 dBm, OP1dB 19.3 dBm và công suất tiêu thụ tổng thể 168 mW. Tất cả các thành phần được tích hợp trên cùng một chip CMOS 0.18 µm, ngoại trừ các mạch phối hợp trở kháng và cuộn dây RFC của PA được bố trí off-chip.

Thảo luận kết quả

Kết quả mô phỏng cho thấy thiết kế bộ phát đáp ứng tốt các yêu cầu về công suất, hiệu suất và độ tuyến tính theo tiêu chuẩn ETSI EN 302 208. Việc lựa chọn kiến trúc Direct Conversion giúp giảm thiểu số lượng linh kiện off-chip, tăng khả năng tích hợp và giảm chi phí sản xuất. Mạch PA lớp E với cấu trúc cascode không chỉ nâng cao hiệu suất mà còn cải thiện độ ổn định và cách ly tín hiệu, phù hợp cho các ứng dụng cầm tay cần tiết kiệm năng lượng.

So sánh với các nghiên cứu trước đây, công suất ngõ ra và hiệu suất của bộ phát trong luận văn cao hơn hoặc tương đương, đồng thời thiết kế mạch Balun không dùng cuộn dây giúp tiết kiệm diện tích chip đáng kể. Các biểu đồ công suất ngõ ra, hiệu suất và điểm nén 1 dB có thể được trình bày qua các biểu đồ đường cong công suất và hiệu suất theo tần số, giúp minh họa rõ ràng hiệu quả thiết kế.

Tuy nhiên, việc bố trí các mạch phối hợp trở kháng và cuộn dây RFC off-chip vẫn là hạn chế cần khắc phục trong các nghiên cứu tiếp theo để đạt được hệ thống tích hợp hoàn toàn trên chip.

Đề xuất và khuyến nghị

1. Tối ưu mạch phối hợp trở kháng on-chip: Nghiên cứu và phát triển các kỹ thuật thiết kế mạch phối hợp trở kháng tích hợp trên chip nhằm loại bỏ hoàn toàn linh kiện off-chip, giảm kích thước và chi phí sản xuất. Thời gian thực hiện dự kiến 12-18 tháng, do các nhóm thiết kế vi mạch và phòng thí nghiệm tích hợp đảm nhận.

2. Nâng cao hiệu suất mạch khuếch đại công suất: Áp dụng các kỹ thuật điều chế và thiết kế mạch PA mới như lớp F hoặc kỹ thuật đa bậc để tăng hiệu suất trên 40%, giảm tiêu thụ năng lượng, phù hợp cho các thiết bị cầm tay. Thời gian nghiên cứu 6-12 tháng, do nhóm nghiên cứu RFIC thực hiện.

3. Phát triển công nghệ CMOS tiên tiến hơn: Chuyển sang công nghệ CMOS 65 nm hoặc thấp hơn để tăng mật độ tích hợp, giảm kích thước chip và cải thiện hiệu suất hoạt động. Dự kiến thời gian 2-3 năm, phối hợp với các nhà sản xuất chip và viện nghiên cứu.

4. Mở rộng ứng dụng và thử nghiệm thực tế: Triển khai thử nghiệm bộ phát trong các hệ thống RFID thực tế tại các địa phương, thu thập dữ liệu vận hành để điều chỉnh thiết kế phù hợp với môi trường sử dụng đa dạng. Thời gian 6-9 tháng, phối hợp với các doanh nghiệp và tổ chức ứng dụng RFID.

Đối tượng nên tham khảo luận văn

1. Nhà nghiên cứu và kỹ sư thiết kế vi mạch RFIC: Luận văn cung cấp kiến thức chuyên sâu về thiết kế mạch khuếch đại công suất, mạch đổi tần và balun trên công nghệ CMOS 0.18 µm, là tài liệu tham khảo quý giá cho các dự án phát triển chip RF.

2. Doanh nghiệp phát triển thiết bị RFID: Các công ty sản xuất đầu đọc RFID có thể ứng dụng kết quả nghiên cứu để cải tiến sản phẩm, giảm chi phí và nâng cao hiệu suất hoạt động.

3. Sinh viên và giảng viên ngành kỹ thuật điện tử viễn thông: Luận văn là nguồn tài liệu học thuật giúp hiểu rõ quy trình thiết kế, mô phỏng và tích hợp các khối mạch RF trong hệ thống RFID.

4. Cơ quan quản lý và phát triển công nghệ vi mạch tại Việt Nam: Thông tin trong luận văn hỗ trợ hoạch định chính sách, đầu tư và phát triển ngành công nghiệp vi mạch nội địa, góp phần nâng cao năng lực công nghệ quốc gia.

Câu hỏi thường gặp

1. Tại sao chọn công nghệ CMOS 0.18 µm cho thiết kế bộ phát RFID?
   Công nghệ CMOS 0.18 µm cân bằng tốt giữa chi phí, khả năng tích hợp và hiệu suất, phù hợp với yêu cầu thiết kế chip RFID có công suất ngõ ra trên 20 dBm và hiệu suất trên 30%. Ngoài ra, CMOS cho phép tích hợp nhiều chức năng trên cùng một chip, giảm kích thước và giá thành.

2. Kiến trúc Direct Conversion có ưu điểm gì so với Heterodyne?
   Direct Conversion đơn giản hơn, giảm số lượng linh kiện và tiêu thụ công suất thấp, thuận lợi cho tích hợp trên chip. Tuy nhiên, nó cần xử lý hiện tượng LO pulling và đòi hỏi thiết kế mạch khuếch đại công suất và mixer có độ tuyến tính cao.

3. Làm thế nào để đạt được hiệu suất cao trong mạch khuếch đại công suất?
   Sử dụng mạch PA lớp E với cấu trúc cascode giúp transistor hoạt động như công tắc đóng ngắt, giảm tổn hao năng lượng, đồng thời mạch lọc và mạch phối hợp trở kháng tối ưu giúp truyền công suất hiệu quả đến tải, đạt hiệu suất trên 38%.

4. Tại sao mạch Balun không dùng cuộn dây lại được ưu tiên?
   Thiết kế không dùng cuộn dây giúp giảm diện tích chip, đơn giản hóa quá trình layout và giảm chi phí sản xuất. Mạch vẫn đảm bảo độ lợi công suất cao và công suất tiêu hao thấp, phù hợp với yêu cầu tích hợp cao.

5. Các linh kiện off-chip ảnh hưởng thế nào đến thiết kế?
   Linh kiện off-chip như cuộn dây RFC và mạch phối hợp trở kháng làm tăng kích thước hệ thống, chi phí sản xuất và có thể gây tổn hao tín hiệu. Việc tích hợp hoàn toàn trên chip là mục tiêu quan trọng để nâng cao hiệu quả và tính cạnh tranh của sản phẩm.

Kết luận

• Thiết kế phần cao tần bộ phát đầu đọc RFID sử dụng công nghệ CMOS 0.18 µm tại tần số 868 MHz đã đạt công suất ngõ ra tối đa 20.34 dBm, hiệu suất thêm công suất 38.35% và độ tuyến tính cao với điểm nén 1 dB trên 19 dBm.
• Mạch đổi tần lên và mạch Balun được thiết kế với công suất tiêu thụ thấp, độ lợi và độ tuyến tính phù hợp, góp phần nâng cao hiệu quả hệ thống.
• Tất cả các khối mạch chính được tích hợp trên cùng một chip, ngoại trừ các linh kiện phối hợp trở kháng và cuộn dây RFC được bố trí off-chip.
• Luận văn tạo ra một IP vi mạch cao tần đầu đọc RFID, mở ra hướng nghiên cứu sâu rộng về công nghệ RFIC tại Việt Nam.
• Đề xuất các hướng phát triển tiếp theo bao gồm tích hợp hoàn toàn mạch phối hợp trở kháng on-chip, nâng cao hiệu suất PA và ứng dụng công nghệ CMOS tiên tiến hơn.

Để tiếp tục phát triển công nghệ RFID nội địa, các nhà nghiên cứu và doanh nghiệp được khuyến khích áp dụng kết quả nghiên cứu này, đồng thời phối hợp triển khai các giải pháp tối ưu nhằm nâng cao hiệu quả và tính cạnh tranh của sản phẩm trên thị trường quốc tế.

Trích đoạn nội dung tài liệu

ĐẠI HỌC QUỐC GIA TP. HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA NGUYÊN TUẦN KHANH Chuyên ngành: Kỹ Thuật Điện Tử Mã số: 605270 LUẬN VĂN THẠC SĨ TP. HO CHI MINH, tháng 6 năm 2014 CÔNG TRÌNH ĐƯỢC HOÀN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA ĐẠI HỌC QUỐC GIA TP HỎ CHÍ MINH Cán bộ hướng dẫn khoa học: TS. HUYNH PHU MINH CUONG-------------------- Luận văn thạc sĩ được bảo vệ tại trường Dai học Bách Khoa, DHQG Tp.HCM ngày 15 tháng 07 năm 2014.

Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: 1. LE CHÍ THONG 2. NGUYEN MINH HOANG 4. HUYNH PHU MINH CƯỜNG 5.

LENGOC PHU Xác nhận của Chủ tịch Hội đồng đánh giá LV va Trưởng Khoa quan lý chuyên ngành sau khi luận văn đã được sửa chữa (nêu có). Chi tịch Hội đồng đánh giá LV Bộ môn quản lý chuyên ngành ĐẠI HỌC QUỐC GIA TP.HCM CỘNG HÒA XA HỘI CHỦ NGHĨA VIỆT NAM TRƯỜNG ĐẠI HỌC BÁCH KHOA Độc lập — Tự do — Hạnh phúc NHIEM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên: Nguyễn Tuan Khanh MSHV: 12140026 Ngày. thang, năm sinh: 11/05/1988 Noi sinh: Tam Binh, Vinh Long Chuyên ngành: Kỹ Thuật Điện Tử Mã số: 605270 I. TÊN DE TÀI: “Thiết kế phần cao tần bộ phát của đầu đọc RFID dùng công nghệ CMOS 0.18um” NHIỆM VỤ VÀ NỘI DUNG: Thiết kế phần cao tần bộ phát của đầu đọc RFID bao gồm các khối chính: - Mạch khuếch đại công suất: công suất ngõ ra cực đại trên 20dBm, hiệu suất trên 30%.

- Mach đổi tan: độ tuyến tính và hệ số cách ly tốt. - Balun: chuyén đối từ tín hiệu vi sai sang tín hiệu đơn cực, đơn giản, tiết kiệm diện tích. NGÀY GIAO NHIEM VU: (Ghi theo trong QD giao dé tài) 10/02/2014 II. NGÀY HOÀN THÀNH NHIỆM VU: (Ghi theo trong QD giao đề tài) 20/06/2014 IV.

CÁN BỘ HƯỚNG DÂN (Ghi rõ học hàm, học vị, họ, tên): TIEN SĨ HUYNH PHU MINH CƯỜNG Tp. CAN BO HUONG DAN CHU NHIEM BO MON DAO TAO TS. HUYNH PHU MINH CƯỜNG TS. HUYNH PHU MINH CƯỜNG TRUONG KHOA: TS.

DO HONG TUAN Ghi chú: Hoc viên phải đóng tờ nhiệm vụ này vào trang đấu tiên của tập thuyết minh LV LỜI CÁM ƠN Tôi chân thành cảm ơn Quý thay cô trong bộ môn viễn thông trường Đại Học Bách Khoa TP. HCM đã nhiệt tình giảng dạy và truyền đạt những kiến thức quý báu đề tôi hoàn thành khóa học. Đặc biệt, tôi xin bày tỏ lòng biết ơn sâu sắc đến thây giáo TS. Huỳnh Phú Minh Cường, người đã chỉ bảo, hướng dan và góp ý chân thành để tôi thực hiện luận văn này.

Sau cùng tôi xin cảm ơn sự đóng góp thâm lặng của cha mẹ, anh chị, người thân và bạn bè đã giúp đỡ tôi hết mình cả về vật chất lân tinh than. Hồ Chí Minh, 20/06/2014 NGUYÊN TUẦN KHANH ABSTRACT Radio frequency identification (RFID) applications are growing in many areas, such as object tracking systems, access control and animal identification. The RFID reader can access the information from tag with the communication network. The RFID sytem operating at low frequencies (125 kHz or 13.56 MHz) are limited in their distances and data rates.

Due to longer distance with higher data rates, the UHF frequency band RFID system will be used. And to meet the demand of low cost, long battery life, the CMOS technology is believed to be the most candidates toward the system on a chip (SoC). In almost transceivers, the design of RF transmitters for wireless applications has many challenges such as the number of off-chip components, the trade off between the output power, the efficiency and the required linearity. Sothat, this master thesis presents the design of the RF transmitter of RFID reader intergrated circuit (IC) using 0.18um CMOS technology at 868MHz.

The design of RF transmitter of RFID reader in this thesis includes UpConversion Mixer, Balun and Power Amplifier (PA). Since the RFID reader transmit Amplitude Shift Keying (ASK) signal, the RF transmitter with direct conversion architecture are based on the I/Q modulation scheme which utilizes a linear PA to transmit data by means of the amplitude of signal. But the linear PA has poor power efficiency, to increase it, a switch mode PA (class E) is chose, and the PA class A is chose for driver. The output power of RF transmitter must be 20dBm (0.1W) or above following the European Telecommunications Standard Institute (ETSI EN 302 208) for RFID at frequency 865-868MHz.

A low voltage and high linearity UpConversion mixer is proposed in the frequency band of 868MHz. The proposed mixer can convert a baseband signals to an 868MHz RF signals. The results of simulation show that the mixer provides -3.3dB of conversion gain and the input referred third order intercept point (IIP3) of 11.7dBm, output power at 1dB compression point (OPIdB) of -5.127dBm with power consumption of 6. A simple Balun with no inductor is designed to convert signal from differential of output Mixer to single ended of input of PA.

This Balun has power gain of 17.71dB, OP1dB of -2.98dBm with power consumption of 9. The switch mode PA class E and linear PA class A are designed at 868MHz by 0.18um CMOS technology. The PA class E is designed with a cascode structure and results of simulation show maximum output power of 21.3dBm with power added efficiency (PAE) of 38.35%, OP1dB of 20.77dBm and power consumption of 152mW. Finally, all these blocks are integrated and simulate to have the results of RF transmitter RFID reader.

These results are maximum output power of 20.34dBm, OP1dB of 19.3dBm and power consumption of 168. All of RF transmitter components are integrated on chip and layout successful except output and input matching circuits, radio frequency choke (RFC) inductor of PA are offchip. TOM TAT Các ứng dụng của thiết bị nhận dang bằng sóng vô tuyến (RFID) dang không tăng trong nhiều lĩnh vực, chang han nhu hé thong nhan dang vat thé, kiểm soát ra vào va nhận dạng vật nuôi. Đầu đọc RFID có thể truy xuất thông tin từ thẻ thông qua hệ thống mạng vô tuyến.

Hệ thống RFID hoạt động ở các tân số thấp (125kHz và 13.56MHz) bị giới hạn bởi khoảng cách và tốc độ. Đề có thé truyền được với khoảng cách xa hon va tốc độ cao hon, hệ thong RFID ở băng tần UHF sẽ được sử dụng. Và để đạt được giá thành thấp, thời gian sử dung pin lâu, công nghệ CMOS rất được tin dùng và là đối tượng thích hợp cho các hệ thong tích hợp trên chip (SoC). Trong hau hết các hệ thống thu phát, việc thiết kế phân cao tần bộ phát cho các ứng dụng không dây có rất nhiều thách thức chăng hạn như số lượng các phan tử offchip, hay tương nhượng giữa công suất ngõ ra, hiệu suất và độ tuyến tính cần thiết.

Chính vì thế, trong luận văn thạc sĩ này trình bày thiết kế phan cao tần bộ phát của đầu đọc chip RFID sử dụng công nghệ 0.18um tại tan số 868MHz. Thiết kế của phần cao tần bộ phát RFID trong luận văn bao gồm khối đổi tần lên, Balun, và mạch khuếch đại công suất. Bởi vì đầu đọc RFID phát tín hiệu được điều chế biên độ (ASK). nên phần cao tần bộ phát với kiến trúc đối tần trực tiếp được dựa trên bộ điều chế 1/Q bao gom một mach khuếch đại tuyến tính để phát đi dữ liệu bằng biên độ của tín hiệu.

Nhưng mạch khuếch đại công suất tuyến tính có hiệu suất thấp, để tăng hiệu suất, một mạch khuếch đại công suất loại đóng ngắt (lớp E) được chọn, và mạch khuếch đại công suất lớp A được chọn làm driver. Công suất ngõ ra của phần cao tần bộ phát phải trên 20dBm (0.1W) theo tiêu chuân của Viện viễn thông Châu Au (ETSI EN 302 208) tại tan số 865-868MHz. Một mạch đổi tan lên với điện áp thấp và tuyến tính cao được đưa ra ở tan số 868MHz. Mạch doi tan đưa ra có thể chuyển đổi tín hiệu baseband thành tin hiệu cao tan ở tan số 868MHz.

Các kết qua mô phỏng chỉ ra rang mạch đổi tần có độ lợi chuyến đồi -3.3dB, IIP3 là 11.7dBm, công suất ngõ ra tại điểm nén 1dB (OP1dB) là -5.127đBm với công suất tiêu thụ chỉ là 6. Một mach Balun đơn giản, không có cuộn dây được thiết kế để chuyển đồi tín hiệu từ vi sai của ngõ ra mach đổi tần sang tín hiệu đơn cực của ngõ vào PA. Mạch Balun này có độ lợi công suất là 17.71dB, OP1dB đạt -2.98dBm và công suất tiêu thụ đạt 9. Mạch PA ở chế độ đóng ngắt, lớp E, và mạch PA ở chế độ tuyến tính, lớp A, được thiết kế tại tần số 868MHz bang công nghệ 0.

Mạch khuếch đại công suất lớp E được thiết kế với cau trúc cascode va các kết quả mô phỏng chi ra rằng mạch có công suất ngõ ra cực dai đạt 21.3dBm, với hiệu suất (PAE) đạt 38.35%, OP1dB dat 20.77dBm và công suất tiêu thu là 152mW. Sau cùng, tất cả các khối trên được tích hợp lại và mô phỏng để có các kết quả phân cao tần bộ phát của đầu đọc RFID. Các kết quả này là công suất ngõ ra cực đại đạt 20.34dBm, OP1dB đạt 19.3dBm va công suất tiêu thụ đạt 168. Tất cả các thành phần của phân cao tần bộ phát được tích hợp lại trên cùng một chip và được layout thành công ngoại trừ các mạch phối hợp trở kháng (PHTK) ngõ vào và ngõ ra, cuộn dây chặn cao tan (RFC) của PA là offchip.

LỜI CAM ĐOAN lôi xin cam đoan kêt quả thực hiện trong luận văn này là do sự nô lực cua ban thân và các các câu văn được chủ thích, trích dân cân thiêt va không đánh cặp hay nhận được kêt qua từ bát cứ công trình nghiên cứu nào. Hồ Chí Minh, 20/06/2014 NGUYÊN TUẦN KHANH MỤC LỤC DANH MỤC CÁC HINH ẢNH. c2 ch the V DANH MỤC CÁC BẢNG. các ct St nhe ix DANH MỤC CAC CHU VIET TAT .1 Giới thiệu luận văn.

SH SH HH nh nh ch cv vt 1 1.2 Mục dich va phương pháp nghiền CỨU.1 Mure dich nghién 0i 0157 --.2 Phương pháp nghién CUU.3 Đóng góp của đỀ tài. -á- cv TT TH HT HT TT HH TT HT ngư 4 1.4 Bố cục trình bày của luận văn. 1111111110 1 1 111v 0 n1 nhu 5 CHƯƠNG 2 TONG QUAN VE RFIC VA CONG NGHỆ RFID .2 Tổng quan về RFIC?. G- + t8 SE S5 911 3 1118 1 18 1 11 1 11g ng ng ri 7 2.3 Tổng quan về công nghệ R.--G- <2 91k SE vs rxeereered 8 2.4 Ứng dụng của RFÏlD.

<1 5911 113111 1 1 H1 HT ng ru 10 2.5 Phân loại và các tiêu chuẩn hoạt động của RFII).1 Phan loại RFÍÏI. 1v vn vn cv cv et 11 2.2 Cac chuan hoat động của RLFÌÏ D.6 Mô hình truyền tín hiệu giữa Reader và tag,. 13 CHƯƠNG 3 TONG QUAN VE BỘ PHÁTT.2 Các kiểu kiến trúc của bộ phat cơ bản.-- ¿- ¿+ St SE vs cvserkes 14 3.1 Kiến trúc Direct-CORV€TSÏOT.2 Kiến trúc Heterodyne.--- -- + sksk E1 9111 HT ng nề Hàng ng 15 3.3 Kiến trúc đóng ngắt OOK (On off keying) .- sec sec scerseexree 15 3.