MỤC LỤC PHẦN 3: IC DESIGN FLOW. Giới thiệu chung. Định nghĩa về ASIC. Công nghệ CMOS.
Công suất trong vi mạch CMOS. Cổng truyền CMOS. Tổng quan về ASIC flow. Microarchitecture and system – level design.
C++ trong thiết kế phần cứng. Mô hình truyền tải – Transaction Level Model – TLM. Platform and SystemC Model.1 Linux và trình soạn thảo VI.2 VCS và DVE. Khái niệm về Synthesis.
Các ràng buộc về môi trường thiết kế. Tóm tắt nội dung các bước trong PD flow. Clock Tree Synthesis (CTS). Design for manufacturing (DFM).
Static Timing Analysis (STA). Các bước cơ bản trong Manufacturing. Quá trình oxi hóa (Oxidation). Lắng đọng film (Film Deposition).94 2 2 0 PHẦN 3: IC DESIGN FLOW I.
Giới thiệu chung 1. Định nghĩa về ASIC Mạch tích hợp được làm từ wafer silicon, với mỗi wafer chứa hàng trăm khuôn. ASIC (Application Specific Integrated Circuit) là một mạch tích hợp dành riêng cho ứng dụng. Một mạch tích hợp được thiết kế được gọi là ASIC nếu chúng ta thiết kế ASIC cho ứng dụng cụ thể.
Ví dụ về ASIC bao gồm: chip được thiết kế cho vệ tinh, chip được thiết kế cho ô tô, chip được thiết kế như một giao diện giữa bộ nhớ và CPU. Ví dụ về loại vi mạch không được gọi là ASIC bao gồm bộ nhớ, bộ vi xử lý… Các ASIC Có các loại ASIC bao gồm: + Full-Custom ASIC: Đối với loại ASIC này, kĩ sư sẽ thiết kế tất cả hoặc một số logic cell, layout cho một chip đó. Người thiết kế không sử dụng được các cổng xác định trước trong thiết kế. Mọi phần của thiết kế đều được làm từ đầu.
+ Standard Cell ASIC: Người thiết kế sử dụng các logic cell được thiết kế trước như cổng AND, cổng NOR, v. Các cổng này được gọi là Standard Cell. Lợi thế của 3 2 0 Standard Cell là các nhà thiết kế tiết kiệm thời gian, tiền bạc và giảm rủi ro bằng cách sử dụng thư viện Standard Cell được thiết kế trước và thử nghiệm trước. Ngoài ra mỗi Standard Cell có thể được tối ưu hóa riêng biệt.
Thư viện Standard Cell được thiết kế bằng cách sử dụng phương pháp tùy chỉnh đầy đủ, nhưng bạn có thể sử dụng các thư viện đã được thiết kế sẵn này trong thiết kế. Cách thiết kế này cung cấp cho một nhà thiết kế sự linh hoạt giống như thiết kế tùy chỉnh (Full-Custom ASIC), nhưng giảm rủi ro. + Gate Array ASIC: Trong loại ASIC này, các bóng bán dẫn được xác định trước trong tấm silicon. Mẫu bóng bán dẫn được xác định trước trên mảng cổng được gọi là mảng cơ sở và phần tử nhỏ nhất trong mảng cơ sở được gọi là cell cơ sở.
Các bố cục cell cơ sở giống nhau cho mỗi cell, chỉ có sự liên kết giữa các cell và bên trong các cell được tùy chỉnh. Khi thiết kế một chip, các mục tiêu sau được xem xét: 1. Thời gian đưa ra thị trường. Để thiết kế một ASIC, người ta cần phải hiểu rõ về công nghệ CMOS.
Một số phần tiếp theo cung cấp một cái các thông tin cơ bản cơ bản về công nghệ CMOS. Công nghệ CMOS 2. MOS Transistor MOSFET là viết tắt của Metal Oxide Semiconductor field effect transitor (transitor hiệu ứng trường). MOS là phần tử cơ bản trong thiết kế của một mạch tích hợp quy mô lớn.
Nó được điều khiển bằng điện áp. Những bóng bán dẫn này được hình thành bao gồm một lớp bán dẫn, thường là một lớp mảnh hoặc wafer tạo ra bởi tinh thể silicon; mô tt lớp của SiO2 và một lớp kim loại. Các lớp này được tạo theo mô hình sẵn cho phép các bóng bán dẫn được hình thành trong vật liệu bán dẫn. Bóng bán dẫn MOS bao gồm ba 4 2 0 cực: Nguồn, Cổng và Máng.
Cực nguồn và Máng khá giống nhau và được dán nhãn tùy thuộc vào những gì chúng được kết nối. Nguồn là thiết bị đầu cuối, hoặc nút, hoạt động như nguồn của các hạt mang điện tích, rời khỏi nguồn và đi đến máng. Trong trường hợp MOSFET kênh N (NMOS), nguồn là cực âm hơn của các thiết bị đầu cuối; trong trường hợp của MOSFET kênh P (PMOS), nguồn là cực dương hơn. Diện tích dưới cổng oxit là được gọi là “kênh”.
Dưới đây là hình của một Transistor MOS. Cấu tạo của MOS transistor Các bóng bán dẫn thường cần đặt ngưỡng điện áp ban đầu để hình thành kênh. Khi không có kênh hình thành, bóng bán dẫn được cho là ở trong vùng tắt (cut off region). Các điện áp mà tại đó bóng bán dẫn bắt đầu dẫn điện (một kênh bắt đầu hình thành giữa nguồn và cống) được gọi là điện áp ngưỡng (Voltage Threshold).
Bóng bán dẫn tại thời điểm này được cho là trong vùng tuyến tính (linear region). Bóng bán dẫn được cho là đi vào vùng bão hòa (saturation region) khi ở đó không còn thêm điện tích đi từ cực nguồn đến cực máng. 5 2 0 Đặc tuyến điện áp dòng Id và Vds. Công nghệ CMOS được tạo thành từ cả hai loại NMOS và CMOS.
Thiết bị bán dẫn bù oxit kim loại (Complementary Metal-Oxide Semiconductors- CMOS) là thiết bị phổ biến nhất được sử dụng ngày nay với mật độ cao và có số lượng lớn bóng bán dẫn được tìm thấy trong nhiều loại mạch. Cấu trúc CMOS phổ biến vì công suất tiêu thụ thấp, tốc độ xử lí tín hiệu hoạt động cao và dễ thực hiện các cấp độ của bóng bán dẫn. Các mạng bóng bán dẫn kênh p và kênh n bổ sung nhau được sử dụng để kết nối đầu ra của thiết bị logic với nguồn cung cấp VDD hoặc VSS để đặt trạng thái logic đầu vào. Các bóng bán dẫn MOSFET có thể được coi như các công tắc đơn giản và các công tắc phải được bật để cho phép dòng điện chạy giữa cực Nguồn và Máng.
* Ví dụ: Tạo cổng Inverter CMOS chỉ cần một PMOS và một NMOS. Bóng bán dẫn NMOS cung cấp kết nối công tắc ON nối với đất khi đầu vào là logic cao. Tụ điện tải đầu ra được xả và đầu ra được điều khiển đến mức logic 0. Bóng bán dẫn PMOS ON cung cấp kết nối với nguồn điện VDD khi đầu vào của mạch Inverter ở mức logic thấp.
Tụ điện tải đầu ra được tính vào V DD. Đầu ra được điều khiển đến logic 1. Điện dung tải đầu ra của cổng logic bao gồm: + Điện dung ký sinh: Điện dung giữa cực Cổng và Máng C gd (của cả NMOS và PMOS). 6 2 0 + Điện dung bên ngoài: Điện dung của dây kết nối và cả đầu vào điện dung của Fan out.
=> Trong CMOS, chỉ có một trình điều khiển, nhưng cực Cổng có thể điều khiển nhiều cổng nhất có thể. Trong công nghệ CMOS, đầu ra luôn điều khiển ngõ vào cổng CMOS khác. Các hạt mang điện tích cho bóng bán dẫn PMOS là lỗ trống và hạt mang điện cho NMOS là các electron. Độ linh động của các electron gấp hai lần độ linh động của các lỗ trống.
Vì điều này ngõ ra rise và fall time là khác nhau. Để làm cho nó giống nhau, tỷ lệ W/L của PMOS bóng bán dẫn được tạo ra gấp đôi so với bóng bán dẫn NMOS. Bằng cách này, PMOS và các bóng bán dẫn NMOS sẽ có cùng khả năng dẫn điện. Trong thư viện Standard cell, chiều dài “L” của bóng bán dẫn luôn không đổi.
Các giá trị chiều rộng “W” được thay đổi khác nhau cho mỗi cổng. Điện trở tỷ lệ với (L/W), vì vậy nếu chiều rộng càng tăng thì điện trở càng giảm. Công suất trong vi mạch CMOS Phần lớn điện năng tiêu thụ trong vi mạch CMOS là do quá trình nạp và xả của tụ điện. Phần lớn vấn đề thiết kế vi mạch CMOS có công suất thấp là thất thoát năng lượng.
Các nguồn tiêu thụ công suất chính là: Dynamic Switching Power: do sạc và xả của tụ điện. + Sự chuyển đổi đầu ra từ thấp đến cao lấy năng lượng từ nguồn điện + Quá trình chuyển đổi từ cao xuống thấp làm tiêu hao năng lượng được lưu trữ trong bóng bán dẫn CMOS. + Với tần số f, của quá trình chuyển đổi từ thấp đến cao, tổng công suất tiêu hao sẽ là: P = Điện dung tải*Vdd *Vdd*f Dòng ngắn mạch: Xảy ra khi rise và fall time ở ngõ vào của cổng là lớn hơn thời gian rise và fall time của ngõ ra. Dòng bị rò rỉ: Được gây ra bởi hai lý do 7 2 0 + Rò rỉ diode phân cực ngược trên bóng bán dẫn ở cực Máng: Điều này xảy ra trong thiết kế CMOS, khi một bóng bán dẫn tắt và bóng bán dẫn hoạt động sẽ sạc lên/xuống cực Máng bằng cách sử dụng điện thế lớn của bóng bán dẫn khác.
Ví dụ: Hãy xem xét một inverter có điện áp đầu vào cao, đầu ra thấp có nghĩa là NMOS đang bật và PMOS tắt. Phần lớn PMOS là kết nối với VDD. Do đó có một điện áp xả thành bulk VDD, gây ra dòng rò diode. + Rò rỉ ở ngưỡng phụ thông qua kênh tới bóng bán dẫn/thiết bị “OFF”.
Cổng truyền CMOS Một bóng bán dẫn PMOS được kết nối song song với một bóng bán dẫn NMOS để tạo thành một cổng truyền dữ liệu (Tranmission Gate). Cổng truyền chỉ truyền giá trị ở đầu vào đến đầu ra. Nó bao gồm của cả NMOS và PMOS vì bóng bán dẫn PMOS truyền tín hiệu “1” và bóng bán dẫn NMOS truyền tín hiệu “0”. Những lợi thế của việc sử dụng cổng truyền là: + Nó cho thấy những đặc điểm tốt hơn một công tắc.
+ Điện trở của mạch giảm, vì các tranzitor được mắc song song. * Phần tử tuần tự (Sequential Element): Trong CMOS, một phần tử lưu trữ giá trị logic (bằng cách có một vòng phản hồi) được gọi là phần tử tuần tự. Một ví dụ đơn giản nhất về một phần tử tuần tự sẽ là hai bộ inverter kết nối trở lại với nhau. Có hai loại phần tử tuần tự cơ bản: Latch Hai con inverter được kết nối ngược trở lại với nhau, khi kết nối với cổng truyền, với một đầu vào điều khiển, tạo thành một Latch.
Khi đầu vào điều khiển là mức cao (logic “1”), cổng truyền được bật và bất kỳ giá trị nào ở đầu vào “D” đều chuyển đến đầu ra. Khi đầu vào điều khiển ở mức thấp, cổng truyền bị tắt và các bộ inverter được kết nối trở lại để giữ giá trị. Chốt được gọi là transparent gate vì khi đầu vào “D” thay đổi, ngõ ra cũng thay đổi tương ứng. 8 2 0 Latch Flip-Flop Một flip flop được cấu tạo từ hai latch nối tiếp nhau.
Latch đầu tiên là được gọi là master latch và Latch thứ hai được gọi là slave latch. Sự kiểm soát ngõ vào cho cổng truyền trong trường hợp này được gọi là clock.