chương 1.2 Tính cấp thiết của đề tài Ngày nay, công nghệ đang phát triển nhanh đòi hỏi những đổi mới tiên tiến để đáp ứng cho các ứng dụng có yêu cầu tiêu thụ điện năng thấp và khả năng chống nhiễu cao cho tốc độ dữ liệu cao. Các ứng dụng như trung tâm dữ liệu siêu quy mô, 5G và ứng dụng học máy nhằm tổ chức, chuẩn bị và truyền tải lượng lớn thông tin. Theo cách này, điều quan trọng là phải thiết kế một mạch tích hợp để có thể thực hiện giao tiếp băng thông cao giữa các chip trên cùng 1 bảng mạch. Đề tài này nhằm mục đích thiết kế bộ phát (TX) vì nó đóng vai trò quan trọng trong việc truyền tín hiệu.3 Các giải pháp hiện có trên thị trường Trong các mạch tương tự hoặc mạch kỹ thuật số, có 2 phương pháp truyền thông tin cơ bản là: tín hiệu đơn cuối (single-ended signalling) và tín hiệu vi sai (differential signalling).
Tín hiệu đơn cuối: - Cấu trúc liên kết single-ended có ưu điểm là cấu trúc đơn giản: một dây mang điện áp thay đổi đại diện cho tín hiệu, trong khi dây còn lại được nối với điện áp chuẩn, thường là nối đất. - Tín hiệu single - ended phải duy trì điện áp tương đối cao để đảm bảo tỷ lệ tín hiệu trên nhiễu (SNR) thích hợp. Điện áp giao diện phổ biến là 3,3V và 5V. - Tín hiệu single-ended ít tốn kém hơn để thực hiện so với vi sai, nhưng nó thiếu khả năng loại bỏ nhiễu gây ra do: sự khác biệt về mức điện áp đất giữa các mạch truyền và nhận.
Cần ít dây hơn để truyền nhiều tín hiệu. Nếu có n tín hiệu, thì có n + 1 dây, một dây cho mỗi tín hiệu và một dây nối đất. - Tín hiệu single-ended được sử dụng rộng rãi và có thể được nhìn thấy trong nhiều tiêu chuẩn truyền phổ biến, bao gồm: giao tiếp nối tiếp RS-232 , I²C, … Tín hiệu vi sai: - Là một phương pháp truyền thông tin sử dụng hai đường bổ sung để truyền một tín hiệu (hai tín hiệu được tạo ra có cực tính trái ngược nhau, và sau đó truyền dữ liệu tham chiếu hai tín hiệu với nhau). - Nó cho phép truyền thông tin với điện áp thấp hơn, SNR tốt, cải thiện khả năng miễn nhiễm với nhiễu do cấu trúc của nó và tốc độ dữ liệu cao hơn.
Người hướng dẫn: TS. Võ Tuấn Minh SVT Phạm Hoàng Thắng Dương Thị Nghị Trương Thị Mỹ Hương H 17DT3 17DT2 17DT3 1 Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET - Mặt khác, số lượng dây dẫn tăng lên ( Nếu có n tín hiệu thì sẽ sử dụng ít nhất 2n dây) và hệ thống sẽ cần máy phát và máy thu chuyên biệt thay vì các IC kỹ thuật số tiêu chuẩn. - Ngày nay, tín hiệu vi sai là một phần của nhiều tiêu chuẩn, bao gồm LVDS, USB, CAN, RS-485 và Ethernet.1 Giải pháp Nhận thấy khắc phục nhiễu khi truyền tín hiệu đơn dây rất quan trọng, nhóm quyết định thực hiện đề tài thiết kế mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET (LVDS). LVDS là giao thức truyền tín hiệu tốc độ cao, khoảng cách xa, được sử dụng nhiều trong truyền tin nối tiếp.
Tín hiệu được truyền đi qua 2 dây và lệch pha nhau 180 độ. Kiểu truyền này giúp giảm thiểu nhiễu vì nếu nhiễu đánh vào 2 dây tín hiệu, máy thu sẽ dễ dàng loại bỏ nhiễu vì máy thu chỉ quan tâm tới sự chênh lệch điện áp giữa 2 dây. Mạch truyền tín hiệu LVDS sẽ có sơ đồ tổng quát như Hình 1.1 Sơ đồ tổng quát mạch truyền LVDS Khối Level Shifter làm nhiệm vụ khuếch đại biên độ của tín hiệu đầu vào. Khối Bias làm nhiệm vụ tạo ra dòng điện phân cực cho các khối Opamp và Output Driver.
Khối Opamp có nhiệm vụ giữ cho điện áp Common mode bằng với điện áp Vref đặt vào. Khối Output Driver sẽ tạo ra cặp tín hiệu vi sai để truyền đi.2 Quy trình thiết kế Quy trình thiết kế đầy đủ của các khối được tiến hành theo trình tự như Hình 1.2: Người hướng dẫn: TS. Võ Tuấn Minh SVT Phạm Hoàng Thắng Dương Thị Nghị Trương Thị Mỹ Hương H 17DT3 17DT2 17DT3 2 Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET Hình 1.2 Quy trình thiết kế Phần đầu tiên trong quy trình thiết kế là thiết kế mạch nguyên lý và tính toán kích cỡ ban đầu của các MOSFET cũng như giá trị các linh kiện trong mạch. Sau đó tiến hành mô phỏng những chức năng cơ bản để kiểm tra các chức năng đó có hoạt động đúng hay không và sử dụng thiết kế đó để phác thảo vị trí đặt linh kiện.
Đồng thời tiến hành mô phỏng với Pre-layout netlist để kiểm tra kỹ các thông số đặt ra. Nếu chưa đạt được yêu cầu sẽ tiếp tục tính toán, điều chỉnh thông số của mạch cho đến khi đạt yêu cầu sẽ sử dụng sơ đồ mạch hoàn chỉnh để tiến hành thiết kế vật lý. Sau khi thiết kế vật lý cho mạch xong thì sẽ sử dụng Post-layout netlist để mô phỏng lại và kiểm tra lại các thông số của mạch. Nếu không đạt thì phải điều chỉnh lại mạch nguyên lý và thiết kế vật lý của mạch, nếu đã đạt yêu cầu đề ra thì sẽ tiến hành hoàn thiện sản phẩm.3 Dự kiến kết quả Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET sau khi thiết kế phải thỏa mãn được các yêu cầu đầu ra được đề cập trong bảng sau: Yêu cầu Đại lượng Đơn vị MIN TYP MAX VDDQ 1.825 V Nhiệt độ -40 25 125 °C Người hướng dẫn: TS.
Võ Tuấn Minh SVT Phạm Hoàng Thắng Dương Thị Nghị Trương Thị Mỹ Hương H 17DT3 17DT2 17DT3 3 Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET Tần số tín hiệu 2 Gbps Tần số clock 1 GHz Điện áp ra mức cao 0.925 - - V Điện áp ra mức thấp - - 1.475 V Điện áp mức chung (VCM) 1.275 V Điện áp vi sai đầu ra (Vod) 0.4 V Điện trở đầu cuối (Rterm) 80 100 120 Ohm Duty Cycle 45 50 55 % Thời gian trễ - 450 500 ps Thời gian sườn lên/xuống 25 30 ps Dòng tĩnh VDDQ - 6 8 mA Dòng tĩnh VDD - 20 30 uA Bảng 1.1 Yêu cầu đầu ra của mạch Thiết kế vật lý phải đáp ứng yêu cầu mạch nguyên lý đặt ra và khắc phục được tất cả các lỗi DRC và LVS.5 Phương pháp đánh giá Mạch thiết kế sẽ được đánh giá dựa trên các phương pháp sau: - DC Operating Point: Phương pháp này được sử dụng để xác định vùng làm việc của các MOSFET và các giá trị như dòng Id, điện áp Vgs, Vds, Vth, Vdsat,. - DC Analysis: Phương pháp này được sử dụng để xác định điểm làm việc tĩnh của mạch. Phân tích các đặc tuyến I-V qua biểu đồ waveform. - Transient Analysis: Phương pháp này được sử dụng để tính toán phản ứng của mạch trong một khoảng thời gian xác định.
Thường để xác định các đại lượng trung bình, thời gian trễ, thời gian khởi động, công suất tiêu thụ,. - Design Rule Checking (DRC): Phương pháp này được sử dụng để xác minh xem một thiết kế cụ thể có đáp ứng các ràng buộc do quy trình công nghệ áp dụng để sản xuất như kích thước, chiều rộng tối thiểu, khoảng cách tối thiểu, diện tích tối thiểu hay không. Kiểm tra DRC đảm bảo thiết kế đáp ứng các yêu cầu của nhà sản xuất chip và sẽ không dẫn đến lỗi chip. - Layout Versus Schematic (LVS): Phương pháp này được sử dụng để kiểm tra so sánh các thiết bị, đường dây tín hiệu bên Layout có khớp với sơ đồ nguyên lý do bên Circuit cung cấp hay không.6 Kết luận chương Người hướng dẫn: TS.
Võ Tuấn Minh SVT Phạm Hoàng Thắng Dương Thị Nghị Trương Thị Mỹ Hương H 17DT3 17DT2 17DT3 4 Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET CHƯƠNG 2: CƠ SỞ LÝ THUYẾT 2.1 Giới thiệu chương 2.2 Lý thuyết cơ bản về bán dẫn và CMOS 2.1 Các khái niệm cơ bản của bán dẫn 2.1 Pha tạp bán dẫn Pha tạp là quá trình thêm một lượng tạp chất rất nhỏ và được kiểm soát tốt vào một chất bán dẫn. Pha tạp cho phép kiểm soát điện trở suất và các đặc tính khác trên một loạt các giá trị. Silic ở trạng thái mạng tinh thể không dẫn điện hoặc dẫn điện yếu do ít các hạt tải điện tự do. Đối với silic, các tạp chất pha tạp sẽ thuộc nhóm III và V của bảng hệ thống tuần hoàn các nguyên tố hóa học.
Bằng cách pha tạp các nguyên tố nhóm V vào tinh thể silicon như photpho, các điện tử lớp ngoài cùng (electron hóa trị) sẽ liên kết cộng hóa trị, tạo nên 4 liên kết bền vững và 1 liên kết yếu, liên kết yếu này chịu sự tác động sẽ dễ dàng bứt ra khỏi các liên kết, hình thành nên các electron tự do, và vị trí mà mất electron được gọi là các lỗ trống. Và hình thành nên chất bán dẫn loại N, trong chất bán dẫn loại N, electron là các hạt mang điện đa số. Bằng cách pha tạp các nguyên tố nhóm III vào tinh thể silicon như Bo, các điện tử lớp ngoài cùng (electron hóa trị) sẽ liên kết cộng hóa trị, tạo nên 3 liên kết bền vững và 1 liên kết yếu (do thiếu 1 electron), liên kết yếu này chịu sự tác động sẽ dễ dàng bứt ra khỏi các liên kết. Và hình thành nên chất bán dẫn loại P, trong chất bán dẫn loại P, electron là các hạt mang điện thiểu số.2 Độ linh động hạt tải điện Độ linh động của hạt tải điện đặc trưng cho việc hạt tải điện có thể di chuyển nhanh như thế nào trong kim loại hoặc chất bán dẫn khi bị kéo bởi điện trường.
Độ linh động của hạt tải điện nói chung là cả độ linh động của electron và lỗ trống. Độ linh động của electron lớn hơn độ linh động của lỗ trống Độ linh động của sóng mang được xác định bằng phương trình: v d=μE Trong đó: E là độ lớn của điện trường tác dụng lên vật liệu. Người hướng dẫn: TS. Võ Tuấn Minh SVT Phạm Hoàng Thắng Dương Thị Nghị Trương Thị Mỹ Hương H 17DT3 17DT2 17DT3 5 Mạch truyền tín hiệu vi sai điện áp thấp sử dụng công nghệ FinFET v dlà độ lớn vận tốc trôi của electron.
μ là độ linh động của electron. Thông thường, vận tốc trôi của điện tử trong vật liệu tỷ lệ thuận với điện trường, có nghĩa là độ linh động của điện tử là một hằng số (không phụ thuộc vào điện trường).