chương 1. 32 Chương 2 BỘ SUY GIẢM SỐ KẾT HỢP XOAY PHA TÍN HIỆU. Bộ suy giảm số kết hợp xoay pha tín hiệu. Giải pháp nâng cao độ phân giải bộ xoay pha tín hiệu.
Cấu trúc đề xuất của bộ suy giảm số kết hợp xoay pha tín hiệu. Hiệu quả của cấu trúc đề xuất qua thiết kế thử nghiệm. Mô tả thiết kế thử nghiệm. Các kết quả mô phỏng, đánh giá.
Các kết quả đo lường, thử nghiệm. Kết luận chương 2. 55 Chương 3 BỘ KHUẾCH ĐẠI CÔNG SUẤT HIỆU SUẤT CAO CHO MÔ- ĐUN THU PHÁT CỦA HỆ THỐNG MẠNG PHA TÍCH CỰC. Yêu cầu thiết kế và lựa chọn linh kiện và phương pháp thiết kế.
Thiết kế bộ khuếch đại công suất thứ nhất. Mô tả thiết kế. Kết quả mô phỏng, đánh giá hiệu suất của bộ KĐCS thứ nhất. Thiết kế bộ khuếch đại công suất thứ hai.
Mô tả thiết kế. Kết quả mô phỏng hiệu suất của bộ KĐCS thứ hai. Hiệu quả cải thiện hiệu suất công suất của hệ thống. Hệ thống sử dụng mạng ăng-ten dạng đường thẳng.
Hệ thống sử dụng mạng ăng-ten mạng pha phẳng hình chữ nhật. 86 a) Phân tích, đánh giá theo kích thước mạng và phân phố công suất. 87 b) Phân tích, đánh giá theo mức công suất hệ thống. Kết luận chương 3.
92 Chương 4 CẤU TRÚC MÔ ĐUN THU PHÁT GIAO TIẾP SỐ CHO HỆ THỐNG MẠNG PHA TÍCH CỰC ĐA CHỨC NĂNG. Cấu trúc mô-đun thu phát số đề xuất. Mô tả cấu trúc và các thành phần chính. Điều khiển tham số pha, biên độ của tín hiệu phát.
97 a) Chế độ tạo tín hiệu phát. 97 b) Nguyên lý và khả năng điều khiển pha và biên độ của tín hiệu phát của chế độ tạo tín hiệu phát kết hợp cả hai bộ DDS và bộ điều chế I/Q. Thử nghiệm các thành phần tổng hợp tín hiệu phát. Thử nghiệm khả năng tổng hợp các dạng tín hiệu phát.
107 a) Tổng hợp tín hiệu trung tần phát dạng xung đơn. 107 b) Tổng hợp tín hiệu điều chế mã pha. 108 c) Tổng hợp tín hiệu nhảy tần. 109 d) Tổng hợp tín hiệu phát băng thông rộng.
Thử nghiệm khả năng xoay pha và điều khiển biên độ. Nhận xét kết quả thử nghiệm. Kết luận chương 4. 115 KẾT LUẬN VÀ HƯỚNG NGHIÊN CỨU.
116 DANH MỤC CÁC CÔNG TRÌNH CỦA TÁC GIẢ. 119 TÀI LIỆU THAM KHẢO. I DANH MỤC CÁC CHỮ VIẾT TẮT a) Chữ viết tắt tiếng Việt Từ viết tắt Tiếng Việt Tiếng Anh ATMPTC Ăng-ten mạng pha tích cực Active Phased-Array Antenna HSKĐ Hệ số khuếch đại Gain HTMPTC Hệ thống mạng pha tích cực Active Phased-Array System HTMPTĐ Hệ thống mạng pha quét Passive Phased-Array System điện tử thụ động KĐCS Khuếch đại công suất Power Amplifier MĐTP Mô-đun thu phát Transceiver Module b) Chữ viết tắt tiếng Anh Từ viết tắt Tiếng Anh Tiếng Việt AESA Active Electronically Mạng pha tích cực quét búp Scanned Array sóng điện tử BB BaseBand Băng tần gốc (băng tần cơ sở) COTS Commercial off-the-shelf Linh kiện đóng vỏ thương mại DAC Digital-Analog Converter Bộ biến đổi số-tương tự DDS Direct Digital Synthesis Bộ tổng hợp số trực tiếp I/Q In-Phase/Quadrature Đồng pha/Vuông pha IF Intermediate frequency Trung tần IMN Input Matching Network Mạng phối hợp trở kháng đầu vào IoT Internet of Things Internet vạn vật IRM Image Reject Mixers Bộ trộn tần chống nhiễu ảnh IRR Image Rejection Ratio Hệ số (tỉ số) chống nhiễu ảnh LIF Low Intermediate Frequency Tần số trung tần thấp LMT Limitter Bộ giới hạn bảo vệ máy thu ii Từ viết tắt Tiếng Anh Tiếng Việt LNA Low Noise Amplifier Bộ khuếch đại tạp âm thấp MIMO Multiple-Input and Multiple Hệ thống nhiều đầu vào và nhiều -Output đầu ra MLIN Microstrip Line Đường truyền mạch dải MMIC Monolithic microwave Vi mạch tích hợp cao tần nguyên integrated circuit khối MTBF Mean time between failures Thời gian trung bình giữa hai lần hỏng hóc MTTF Mean time to failure Thời gian trung binh đến khi hỏng hóc NCO Numerically Controlled Bộ dao động điều khiển số Oscillators OMN Output Matching Network Mạng phối hợp trở kháng đầu ra PESA Passive Electronically Mảng quét điện tử thụ động Scanned Array RF Radio Frequency Tần số vô tuyến hoặc cao tần RMSE Root mean squared error Sai số trung bình bình phương VGA Variable Gain Amplifiers Bộ khuếch đại có hệ số khuếch đại thay đổi được WSN Wireless Sensor Networks Mạng cảm biến vô tuyến iii DANH MỤC HÌNH VẼ, ĐỒ THỊ STT Tên hình vẽ, đồ thị Trang 1 Hình 1.1: Sơ đồ cấu trúc điển hình HTMPTC 13 2 Hình 1.2: Cấu trúc điển hình của HTMPTC đa chức năng 15 3 Hình 1.3: Cấu trúc điển hình MĐTP cho HTMPTC tương tự 17 4 Hình 1.4: Cấu trúc MĐTP sử dụng DDS 19 5 Hình 1.5: Sơ đồ khối MĐTP số dựa trên bộ điều chế I/Q 19 6 Hình 1.6: Sơ đồ bố trí của ATMP gồm N phần tử 21 7 Hình 1.7: Góc xoay pha theo mức suy giảm và tần số 23 Hình 1.8: Phân bố biên độ Taylor với mạng ăng-ten phẳng 28 8 16×16 chấn tử Hình 1.9: Giản đồ búp sóng của mạng ăng-ten sử dụng phân bố 29 9 Taylor Hình 2.1: Bộ xoay pha sử dụng hybrid coupler kết hợp bộ 36 10 khuếch đại VGA Hình 2.2: Cấu trúc bộ xoay pha cộng véc-tơ sử dụng bộ trộn 36 11 tần 12 Hình 2.3: Cấu trúc bộ suy giảm số kết hợp xoay pha tín hiệu 37 Hình 2.4: Biểu diễn mối quan hệ giữa hệ số suy giảm và góc 38 13 xoay pha 14 Hình 2.5: Sơ đồ nguyên lý bộ suy giảm số kết hợp xoay pha 42 15 Hình 2.6: Sơ đồ layout bộ suy giảm số kết hợp xoay pha 43 16 Hình 2.7: Lưu đồ xác định các cặp hệ số suy giảm phù hợp 44 iv STT Tên hình vẽ, đồ thị Trang 17 Hình 2.8: Số lượng cặp hệ số suy giảm theo góc xoay pha 45 18 Hình 2.9: Dải điều khiển mức suy giảm theo góc xoay pha 45 19 Hình 2.10: Sai số mức suy giảm theo mức suy giảm tín hiệu 47 20 Hình 2.11: Góc xoay pha theo các mức suy giảm tín hiệu 47 Hình 2.12: Kết quả mô phỏng với yêu cầu tương đương bộ xoay 48 21 pha 8 bít 22 Hình 2.13: Kết quả mô phỏng với sai số góc xoay pha 0,5 độ 49 Hình 2.14: Kết quả khảo sát ở góc xoay pha 22,5 độ với sai số 49 23 pha 0,5 độ Hình 2.15: Sơ đồ thử nghiệm bộ suy giảm số kết hợp xoay pha 51 24 chế tạo 25 Hình 2.16: Kết quả thử nghiệm với góc xoay pha 2,81 độ 51 26 Hình 2.17: Đo sai số góc xoay pha theo mức suy giảm tín hiệu 52 27 Hình 2.18: Sai số mức suy giảm theo mức suy giảm tín hiệu 52 28 Hình 3.1: Bóng bán dẫn GaN HEMT TGF2977-SM 58 Hình 3.2: Khảo sát chế độ làm việc của GaN HEMT TGF2977- 61 29 SM 30 Hình 3.3: Đặc tuyến dòng điện I DS theo điện áp VGS 61 31 Hình 3.4: Sơ đồ nguyên lý bộ KĐCS thứ nhất 62 Hình 3.5: Mô phỏng Load/Source Pull xác định trở kháng tối 63 32 ưu Hình 3.6: Sơ đồ mạch OMN bộ khuếch đại Class-F thông 64 33 thường Hình 3.7: Phối hợp trở kháng và triệt hài bậc cao trên đồ thị 65 34 Smith v STT Tên hình vẽ, đồ thị Trang Hình 3.8: Trở kháng nguồn (a) và tải (b) biểu diễn trên đồ thị 66 35 Smith 36 Hình 3.9: Sơ đồ mạng phân áp cực cổng và cực máng 68 37 Hình 3.10: Sơ đồ nguyên lý bộ KĐCS thứ nhất trên ADS 68 38 Hình 3.11: Thiết kế layout của bộ KĐCS thứ nhất 69 Hình 3.12: Hệ số phản xạ đầu vào và đầu ra của bộ KĐCS thứ 69 39 nhất Hình 3.13: Hệ số khuếch đại và độ cách ly của bộ KĐCS thứ 70 40 nhất 41 Hình 3.14: Đặc tuyến hệ số ổn định của bộ KĐCS thứ nhất 70 42 Hình 3.15: Hiệu suất tín hiệu lớn của bộ KĐCS thứ nhất 71 43 Hình 3.16: Phổ các hài tín hiệu đầu ra của bộ KĐCS thứ nhất 72 Hình 3.17: Hiệu suất tín hiệu lớn với điện áp nguồn VDS thay 72 44 đổi 45 Hình 3.18: Mô hình 2 đường truyền mạch dải điển hình 74 46 Hình 3.19: Sơ đồ nguyên lý của bộ KĐCS thứ hai 75 Hình 3.20: Mạng phối hợp trở kháng đầu vào IMN và thiên cáp 77 47 cực cổng Hình 3.21: Mạng phối hợp trở kháng đầu ra OMN và thiên áp 77 48 cực máng 49 Hình 3.22: Thiết kế layout của bộ KĐCS thứ hai 78 Hình 3.23: Các đặc tuyến hệ số phản xạ đầu vào S11 và đầu ra 79 50 S22 Hình 3.24: Hệ số khuếch đại và hệ số ổn định của bộ KĐCS 79 51 thứ hai 52 Hình 3.25: Hiệu suất mô hình tín hiệu lớn bộ KĐCS thứ hai 80 vi STT Tên hình vẽ, đồ thị Trang 53 Hình 3.26: Hiệu suất PAE với các điện áp nguồn khác nhau 81 Hình 3.27: Hiệu suất PAE với khi điều chế nguồn và khi nguồn 82 54 cố định 55 Hình 3.28: Khảo sát hiệu suất bộ KĐCS với mạng đường thẳng 86 Hình 3.29: Hiệu suất PAE của HTMPTC với các điều kiện 88 56 khác nhau Hình 3.30: Hiệu suất PAE hệ thống theo mức suy giảm công 90 57 suất đầu ra Hình 3.31: Mức cải thiện hiệu suất theo mức suy giảm công 91 58 suất đầu ra 59 Hình 4.1: Cấu trúc mô-đun thu phát đề xuất 95 60 Hình 4.2: Sơ đồ khối chức năng bộ điều chế I/Q điển hình 99 Hình 4.3: Nguyên lý điều khiển pha và biên độ của bộ điều chế 102 61 I/Q 62 Hình 4.4: Bước nhảy pha theo mức điện áp chuẩn hóa 103 63 Hình 4.5: Hệ thống thử nghiệm với bộ DDS và bộ điều chế I/Q 106 64 Hình 4.6: Thử nghiệm tạo tín hiệu ra-đa xung đơn 107 65 Hình 4.7: Tín hiệu điều chế mã pha 108 66 Hình 4.8: Kiểm tra khả năng điều chế tín hiệu nhảy tần từ xung 109 sang xung Hình 4.9: Kiểm tra khả năng điều chế tín hiệu băng thông rộng 110 67 FMCW 68 Hình 4.10: Sơ đồ kết nối thử nghiệm điều khiển pha, biên độ 111 Hình 4.11: Tổng hợp giản đồ ăng-ten các trường hợp thử 113 69 nghiệm vii DANH MỤC BẢNG STT Tên bảng Trang 1 Bảng 1.1: Số bít bộ xoay pha và góc hướng đầu tiên búp 22 sóng ăng-ten 2 Bảng 2.1: Danh sách các linh kiện chính 42 3 Bảng 2.2: Bảng so sánh tính năng xoay pha với các công 53 bố liên quan 4 Bảng 2.3: Một số bộ xoay pha thực tế và các linh kiện 55 của thiết kế thử nghiệm 5 Bảng 3.1: Chiều dài các đường truyền mạch dải của mạng 66 IMN, OMN 6 Bảng 3.
