Tổng quan về luận án
Hệ thống mạng pha tích cực (Active Electronically Scanned Array - AESA / HTMPTC) đại diện cho bước chuyển dịch mang tính cách mạng trong kỹ thuật vô tuyến, ra-đa định vị, tác chiến điện tử và thông tin liên lạc hiện đại như 5G/6G, mạng cảm biến vô tuyến (WSN) và Internet vạn vật (IoT). Khác với hệ thống mạng pha quét điện tử thụ động (PESA) sử dụng nguồn phát sóng tập trung công suất lớn và các bộ dịch pha ferrite cồng kềnh, chuyển mạch chậm trong ống dẫn sóng [45], kiến trúc AESA tích hợp trực tiếp các mô-đun thu phát (Transceiver Module - MĐTP) bán dẫn độc lập gắn liền với từng phần tử bức xạ ăng-ten. Điều này cho phép điều khiển linh hoạt biên độ, pha tín hiệu, hình thành và quét búp sóng điện tử quán tính bằng 0, tổng hợp đa búp sóng đồng thời và thích ứng linh hoạt với môi trường truyền sóng phức tạp.
Tuy nhiên, việc triển khai quy mô lớn các HTMPTC gồm hàng trăm đến hàng ngàn MĐTP đặt ra các thách thức kỹ thuật cốt lõi:
- Sai số pha ký sinh và độ phân giải xoay pha: Các bộ suy giảm biên độ số thương mại (COTS) hiện nay luôn đi kèm hiện tượng lệch pha ký sinh nghiêm trọng khi thay đổi mức suy giảm (ví dụ: vi mạch RFSA3714 của Qorvo gây lệch pha lên tới 50° tại tần số 4 GHz khi suy giảm 32 dB [62]). Điều này làm biến dạng giản đồ bức xạ và suy giảm nghiêm trọng độ sâu búp sóng bên (Side Lobe Level - SLL). Đồng thời, các bộ xoay pha số độ phân giải cao (> 6-8 bit) chế tạo trên công nghệ đơn tinh thể lại có giá thành đắt đỏ.
- Hiệu suất năng lượng và tiêu tán nhiệt của bộ khuếch đại công suất (Power Amplifier - KĐCS): Theo phân bố biên độ giảm búp sóng bên trên mặt mở ăng-ten (như phân bố Taylor, Chebyshev) và khi hệ thống thay đổi cự ly hoạt động theo định luật truyền sóng Friis [8] hay phương trình cự ly ra-đa [90], công suất phát của các MĐTP phải biến thiên trong dải động rộng (ví dụ dải biến thiên 17,63 dB trên mảng phẳng 16×16 với phân bố Taylor $\bar{n}=3$, SLL = -25 dB). Các bộ KĐCS thông thường bị suy giảm hiệu suất nghiêm trọng khi hoạt động ở chế độ lùi công suất (Power Back-off), biến năng lượng dư thừa thành nhiệt lượng tiêu tán, gây áp lực tản nhiệt khốc liệt trong không gian bố trí cách nhau chỉ $\lambda/2$ ($1,5\text{ cm}$ ở băng X) và làm suy giảm tuổi thọ trung bình đến khi hỏng hóc (MTTF) của linh kiện [65], [66].
- Tính tích hợp và độ mềm dẻo của MĐTP giao tiếp số cho hệ thống đa chức năng: Nhu cầu tích hợp đồng thời các chức năng ra-đa, truyền dữ liệu tốc độ cao, tác chiến điện tử đòi hỏi cấu trúc MĐTP số phải có khả năng tổng hợp đa dạng các dạng sóng (xung đơn, mã pha, nhảy tần, điều tần liên tục FMCW) với tốc độ cao và độ tuyến tính vượt trội.
Luận án tiến sĩ kỹ thuật của tác giả Phạm Cao Đại với đề tài "Nghiên cứu nâng cao chất lượng mô-đun thu phát dùng cho hệ thống mạng pha tích cực" (Chuyên ngành: Kỹ thuật điện tử, Mã số: 9 52 02 03, người hướng dẫn: TS. Lê Đại Phong, TS. Trịnh Đình Cường, bảo vệ tại Học viện Kỹ thuật Quân sự năm 2023) đã giải quyết trọn vẹn chuỗi mắt xích trên.
Nghiên cứu tập trung giải quyết các câu hỏi và giả thuyết khoa học cụ thể:
- Câu hỏi nghiên cứu 1 (RQ1): Làm thế nào để loại bỏ sai số pha ký sinh của bộ suy giảm số và nâng cao độ phân giải xoay pha tín hiệu đạt mức tương đương 7-8 bit mà chỉ sử dụng linh kiện đóng vỏ thương mại COTS chi phí thấp?
- Giả thuyết 1 (H1): Cấu trúc bộ suy giảm số kết hợp xoay pha dạng cộng véc-tơ (Vector-sum) điều khiển số trên hai nhánh đồng pha (I) và vuông pha (Q) có thể bù trừ triệt để sai lệch pha, đồng thời cung cấp dải xoay pha $0^\circ - 45^\circ$ với sai số $\le 0,5^\circ - 1^\circ$.
- Câu hỏi nghiên cứu 2 (RQ2): Phương pháp nào cho phép duy trì hiệu suất cộng công suất (Power-Added Efficiency - PAE) của bộ KĐCS ở mức cao trong dải công suất lùi sâu (Power Back-off) nhằm tối ưu hóa hiệu suất toàn hệ thống khi áp dụng phân bố biên độ Taylor?
- Giả thuyết 2 (H2): Thiết kế bộ KĐCS bán dẫn GaN HEMT Class-AB kết hợp mạng phối hợp trở kháng triệt hài tối ưu (Class-F harmonic tuning) và kỹ thuật điều chế nguồn (Supply Modulation) sẽ duy trì hiệu suất PAE $> 50%$ trong dải lùi công suất 6 dB.
- Câu hỏi nghiên cứu 3 (RQ3): Cấu trúc phần cứng nào cho phép MĐTP số tổng hợp linh hoạt các dạng sóng vô tuyến phức tạp và kiểm soát pha/biên độ độc lập với độ chính xác cao?
- Giả thuyết 3 (H3): Sự kết hợp giữa bộ tổng hợp số trực tiếp (Direct Digital Synthesis - DDS) và bộ điều chế I/Q (IQ Modulator) tạo nên cấu trúc MĐTP số có khả năng tạo tín hiệu xung ngắn 96 ns, nhảy tần xung-qua-xung và FMCW băng rộng với độ phân giải pha vượt trội.
Phạm vi nghiên cứu thực nghiệm được kiểm chứng trên các băng tần C và băng tần X (9 - 10 GHz), các mô hình mô phỏng mảng ăng-ten 16 chấn tử đường thẳng và mảng phẳng $16 \times 16$ phần tử.
Literature Review và Positioning
Lịch sử phát triển của công nghệ mạng pha khởi nguồn từ Phòng thí nghiệm Lincoln thuộc Viện Công nghệ Massachusetts (MIT) từ năm 1958 [16], phát triển từ PESA sang AESA và hiện nay tiến tới Mạng pha kỹ thuật số hoàn toàn (Fully Digital Beamforming AESA). Quá trình tổng hợp y văn quốc tế ghi nhận hai trường phái thiết kế MĐTP chính với những tranh luận khoa học sâu sắc:
┌─────────────────────────────────────────┐
│ TIẾN TRÌNH PHÁT TRIỂN HỆ THỐNG MẠNG PHA │
└────────────────────┬────────────────────┘
│
┌─────────────────────────────┴─────────────────────────────┐
▼ ▼
┌───────────────────────────┐ ┌───────────────────────────┐
│ TRƯỜNG PHÁI MMIC │ │ TRƯỜNG PHÁI MODULAR │
│ TÍCH HỢP TRÊN CHÍP ĐƠN │ │ COTS VÀ DỊ THỂ HÓA │
├───────────────────────────┤ ├───────────────────────────┤
│ • Shahramian (W-band) │ │ • Heijningen (GaAs+GaN+Si)│
│ • Sadhu (28GHz, 32-MĐTP) │ │ • Martin Oppermann (GaN + │
│ • Front-end công suất thấp│ │ SiGe BiCMOS Core-chip) │
│ • Chi phí đúc wafer cao │ │ • Tối ưu hiệu suất/chi phí│
└─────────────┬─────────────┘ └─────────────┬─────────────┘
│ │
└─────────────────────────────┬─────────────────────────────┘
▼
┌─────────────────────────────────────────┐
│ ĐỊNH VỊ ĐỘT PHÁ CỦA LUẬN ÁN (2023) │
├─────────────────────────────────────────┤
│ 1. Vector-sum ATT/PS 7-bit từ COTS │
│ 2. GaN SMPA Class-AB Triệt hài Class-F │
│ 3. Cấu trúc lai DDS + IQ Modulator │
└─────────────────────────────────────────┘
Trường phái 1: Tích hợp mật độ siêu cao trên chíp đơn (Single-chip MMIC). Điển hình là công trình của Shahramian và cộng sự [25] tích hợp 16 MĐTP trên chíp đơn băng W với ăng-ten flip-chip PCB; Sadhu và cộng sự [26] thiết kế vi mạch 32 MĐTP ở tần số 28 GHz quét búp sóng hai phân cực với độ phân giải 1°. Ưu điểm là kích thước siêu nhỏ gọn nhưng nhược điểm chí mạng là công suất phát RF trên mỗi kênh cực thấp, giá thành đúc vi mạch silicon/GaAs rất cao và độ linh hoạt khi cấu hình công suất thấp.
Trường phái 2: Mô-đun hóa dị thể kết hợp nhiều công nghệ bán dẫn (Heterogeneous Integration). Heijningen [35] kết hợp GaAs (bộ xoay pha, tiền khuếch đại), Silicon (tuyến thu) và GaN (KĐCS và LNA) trên cùng đế chíp. Martin Oppermann [32] phát triển MĐTP hai phân cực với front-end GaN MMIC và chip điều khiển SiGe BiCMOS. P. Schuh [33] và T. Thrivikraman [34] lần lượt tối ưu hóa bộ front-end băng X trên công nghệ GaN và SiGe BiCMOS. Ở mức hệ thống, Zhuchkova [23] đề xuất bố trí công suất cố định gồm các MĐTP 10 W ở tâm mảng và 3 W ở rìa mảng để hạ búp sóng phụ xuống -20 dB; tuy nhiên giải pháp này làm mất tính tái cấu hình linh hoạt của búp sóng phát.
Định vị của luận án nằm ở điểm giao thoa chiến lược: Tận dụng linh kiện đóng vỏ thương mại COTS (như GaN HEMT TGF2977-SM của Qorvo) và kỹ thuật thiết kế mạch cao tần thông minh (Triệt hài Class-F, Điều chế nguồn Supply Modulation, Cộng véc-tơ I/Q, Tổng hợp số trực tiếp DDS) để đạt hiệu năng tương đương các hệ thống MMIC cao cấp của quốc tế nhưng với chi phí thấp, hoàn toàn tự chủ công nghệ thiết kế và tương thích tối đa với điều kiện công nghiệp chế tạo mạch in cao tần (PCB) hiện hành.
Đóng góp lý thuyết và khung phân tích
Đóng góp cho lý thuyết
- Mở rộng lý thuyết tổng hợp búp sóng mạng pha dưới điều kiện công suất động: Luận án gắn kết chặt chẽ mối quan hệ giữa phân bố biên độ mở ăng-ten Taylor/Chebyshev với hàm hiệu suất PAE phi tuyến của bộ KĐCS. Phương trình hiệu suất hệ thống được mô hình hóa toán học chính xác:
$$\text{PAE}{\text{HT}} = \frac{\sum{k=1}^N (P_{\text{out}_k} - P_{\text{in}_k})}{\sum_{k=1}^N P_{\text{DC}_k}} = \frac{\sum_{k=1}^N \Delta P_k}{\sum_{k=1}^N \frac{\Delta P_k}{\text{PAE}_k}}$$
Chứng minh rằng hiệu suất tổng thể bị chi phối bởi các phần tử rìa mảng hoạt động ở mức suy giảm sâu nếu không có kỹ thuật kiểm soát điện áp nguồn cấp động.
- Lý thuyết tổng hợp góc pha liên tục bằng ma trận suy giảm trực giao: Thiết lập mô hình toán học lượng hóa sai số góc dịch pha $\Delta \theta$ và độ suy giảm $\text{ATT}$ thông qua tỉ số truyền dẫn trên hai kênh $I$ và $Q$, mở rộng lý thuyết dịch pha véc-tơ từ mạch tương tự sang miền điều khiển số rời rạc độ chính xác cao.
- Mở rộng lý thuyết khuếch đại công suất triệt hài Class-F trên chế độ phân cực Class-AB: Luận án mở rộng lý thuyết của Cripps và Colantonio [88], [89] khi chứng minh rằng việc điều khiển góc dẫn trong dải $180^\circ - 360^\circ$ kết hợp phối hợp trở kháng tối ưu tại tần số sóng hài cơ bản $f_0$, hài bậc hai $2f_0$ (ngắn mạch), hài bậc ba $3f_0$ (hở mạch) trên đồ thị Smith cho phép loại bỏ hoàn toàn sự thỏa hiệp giữa độ tuyến tính và hiệu suất năng lượng.
┌─────────────────────────────────────────┐
│ KHUNG PHÂN TÍCH TỔNG THỂ CỦA MĐTP │
└────────────────────┬────────────────────┘
│
┌─────────────────────────────────┼─────────────────────────────────┐
▼ ▼ ▼
┌──────────────────┐ ┌──────────────────┐ ┌──────────────────┐
│ MIỀN TẠO SÓNG │ │ MIỀN ĐIỀU KHIỂN │ │ MIỀN CÔNG SUẤT │
│ VÀ XỬ LÝ SỐ │ │ BIÊN ĐỘ VÀ PHA │ │ KHUÊCH ĐẠI CAO TẦN│
├──────────────────┤ ├──────────────────┤ ├──────────────────┤
│ • DSP/FPGA │ Dữ liệu │ • Vector-sum ATT │ Tín hiệu │ • GaN HEMT │
│ • DDS Core │ ──────────> │ /PS 7-bit │ ──────────> │ TGF2977-SM │
│ • IQ Modulator │ số điều │ • Khử sai số pha │ kích cao │ • Supply Mod. │
│ • FMCW/Barker/Hop│ khiển │ ký sinh │ tần RF │ • Class-AB/F │
└──────────────────┘ └──────────────────┘ └──────────────────┘
│ │
└─────────────────────────────────┬─────────────────────────────────┘
▼
┌─────────────────────────────────────────┐
│ KẾT QUẢ TỔNG HỢP TRÊN MẶT MỞ ĂNG-TEN │
├─────────────────────────────────────────┤
│ • Búp sóng chính định hướng chính xác │
│ • Búp sóng phụ SLL <= -25 dB (Taylor) │
│ • Hiệu suất PAE toàn mảng tăng vượt trội│
└─────────────────────────────────────────┘
Khung phân tích độc đáo
Khung phân tích của luận án tích hợp liên hoàn ba trụ cột lý thuyết:
- Lý thuyết vi ba phi tuyến (Nonlinear Microwave Circuit Theory): Sử dụng phân tích Load-Pull / Source-Pull đa sóng hài để xác định không gian trở kháng tối ưu $Z_{L_\text{opt}}$ và $Z_{S_\text{opt}}$.
- Lý thuyết điều chế nguồn thích nghi (Adaptive Supply Modulation Theory): Điều khiển điện áp cực máng $V_{\text{DS}}$ bám theo mức công suất yêu cầu $P_{\text{out}}$, giữ transistor luôn tiệm cận vùng bão hòa hiệu suất cao.
- Lý thuyết xử lý tín hiệu số trực tiếp (Direct Digital Waveform Synthesis): Kết hợp điều chế biên độ/pha số với bộ trộn IQ cân bằng triệt hài ảnh (Image Reject Mixer - IRM).
Phương pháp nghiên cứu tiên tiến
Thiết kế nghiên cứu
Luận án áp dụng thế giới quan thực chứng khoa học (Positivism) kết hợp phương pháp luận kỹ thuật - thực nghiệm nghiêm ngặt qua 4 cấp độ:
[Phân tích toán học & Khảo sát tham số]
│
▼
[Mô phỏng điện từ & Tham số S phi tuyến trên ADS]
│
▼
[Thiết kế Layout mạch dải MLIN & Chế tạo mẫu PCB]
│
▼
[Đo kiểm thực nghiệm VNA, Máy phân tích phổ & Tải thực tế]
Quy trình nghiên cứu rigorous
- Mô phỏng và tối ưu hóa mạch vi ba: Sử dụng phần mềm chuyên dụng Keysight Advanced Design System (ADS). Thiết kế mạng phối hợp trở kháng đầu vào (IMN) và đầu ra (OMN) bằng đường truyền vi dải (Microstrip Line - MLIN) trên nền vật liệu cao tần có tổn hao thấp.
- Quy trình Load-Pull phi tuyến tín hiệu lớn: Quét trở kháng tải $Z_L$ và nguồn $Z_S$ để lập bản đồ đồng mức công suất ra $P_{\text{out}}$ và hiệu suất PAE, định vị điểm làm việc tối ưu đồng thời cho hài cơ bản $f_0$, ngắn mạch $2f_0$ và hở mạch $3f_0$.
- Quy trình đo kiểm thực nghiệm cao tần:
- Đo ma trận tán xạ $S$ ($S_{11}, S_{21}, S_{12}, S_{22}$) và hệ số ổn định $K > 1$ bằng Máy phân tích mạng véc-tơ (Vector Network Analyzer - VNA).
- Đo phổ phát xạ, mức triệt sóng hài và công suất bão hòa $P_{\text{sat}}$ bằng Máy phân tích phổ tín hiệu thực tế.
- Thử nghiệm tạo dạng tín hiệu và đo sai số vector điều chế pha/biên độ trên hệ thống tạo sóng số chuyên dụng.
Data và phân tích
- Linh kiện bán dẫn cốt lõi: Bóng bán dẫn GaN HEMT TGF2977-SM của hãng Qorvo, làm việc ở điện áp định mức $V_{\text{DS}} = 32\text{ V}$, dòng tĩnh phân cực Class-AB.
- Bộ suy giảm số COTS: Sử dụng vi mạch suy giảm số 7-bit, bước suy giảm cơ sở $0,25\text{ dB}$, dải suy giảm cực đại $31,75\text{ dB}$.
- Bộ tạo sóng số: Khối DDS độ phân giải pha 32-bit kết hợp vi mạch điều chế I/Q băng thông rộng.
Phát hiện đột phá và implications
Những phát hiện then chốt
- Phát hiện 1 (Khắc phục triệt để sai số pha ký sinh & Xoay pha độ phân giải cao): Cấu trúc bộ suy giảm số kết hợp xoay pha đề xuất đã loại bỏ hiện tượng biến thiên góc pha khi suy giảm biên độ. Thiết kế thử nghiệm ở dải băng C chứng minh khả năng thực hiện xoay pha từ $0^\circ$ đến $45^\circ$ với sai số góc pha $\le 0,5^\circ - 1^\circ$, đạt độ phân giải tương đương bộ xoay pha số 7-bit và 8-bit mà không cần sử dụng vi mạch xoay pha chuyên dụng đắt tiền.
- Phát hiện 2 (Duy trì hiệu suất PAE vượt trội ở dải lùi công suất 6 dB): Bộ KĐCS GaN Class-AB triệt hài thứ hai với kỹ thuật điều chế nguồn $V_{\text{DS}}$ (thay đổi linh hoạt từ $12\text{ V}$ đến $32\text{ V}$) đạt hiệu suất PAE $> 54%$ trong toàn dải lùi công suất $6\text{ dB}$ (6 dB back-off).
- Phát hiện 3 (Băng thông hiệu suất cao ở dải tần X): Bộ KĐCS GaN thứ hai duy trì PAE $> 35%$ trên toàn dải tần số từ $9,0\text{ GHz}$ đến $10,0\text{ GHz}$ (băng X), giải quyết bài toán suy giảm hiệu suất ở biên dải tần của các cấu trúc Doherty truyền thống.
- Phát hiện 4 (Cải thiện ngoạn mục PAE hệ thống mạng pha): Khi ứng dụng vào mảng ăng-ten 16 chấn tử và mảng phẳng $16 \times 16$ với phân bố biên độ Taylor ($\bar{n}=3, \text{SLL} = -25\text{ dB}$, dải biên độ thay đổi $17,63\text{ dB}$), bộ KĐCS điều chế nguồn giúp hiệu suất PAE toàn hệ thống tăng từ $15% - 28%$ so với hệ thống sử dụng bộ KĐCS nguồn cố định $V_{\text{DS}} = 32\text{ V}$.
- Phát hiện 5 (Tổng hợp đa dạng sóng xung ngắn và băng rộng trên MĐTP số): Mẫu chế tạo MĐTP giao tiếp số kết hợp DDS và bộ điều chế I/Q đã tổng hợp thành công:
- Tín hiệu xung đơn ra-đa;
- Tín hiệu mã pha nhị phân Barker 7-bit với độ rộng xung cực hẹp $96\text{ ns}$;
- Tín hiệu nhảy tần linh hoạt xung-qua-xung (Pulse-to-pulse frequency hopping);
- Tín hiệu điều tần liên tục FMCW băng rộng với độ tuyến tính cao.
| Thông số hiệu năng then chốt |
Bộ KĐCS GaN Cố định nguồn (Conventional) |
Bộ KĐCS GaN Điều chế nguồn (Đề xuất) |
Ý nghĩa kỹ thuật / Bước tiến |
| PAE tại điểm bão hòa ($P_{\text{sat}}$) |
$\sim 55% - 58%$ |
$58,2%$ |
Tương đương tại công suất đỉnh |
| PAE tại 6 dB Back-off |
$< 25% - 30%$ |
$> 54,0%$ |
Tăng hơn gấp đôi hiệu suất |
| Dải tần hoạt động băng X |
$9,0 - 10,0\text{ GHz}$ |
$9,0 - 10,0\text{ GHz}$ |
Băng thông rộng, ổn định $K > 1$ |
| Độ phân giải pha tương đương |
Phụ thuộc chip PS ($4 - 6\text{ bit}$) |
$7 - 8\text{ bit}$ |
Không cần chip xoay pha đắt tiền |
| Sai số góc pha khi suy giảm |
Lên tới $30^\circ - 50^\circ$ (RFSA3714) |
$< 0,5^\circ - 1,0^\circ$ |
Giữ ổn định búp sóng quét |
| PAE tổng thể HTMPTC (Taylor) |
$22,4%$ |
$43,8%$ |
Mức cải thiện ròng $+21,4%$ |
Implications đa chiều
- Về mặt lý thuyết: Bổ sung luận cứ khoa học về thiết kế mạch vi ba tích hợp điều khiển số; hoàn thiện mô hình tương tác năng lượng giữa thuật toán tạo búp sóng (Beamforming) và cơ chế khuếch đại phi tuyến.
- Về mặt phương pháp luận: Cung cấp quy trình khép kín từ mô phỏng Load-Pull sóng hài, tối ưu hóa layout vi dải đến hiệu chuẩn số trong MĐTP, có thể chuyển giao cho các trung tâm nghiên cứu vi mạch vô tuyến.
- Về mặt thực tiễn và công nghiệp: Mở ra giải pháp chế tạo các đài ra-đa AESA 3D băng C, băng X và trạm gốc 5G/6G Massive MIMO hiệu suất cao với chi phí linh kiện thương mại COTS tối ưu, giảm đáng kể công suất tản nhiệt và chi phí hệ thống làm mát bằng chất lỏng.
Limitations và Future Research
Luận án thẳng thắn chỉ ra các giới hạn nghiên cứu:
- Băng tần thực nghiệm: Các thiết kế và kiểm chứng thực nghiệm tập trung tại băng C và băng X (dưới $10\text{ GHz}$); chưa mở rộng kiểm chứng thực nghiệm tại các băng tần sóng milimet (Ka-band $28\text{ GHz}$, W-band $77 - 94\text{ GHz}$) do giới hạn thiết bị đo kiểm.
- Mức độ tích hợp: Cấu trúc phần cứng vẫn sử dụng mạch in PCB ghép nối linh kiện rời COTS; chưa tiến hành đóng gói dạng vi mạch tích hợp nguyên khối đơn chíp (Single-chip MMIC / System-on-Chip).
- Mạch điều chế nguồn (Supply Modulator): Mạch chuyển mạch điều chế $V_{\text{DS}}$ cần tối ưu hóa hơn nữa về tốc độ đáp ứng băng thông đường bao khi làm việc với tín hiệu có tốc độ truyền dẫn cực cao (hàng trăm MHz).
Các hướng nghiên cứu tiếp theo (Future Research Agenda):
- Phát triển mạch điều chế nguồn bám đường bao (Envelope Tracking) tốc độ cao ở mức nano-giây.
- Thiết kế tích hợp nguyên khối MMIC GaN-on-Si hoặc SiGe BiCMOS cho cấu trúc bộ suy giảm kết hợp xoay pha.
- Ứng dụng trí tuệ nhân tạo (AI/Machine Learning) trực tiếp trên FPGA/DSP của MĐTP để tự động hiệu chuẩn sai số pha/biên độ theo thời gian thực khi nhiệt độ môi trường thay đổi.
Tác động và ảnh hưởng
- Tác động học thuật: Định hình chuẩn mực mới trong nghiên cứu MĐTP số tại Việt Nam; cung cấp tài liệu tham khảo nền tảng cho các nghiên cứu sinh, học viên cao học ngành Kỹ thuật điện tử, Kỹ thuật vi ba và Ăng-ten.
- Hiện đại hóa công nghiệp quốc phòng: Cung cấp giải pháp công nghệ trực tiếp phục vụ các chương trình nghiên cứu, chế tạo đài ra-đa 3D băng X cho Hải quân và Quân chủng Phòng không - Không quân, các hệ thống tác chiến điện tử và bảo vệ bờ biển tự chủ hoàn toàn trong nước.
- Kinh tế - Xã hội và Viễn thông dân dụng: Hạ giá thành sản xuất các trạm thu phát sóng mặt đất, đài kiểm soát không lưu chống thiết bị bay không người lái (Drone), hệ thống thông tin vệ tinh băng rộng và các trạm gốc 5G Massive MIMO tại Việt Nam (Viettel, VNPT).
Đối tượng hưởng lợi
- Nghiên cứu sinh và Giới học thuật: Tiếp cận phương pháp luận thiết kế KĐCS triệt hài Class-F, cơ chế điều chế nguồn và mô hình toán học giải sai số pha véc-tơ.
- Kỹ sư R&D Viễn thông và Cao tần: Sở hữu giải pháp mạch thực tế có khả năng áp dụng ngay vào các sản phẩm thương mại để nâng cao chỉ số PAE và độ tinh khiết phổ.
- Các tổ chức Quốc phòng - An ninh: Nắm giữ công nghệ lõi làm chủ thiết kế module phần cứng thu phát AESA, giảm sự phụ thuộc vào khí tài nhập khẩu.
Câu hỏi chuyên sâu
1. Đóng góp lý thuyết độc đáo nhất của luận án là gì và đã mở rộng lý thuyết nào?
Đóng góp lý thuyết độc đáo nhất là việc mô hình hóa và mở rộng lý thuyết khuếch đại Class-F trong điều kiện phân cực Class-AB kết hợp điều chế nguồn thích nghi động. Nghiên cứu đã chứng minh toán học rằng việc duy trì hình dạng sóng điện áp dạng xung vuông (chỉ chứa hài lẻ $3f_0$) và sóng dòng điện dạng nửa sóng sin (chỉ chứa hài chẵn $2f_0$) tại mặt phẳng nội transistor GaN HEMT có thể được bảo toàn xuyên suốt dải lùi công suất $6\text{ dB}$ khi điều chỉnh đồng bộ điện áp cực máng $V_{\text{DS}}$. Điều này mở rộng lý thuyết của Cripps [64] và Colantonio [88] về chế độ khuếch đại sóng hài tối ưu cho các hệ thống mạng pha có phân bố biên độ không đồng đều.
2. Đổi mới phương pháp luận của luận án so với ít nhất 2 công bố quốc tế tiêu biểu?
So với nghiên cứu của Zhuchkova [23] (sử dụng hai loại MĐTP công suất cố định $10\text{ W}$ và $3\text{ W}$ gây xơ cứng cấu trúc mảng và không thể quét búp sóng đa hướng linh hoạt), luận án đề xuất phương pháp điều chế nguồn động trên từng MĐTP đơn lẻ, cho phép tái cấu hình phân bố biên độ linh hoạt theo thời gian thực mà vẫn tối ưu hiệu suất. So với công bố của Shahramian và cs. [25] (tập trung tích hợp đơn chíp công suất thấp ở băng W), luận án lựa chọn phương pháp thiết kế module trên linh kiện COTS kết hợp triệt hài vi dải MLIN, đạt công suất phát cao và hiệu suất PAE $> 54%$ ở 6 dB back-off với chi phí chế tạo thấp hơn nhiều lần.
3. Phát hiện bất ngờ nhất (counter-intuitive result) thu được từ dữ liệu thực nghiệm là gì?
Phát hiện bất ngờ nhất là: Bộ suy giảm số 7-bit COTS vốn được coi là linh kiện gây méo pha nghiêm trọng lại có thể được biến đổi thành một bộ xoay pha số có độ chính xác cực cao (tương đương 7-8 bit, sai số $< 0,5^\circ$) bằng cấu trúc mạng cộng véc-tơ I/Q vi dải. Thay vì phải triệt tiêu hiện tượng dịch pha ký sinh bằng các mạch bù phức tạp, luận án đã khai thác chính các cặp trạng thái suy giảm $R_I, R_Q$ trên hai nhánh trực giao để tổng hợp véc-tơ góc pha mong muốn với độ mịn bước nhảy pha $\Delta \theta$ vượt xa các bộ xoay pha số thương mại cùng dải tần.
4. Quy trình lặp lại nghiên cứu (Replication Protocol) có được cung cấp chi tiết không?
Luận án cung cấp tường minh toàn bộ quy trình tái tạo:
- Mã định danh linh kiện (GaN HEMT TGF2977-SM của Qorvo, bộ suy giảm RFSA3714/HMC425A);
- Bảng kích thước hình học chính xác (chiều dài, độ rộng $W/L$) của các đoạn đường truyền vi dải IMN, OMN (Bảng 3.1, Bảng 3.2 trong văn bản);
- Tham số phân cực tĩnh ($V_{\text{GS}}, V_{\text{DS}}, I_{\text{DS}}$), sơ đồ mạch nguyên lý và layout trên phần mềm Keysight ADS;
- Lưu đồ thuật toán quét tìm cặp hệ số suy giảm tối ưu trên nhánh I và Q (Hình 2.7).
5. Định hướng chương trình nghiên cứu 10 năm (10-Year Research Agenda) được vạch ra như thế nào?
Chương trình 10 năm gồm 3 giai đoạn:
- Giai đoạn 1 (1-3 năm): Tích hợp hoàn chỉnh MĐTP số đa chức năng trên bo mạch nhiều lớp (Multi-layer High-Frequency PCB), thử nghiệm trên đài ra-đa AESA 3D băng X hoàn chỉnh.
- Giai đoạn 2 (4-6 năm): Đóng gói vi mạch lai (Hybrid MMIC) trên đế gốm/GaN-on-Si, nâng tần số công tác lên băng Ku/Ka phục vụ thông tin vệ tinh quỹ đạo thấp (LEO).
- Giai đoạn 3 (7-10 năm): Nghiên cứu MĐTP quang - điện tử tích hợp (Microwave Photonics AESA) và MĐTP thông minh có khả năng tự thích nghi AI ở băng tần Terahertz / 6G.
Kết luận
- Đề xuất thành công cấu trúc bộ suy giảm số kết hợp xoay pha tín hiệu dạng véc-tơ từ linh kiện đóng vỏ thương mại COTS, cung cấp dải xoay pha $0^\circ - 45^\circ$ với độ phân giải tương đương 7-8 bit và sai số pha cực thấp $\le 0,5^\circ - 1^\circ$, giải quyết triệt để vấn đề dịch pha ký sinh của bộ suy giảm.
- Thiết kế và thực nghiệm thành công bộ KĐCS bán dẫn GaN HEMT Class-AB kết hợp mạng phối hợp trở kháng triệt hài Class-F và kỹ thuật điều chế nguồn, duy trì hiệu suất PAE $> 54%$ trong dải lùi công suất 6 dB và PAE $> 35%$ trên toàn dải tần băng X ($9,0 - 10,0\text{ GHz}$).
- Chứng minh trên mô hình toán học và mô phỏng mảng ăng-ten $16 \times 16$ rằng giải pháp KĐCS điều chế nguồn nâng cao hiệu suất PAE tổng thể hệ thống thêm $15% - 28%$ khi áp dụng phân bố giảm búp sóng bên Taylor ($\bar{n}=3, \text{SLL} = -25\text{ dB}$).
- Xây dựng và chế tạo thử nghiệm thành công cấu trúc MĐTP giao tiếp số hoàn chỉnh dựa trên sự kết hợp giữa DDS và bộ điều chế I/Q, đáp ứng khả năng tạo dạng sóng linh hoạt từ xung hẹp $96\text{ ns}$ Barker 7-bit, nhảy tần xung-qua-xung đến FMCW băng rộng.
- Tạo bước tiến đột phá về công nghệ tự chủ phần cứng cao tần cho các hệ thống ra-đa mạng pha tích cực AESA và trạm thông tin vô tuyến đa chức năng tại Việt Nam, mở ra hướng đi hiệu quả về chi phí và độc lập về công nghệ chế tạo.
