Tổng quan luận án

Bảo mật dữ liệu thời gian thực truyền trên mạng giao thức Internet (IP) giữ vai trò then chốt trong việc bảo vệ dữ liệu của các tổ chức và cá nhân trong bối cảnh công nghệ thông tin phát triển nhanh. Các dịch vụ thời gian thực như hệ thống truyền thông đa phương tiện, hệ thống dự phòng thảm họa, giám sát tiến trình công nghiệp và phân tích dữ liệu khoa học đòi hỏi các chỉ số chất lượng dịch vụ (QoS) nghiêm ngặt về băng thông, độ trễ, biến động trễ (jitter) và tỷ lệ mất gói dữ liệu.

Khoảng trống nghiên cứu được tác giả chỉ ra là: các giải pháp bảo mật trên mạng IP hiện thời chủ yếu áp dụng các thuật toán mật mã khối thông dụng được thiết kế chung cho cả môi trường phần mềm lẫn phần cứng. Những thuật toán này chưa được tối ưu hóa riêng cho các nền tảng phần cứng chuyên dụng kiểu VLSI (FPGA, ASIC), dẫn đến việc chiếm dụng nhiều tài nguyên tính toán, tốc độ xử lý chưa đạt mức tối ưu và làm gia tăng độ trễ, ảnh hưởng trực tiếp đến chất lượng dịch vụ của các luồng dữ liệu thời gian thực. Thêm vào đó, nhiều thuật toán mã hóa truyền thống đã bộc lộ điểm yếu hoặc không còn phù hợp với các ứng dụng thời gian thực tốc độ cao.

Mục tiêu nghiên cứu của luận án được xác định gồm hai nhóm:

  1. Về mặt lý thuyết: Nghiên cứu các thuật toán mật mã khối, giao thức bảo mật dữ liệu thời gian thực, cơ sở lý thuyết thiết kế thuật toán mật mã khối. Đề xuất các thuật toán mật mã khối phù hợp, an toàn, có hiệu quả tích hợp cao cho phần cứng chuyên dụng VLSI (FPGA, ASIC); phân tích độ an toàn và hiệu năng thực thi theo các tiêu chuẩn quốc tế để làm cơ sở chế tạo thiết bị bảo mật dữ liệu thời gian thực chuyên dụng.
  2. Về mặt thực hành: Xây dựng chương trình mô phỏng bằng ngôn ngữ mô tả phần cứng VHDL để đánh giá hiệu quả tích hợp của các thuật toán đề xuất trên FPGA; xây dựng chương trình mô phỏng đánh giá độ an toàn theo tiêu chuẩn thống kê NESSIE và các phương pháp thám mã vi sai, thám mã tuyến tính.

Nhiệm vụ nghiên cứu cụ thể bao gồm:

  1. Nghiên cứu lý thuyết về nguyên lý thiết kế thuật toán mật mã khối và ứng dụng mật mã.
  2. Cải tiến độ an toàn của thuật toán mật mã khối SPECTR-128 phục vụ thiết kế thiết bị bảo mật truyền dữ liệu thời gian thực.
  3. Phát triển các thuật toán mật mã khối mới có độ an toàn và hiệu quả tích hợp cao trên FPGA.
  4. Đề xuất lớp phần tử nguyên thủy mật mã mới $F_{2/4}$ và xây dựng họ thuật toán mật mã khối dựa trên lớp phần tử này.
  5. Đánh giá độ an toàn và hiệu năng của các thuật toán mật mã khối đề xuất.

Đối tượng và phạm vi nghiên cứu:

  • Đối tượng nghiên cứu: Các thuật toán mật mã khối.
  • Phạm vi nghiên cứu: Các thuật toán mật mã khối dựa trên mạng chuyển vị thay thế điều khiển được (CSPN) có tốc độ xử lý cao, tối ưu hóa cho việc tích hợp trên nền tảng phần cứng FPGA phục vụ truyền dữ liệu thời gian thực trên mạng IP.

Tổng quan tài liệu và vị trí của luận án

Luận án điểm lại các công trình nghiên cứu trong và ngoài nước liên quan đến bảo mật dữ liệu thời gian thực, phần cứng mật mã và thuật toán mật mã khối:

Nhóm nghiên cứu / Tác giả Năm công bố Nội dung và kết quả chính được ghi nhận
A. Wu, Yun Niu, X. Zhang 2013 Cứng hóa giao thức IPSec trên nền công nghệ FPGA, sử dụng thuật toán mã hóa chuẩn AES cho giao thức ESP và giao thức trao đổi khóa Diffie-Hellman với tham số RSA 1024/2048 bit cho IKEv2.
Kaur A., Bhardwaj P., Naveen Kumar 2013 Tối ưu hóa việc cài đặt chuẩn mã hóa dữ liệu AES trên phần cứng FPGA nhằm nâng cao hiệu năng xử lý.
Ashwini R. Tonde, Akshay P. Dhande 2014 Nghiên cứu cứng hóa thuật toán AES trên nền tảng FPGA phục vụ xử lý mật mã tốc độ cao.
Shylashree N., Nagarjun Bhat, V. Shridhar 2012 Khảo sát tổng hợp các giải pháp nâng cao hiệu năng xử lý mật mã của thuật toán AES bằng kỹ thuật đường ống (pipelining) trên phần cứng.
Các chuẩn mật mã quốc tế và quốc gia 1976–2000 Chuẩn DES (Mỹ, 1976), chuẩn AES/Rijndael (NIST - Mỹ, 2000), chuẩn GOST 28147-89 (Liên Xô/Nga), Camellia (Nhật Bản), cùng các dự án đánh giá chuẩn mã hóa NESSIE và INRIA của Châu Âu.
Các nghiên cứu trong nước — Các công trình chuyên sâu của Ban Cơ yếu Chính phủ phục vụ an ninh - quốc phòng (thuộc danh mục bảo mật); đề tài cấp Nhà nước KC.01 nghiên cứu giải pháp bảo mật và an toàn thông tin cho mạng liên mạng IP phục vụ Chính phủ điện tử và thương mại điện tử.

Khoảng trống nghiên cứu được lựa chọn giải quyết: Mặc dù các nghiên cứu quốc tế đã đạt được kết quả trong việc cứng hóa thuật toán chuẩn (như AES) lên FPGA bằng kỹ thuật vi kiến trúc đường ống, song các công trình can thiệp vào việc cải tiến cấu trúc toán tử mật mã hoặc phát triển các cấu trúc nguyên thủy mật mã điều khiển được chuyên biệt cho phần cứng còn hạn chế. Luận án tập trung vào hướng tiếp cận thiết kế thuật toán mật mã khối dựa trên mạng chuyển vị thay thế điều khiển được (CSPN) và các toán tử phụ thuộc dữ liệu (DDO), giúp khai thác cấu trúc logic của FPGA, giảm thiểu tài nguyên phần cứng và tối đa hóa thông lượng xử lý cho dữ liệu thời gian thực.

Cơ sở lý thuyết và phương pháp nghiên cứu

Cơ sở lý thuyết và khung phân tích

Luận án kế thừa và phát triển các nền tảng toán học và cấu trúc mật mã khối:

  • Đại số Boole và hàm logic: Không gian véc-tơ nhị phân ${0, 1}^n$, các phép toán logic XOR ($\oplus$), AND, hàm Affine, hàm tuyến tính, khoảng cách Hamming giữa các véc-tơ và hàm logic.
  • Tiêu chuẩn thiết kế mật mã khối: Nguyên lý Shannon về tính hỗn loạn (confusion) và tính khuếch tán (diffusion); tiêu chuẩn thác lũ chặt (SAC - Strict Avalanche Criteria); chiến lược vết rộng (wide-trail strategy) và số nhánh; độ phi tuyến (Non-Linearity - NL) của hàm Boole; đặc trưng vi sai (Differential Characteristics) và bậc phi tuyến theo khái niệm của Lars Knudsen.
  • Mạng chuyển vị thay thế điều khiển được (CSPN): Cấu trúc khối $F_{n/m}$ được tạo thành từ các tầng phần tử điều khiển được (Controlled Element - CE) kết hợp với các hoán vị xoắn cố định đối xứng, bảo đảm tính khả nghịch ($F_{n/m}^{-1}$) khi thực hiện giải mã.
  • Các lớp phần tử nguyên thủy mật mã điều khiển được:
    • Phần tử $P_{2/1}$: Thực hiện phép chuyển vị 2 bit đầu vào phụ thuộc vào 1 bit điều khiển.
    • Phần tử $F_{2/1}$: Biểu diễn qua cặp hàm Boole 3 biến đầu vào hoặc cặp hai phép thế $2 \times 2$.
    • Phần tử $F_{2/2}$: Biểu diễn qua cặp hàm Boole 4 biến đầu vào hoặc 4 phép thế $2 \times 2$ điều khiển bởi 2 bit, cho phép tận dụng 100% dung lượng ô nhớ logic trên FPGA (so với mức 50% khi dùng $F_{2/1}$).
    • Phần tử $F_{2/4}$: Lớp phần tử nguyên thủy do tác giả nghiên cứu đề xuất.

Phương pháp nghiên cứu

Luận án kết hợp nghiên cứu lý thuyết mật mã với thực nghiệm mô phỏng phần cứng:

  • Phương pháp lý thuyết: Phân tích đại số, tính toán xác xuất vi sai lớn nhất, xây dựng đặc trưng vi sai nhiều vòng và đặc trưng tuyến tính để chứng minh độ an toàn trước các phương pháp thám mã vi sai (Differential Cryptanalysis - DCA) và thám mã tuyến tính (Linear Cryptanalysis - LCA).
  • Phương pháp thực nghiệm:
    • Mô tả kiến trúc thuật toán bằng ngôn ngữ VHDL trên các chế độ lặp cơ sở (Iterative Looping - IL) và đường ống toàn phần (Pipelining - PP).
    • Tổng hợp, nạp và đo đạc hiệu năng thực tế trên nền tảng phần cứng FPGA (tần số hoạt động, thông lượng Mbps/Gbps, số lát logic/CLB chiếm dụng).
    • Kiểm định đặc trưng thống kê của bản mã bằng bộ công cụ kiểm thử tiêu chuẩn châu Âu NESSIE.

Nội dung chính theo từng chương

Chương 1: Tổng quan về giải pháp bảo mật dữ liệu thời gian thực trên mạng IP

Chương 1 hệ thống hóa lý thuyết về dữ liệu thời gian thực, các giao thức mạng và nguyên lý cấu trúc mật mã khối:

  • Phân tích các tham số chất lượng dịch vụ (QoS) bắt buộc đối với luồng dữ liệu thời gian thực: độ trễ (delay), biến động trễ (jitter), băng thông (bandwidth) và tỷ lệ mất gói (loss rate).
  • Đánh giá hai giao thức bảo mật phổ biến:
    • Giao thức SRTP (RFC 3711): Cung cấp tính toàn vẹn, xác thực và bảo mật cho RTP/RTCP, mặc định sử dụng thuật toán AES để mã hóa luồng và HMAC-SHA1 (RFC 2104) để xác thực.
    • Giao thức IPSec: Cung cấp bảo mật tại tầng mạng thông qua hai giao thức AH (Authentication Header) và ESP (Encapsulating Security Payload) cùng cơ chế quản lý khóa IKE.
  • Trình bày nguyên lý thiết kế mật mã khối theo cấu trúc mạng Feistel và mạng hoán vị thay thế (SPN).
  • Xây dựng cơ sở lý thuyết cho mạng chuyển vị thay thế điều khiển được (CSPN), cấu trúc các phần tử cơ bản $P_{2/1}$, $F_{2/1}$, $F_{2/2}$ và chứng minh điều kiện khả nghịch của kiến trúc $F_{n/m}$.

Chương 2: Cải tiến thuật toán mật mã khối SPECTR-128 dùng cho bảo mật dữ liệu thời gian thực

Chương 2 phân tích thuật toán mật mã khối SPECTR-128 (kích thước khối 128 bit, khóa 256 bit, 12 vòng lặp) và thực hiện cải tiến nâng cao độ an toàn:

  • Cấu trúc nguyên bản: SPECTR-128 sử dụng thủ tục biến đổi đầu (IT), 12 vòng thủ tục Crypt với các khóa con $Q_j^{(e)}$ và thủ tục biến đổi cuối (FT). Thuật toán kết hợp các toán tử chuyển vị phụ thuộc dữ liệu $P_{64/192}$, $P_{64/192}^{-1}$ (tạo thành $P_{64/384}$) với hàm phi tuyến $G$ và khối mở rộng $E$.
  • Phân tích thám mã: Đánh giá xác suất hình thành các đặc trưng vi sai và đặc trưng tuyến tính qua các vòng mã hóa của SPECTR-128 nguyên bản, chỉ ra các đường vi sai có xác suất cao có thể bị khai thác.
  • Nội dung cải tiến: Tái cấu trúc quy trình phân phối khóa vòng, điều chỉnh các biến đổi trong hàm phi tuyến $G$ và tăng cường tính khuếch tán của các khối chuyển vị điều khiển được nhằm triệt tiêu các đặc trưng tuyến tính/vi sai điểm yếu.
  • Đánh giá hiệu năng: Cài đặt thuật toán cải tiến trên FPGA, so sánh tài nguyên logic tiêu thụ và tốc độ xử lý so với thuật toán gốc, chứng minh tính khả thi khi ứng dụng cho thiết bị bảo mật truyền dữ liệu thời gian thực.

Chương 3: Xây dựng một số thuật toán mật mã khối dựa trên các lớp nguyên thủy mật mã $F_{2/1}$ và $F_{2/2}$

Chương 3 trình bày việc thiết kế hai họ thuật toán mật mã khối tốc độ cao: họ thuật toán dựa trên $F_{2/1}$ và họ thuật toán dựa trên $F_{2/2}$ (gồm các biến thể độ dài khối 64 bit và 128 bit, định danh là TMN64 và TMN128):

  • Thiết kế kiến trúc: Sử dụng các khối CSPN xây dựng từ $F_{2/1}$ và $F_{2/2}$, kết hợp với cơ chế sinh khóa vòng trực tiếp "cùng bay" (Internal Key Scheduling / On-the-fly) thông qua thủ tục mở rộng khóa Q_exp.
  • Phân tích độ an toàn vi sai:
    • Đối với thuật toán dựa trên $F_{2/1}$: Tính toán xác suất đặc trưng vi sai hai vòng $((A_1, B_0) \to (A_1, B_0))$ với $P_2 \approx 2^{-31}$ trên TMN64 và $P_2 \approx 2^{-32}$ trên TMN128.
    • Đối với thuật toán dựa trên $F_{2/2}$: Xác suất đặc trưng vi sai hai vòng giảm xuống mức $P_2 \approx 2^{-36}$ trên TMN64 và $P_2 \approx 2^{-37}$ trên TMN128.
  • Đánh giá hiệu quả tích hợp trên FPGA: Tiến hành tổng hợp trên hai chế độ thực thi: chế độ vòng lặp cơ sở (IL) và chế độ đường ống toàn phần (PP), sau đó so sánh trực tiếp với bộ mã nguồn VHDL chuẩn của thuật toán AES do NSA cung cấp. Kết quả cho thấy họ thuật toán dựa trên $F_{2/2}$ vượt trội về tỷ lệ thông lượng trên tài nguyên sử dụng so với $F_{2/1}$ và thuật toán đối chứng.

Chương 4: Phát triển nguyên thủy mật mã $F_{2/4}$ và xây dựng một số thuật toán mật mã khối

Chương 4 công bố kết quả phát triển lớp phần tử nguyên thủy mật mã mới $F_{2/4}$:

  • Phát triển lớp nguyên thủy $F_{2/4}$: Thiết kế phần tử nhận 2 bit dữ liệu đầu vào và 4 bit điều khiển, biểu diễn qua cặp hàm Boole 6 biến hoặc 16 phép thế $2 \times 2$. Xác lập 10 phương án lựa chọn cấu trúc thỏa mãn tiêu chuẩn hàm Boole cân bằng, độ phi tuyến cực đại và tính chất xoắn.
  • Xây dựng mạng CSPN từ $F_{2/4}$: Đề xuất 3 dạng cấu trúc lặp cho CSPN với kích thước dữ liệu từ 2 đến 128 bit, kết hợp các khối toán tử điều khiển được $S_i$, $S_d$, $S_d^{-1}$.
  • Xây dựng họ thuật toán mã khối mới: Phát triển các thuật toán TMN64 ($R=10$ vòng) và TMN128 ($R=14$ vòng) dựa trên cấu trúc CSPN sử dụng $F_{2/4}$.
  • Phân tích độ an toàn:
    • Xác suất đặc trưng vi sai hai vòng đạt mức rất thấp: $P_2 \approx 2^{-64}$ đối với TMN64 và $P_2 \approx 2^{-65}$ đối với TMN128, bảo đảm khả năng chống thám mã vi sai vượt trội.
    • Kiểm định tính ngẫu nhiên của bản mã theo các tiêu chuẩn thống kê của bộ công cụ NESSIE.
  • Hiệu năng trên FPGA: Đo đạc các thông số phần cứng của thuật toán TMN64 và TMN128 sử dụng $F_{2/4}$ trên hai chế độ IL và PP, xác nhận hiệu năng xử lý đáp ứng tốt yêu cầu truyền dữ liệu thời gian thực.

Kết quả và những đóng góp mới

Luận án công bố các đóng góp mới về lý luận và thực tiễn trong lĩnh vực kỹ thuật mật mã và thiết kế phần cứng:

  1. Phát triển lớp nguyên thủy mật mã điều khiển được mới $F_{2/4}$: Xác định không gian tham số, lựa chọn 10 cấu hình tối ưu đáp ứng đầy đủ các tiêu chuẩn mật mã (tính cân bằng, độ phi tuyến cực đại, tính chất xoắn). Lớp phần tử này mang lại đặc trưng kháng vi sai cao hơn ($P_2 \le 2^{-64}$) so với các lớp $F_{2/1}$ và $F_{2/2}$.
  2. Cải tiến thành công thuật toán mật mã khối SPECTR-128: Khắc phục các điểm yếu về thám mã tuyến tính và thám mã vi sai của thuật toán gốc, đồng thời chứng minh hiệu quả thực thi trên phần cứng FPGA.
  3. Đề xuất họ thuật toán mật mã khối tốc độ cao (TMN64, TMN128): Xây dựng cấu trúc mật mã khối hoàn chỉnh dựa trên các mạng CSPN ($F_{2/1}$, $F_{2/2}$, $F_{2/4}$) tích hợp cơ chế sinh khóa vòng "cùng bay" (Internal Key Scheduling), giúp triệt tiêu độ trễ khi phải thay đổi khóa liên tục trong truyền thông thời gian thực.
  4. Thực nghiệm và kiểm định toàn diện trên FPGA và tiêu chuẩn NESSIE: Cung cấp toàn bộ mô hình thiết kế VHDL, bảng so sánh hiệu năng chi tiết ở hai chế độ lặp cơ sở (IL) và đường ống (PP), chứng minh các thuật toán đề xuất đạt thông lượng cao và tiết kiệm tài nguyên logic hơn so với các triển khai mã khối truyền thống.

Hạn chế và hướng nghiên cứu tiếp

  • Hạn chế: Nghiên cứu thực nghiệm trong luận án tập trung chủ yếu vào nền tảng vi mạch logic khả trình FPGA (chế độ IL và PP). Việc chế tạo vi mạch tích hợp chuyên dụng ASIC hoàn chỉnh chưa được triển khai trong khuôn khổ luận án mà dừng lại ở mô hình thiết kế và mô phỏng phần cứng.
  • Hướng nghiên cứu tiếp:
    • Hiện thực hóa các họ thuật toán đề xuất trên các dòng chip ASIC chuyên dụng nhằm tối ưu hóa diện tích vi mạch và công suất tiêu thụ.
    • Tích hợp trực tiếp module mã hóa phần cứng vào các thiết bị mạng đầu cuối và thiết bị bảo mật đường truyền chuyên dụng hỗ trợ IPSec/SRTP phục vụ các hệ thống truyền dẫn VoIP, truyền hình hội nghị và cơ sở dữ liệu thời gian thực.

Giá trị tham khảo

Luận án là tài liệu tham khảo chuyên môn cho các đối tượng:

  • Nghiên cứu sinh, học viên cao học và giảng viên: Chuyên ngành Kỹ thuật Điện tử, Kỹ thuật Mật mã, An toàn Thông tin và Công nghệ Thông tin; tham khảo phương pháp luận thiết kế hàm phi tuyến, mạng CSPN và phân tích độ an toàn vi sai/tuyến tính.
  • Kỹ sư thiết kế phần cứng và hệ thống nhúng: Tham khảo kiến trúc VHDL, kỹ thuật thiết kế đường ống (pipeline) và phương pháp tối ưu hóa tài nguyên logic khi triển khai thuật toán mật mã khối trên FPGA.
  • Cơ quan quản lý và hoạch định chính sách an ninh mạng: Tham khảo làm cơ sở khoa học để xây dựng các giải pháp tự chủ về thiết bị bảo mật phần cứng chuyên dụng phục vụ hạ tầng mạng truyền dẫn quốc gia.

Câu hỏi thường gặp

1. Tại sao các thuật toán mật mã khối thông dụng như AES chưa tối ưu cho bảo mật dữ liệu thời gian thực trên phần cứng chuyên dụng?
Các thuật toán thông dụng thường được thiết kế cân bằng để có thể cài đặt trên cả phần mềm lẫn phần cứng. Khi đưa lên các thiết bị phần cứng chuyên dụng, các phép biến đổi không tận dụng được tối đa cấu trúc logic phần cứng (như các khối bảng tra CLB/LUT của FPGA), làm tiêu tốn tài nguyên và tạo độ trễ xử lý lớn, gây ảnh hưởng tiêu cực đến các tham số QoS (độ trễ, biến động trễ) của luồng dữ liệu thời gian thực.

2. Điểm khác biệt cốt lõi giữa các lớp phần tử điều khiển được $P_{2/1}$, $F_{2/1}$, $F_{2/2}$ và $F_{2/4}$ là gì?

  • $P_{2/1}$: Phần tử chuyển vị tuyến tính thuần túy gồm 2 bit vào, 1 bit điều khiển.
  • $F_{2/1}$: Phần tử phi tuyến gồm 2 bit vào, 1 bit điều khiển (sử dụng 50% dung lượng ô nhớ logic FPGA).
  • $F_{2/2}$: Gồm 2 bit vào, 2 bit điều khiển, tận dụng 100% dung lượng ô nhớ logic FPGA, giảm xác suất vi sai 2 vòng xuống $2^{-36} - 2^{-37}$.
  • $F_{2/4}$: Lớp phần tử mới do luận án đề xuất, gồm 2 bit vào, 4 bit điều khiển, có tính phi tuyến cao nhất và đưa xác suất đặc trưng vi sai 2 vòng xuống mức rất thấp ($2^{-64} - 2^{-65}$).

3. Cơ chế sinh khóa vòng "cùng bay" (On-the-fly / Internal Key Scheduling) giải quyết vấn đề gì trong luận án?
Cơ chế này cho phép các khóa vòng được tính toán trực tiếp, song song trong quá trình mã hóa/giải mã mà không cần trải qua bước tính toán mở rộng khóa trước phức tạp. Điều này giúp hệ thống đáp ứng tức thời trong các kịch bản phải thay đổi khóa thường xuyên mà không làm suy giảm tốc độ truyền dữ liệu thời gian thực.

4. Luận án sử dụng những tiêu chuẩn và phương pháp nào để chứng minh độ an toàn của các thuật toán đề xuất?
Tác giả sử dụng phương pháp phân tích thám mã vi sai (tính toán xác suất của các đường đặc trưng vi sai qua các vòng), thám mã tuyến tính, kiểm tra tiêu chuẩn thác lũ chặt (SAC), bậc phi tuyến Lars Knudsen và kiểm định đặc trưng thống kê của chuỗi bản mã bằng bộ công cụ tiêu chuẩn châu Âu NESSIE.

Kết luận

Luận án của nghiên cứu sinh Phạm Mạnh Tuấn đã giải quyết trọn vẹn bài toán thiết kế và tối ưu hóa thuật toán mật mã khối phục vụ bảo mật dữ liệu thời gian thực truyền trên mạng IP. Bằng việc cải tiến thuật toán SPECTR-128, phát triển thành công lớp nguyên thủy mật mã mới $F_{2/4}$ cùng họ thuật toán TMN64/TMN128, công trình đã chứng minh được tính ưu việt về độ an toàn mật mã học và hiệu năng thực thi trên phần cứng FPGA. Kết quả nghiên cứu cung cấp cơ sở lý thuyết và thực tiễn vững chắc cho việc thiết kế, chế tạo các thiết bị bảo mật phần cứng chuyên dụng đáp ứng các yêu cầu chất lượng dịch vụ mạng nghiêm ngặt.