Giáo Trình Thực Hành Thiết Kế Vi Mạch Số Với VHDL

Giáo trình nghiên cứu thực hành thiết kế vi mạch số với vhdl, trình bày lý thuyết rõ ràng, minh họa ví dụ thực tế, phù hợp sinh viên .

• Tác giả: Nguyễn Đình Phú
• Trường học: Đại Học Quốc Gia Thành Phố Hồ Chí Minh
• Chuyên ngành: Kỹ Thuật Điện Tử
• Đề tài: Hướng Dẫn Thiết Kế Vi Mạch Số Với VHDL
• Loại tài liệu: Giáo Trình
• Năm xuất bản: 2017
• Địa điểm: Thành Phố Hồ Chí Minh

Mục lục chi tiết

• LỜI NÓI ĐẦU
• DANH SÁCH HÌNH
• DANH SÁCH BẢNG
• 1. CHƯƠNG 1: HƯỚNG DẪN SỬ DỤNG KIT FPGA XILINX FPGA XC3S500E
• 1.1. GIỚI THIỆU BỘ KIT FPGA - XILINX
• 1.2. KHẢO SÁT CÁC THÀNH PHẦN CƠ BẢN CỦA KIT
• 1.2.1. NGUỒN CUNG CẤP
• 1.2.2. CÁC SWITCH GẠT – SLICE SWITCH
• 1.2.3. CÁC NÚT NHẤN – PUSH BUTTON
• 1.2.4. CÁC LED BẢY ĐOẠN
• 1.2.5. LED MA TRẬN 8×8
• 1.2.6. BUZZER – CẢM BIẾN NHIỆT 1 DÂY DS18B20 – LED THU HỒNG NGOẠI
• 1.2.7. GIAO TIẾP CÔNG SUẤT ULN2003
• 1.2.8. GIAO TIẾP IC THỜI GIAN THỰC DS1302
• 1.2.9. GIAO TIẾP IC DAC 0832
• 1.2.10. GIAO TIẾP VỚI IC MAX232 CHUẨN RS232
• 1.2.11. GIAO TIẾP CHUẨN PS/2
• 1.2.12. GIAO TIẾP SD CARD
• 1.2.13. GIAO TIẾP VGA
• 1.2.14. GIAO TIẾP SRAM IS61 LV 25616
• 1.2.15. GIAO TIẾP SDRAM IS4 2S1 6400/HY57V1620
• 2. CHƯƠNG 2: HƯỚNG DẪN SỬ DỤNG ISE DESIGN SUITE
• 2.1. KHỞI ĐỘNG XILINX ISE DESIGN SUITE
• 2.2. SOẠN THẢO CHƯƠNG TRÌNH ISE WEBPACK
• 2.3. TỔNG HỢP CHƯƠNG TRÌNH
• 2.4. GÁN CÁC PORT CHO CÁC CHÂN CỦA THIẾT BỊ LẬP TRÌNH
• 2.5. CÁCH THỨC NẠP CHƯƠNG TRÌNH VÀO THIẾT BỊ LẬP TRÌNH
• 3. CHƯƠNG 3: THIẾT KẾ MẠCH TỔ HỢP
• 3.5. MẠCH GIẢI ĐA HỢP
• 3.6. MẠCH GIẢI MÃ LED 7 ĐOẠN
• 3.7. MẠCH CỘNG SỐ NHỊ PHÂN
• 3.8. MẠCH CHUYỂN ĐỔI SỐ NHỊ PHÂN THÀNH SỐ BCD
• 3.8.1. NGUYÊN LÝ CHUYỂN ĐỔI
• 3.8.2. GIẢI THÍCH NGUYÊN LÝ CHUYỂN ĐỔI
• 3.8.3. CÁC CHƯƠNG TRÌNH CHUYỂN ĐỔI
• 4. CHƯƠNG 4: THIẾT KẾ MẠCH TUẦN TỰ 1: CHIA XUNG, ĐẾM NHỊ PHÂN, MÔ HÌNH TRẠNG THÁI MÁY
• 4.2. MẠCH ĐỒNG BỘ THÔNG THƯỜNG
• 4.3. CHIA TẦN SỐ
• 4.4. MẠCH TẠO TÍN HIỆU CHO PHÉP
• 4.5. ĐẾM NHỊ PHÂN HIỂN THỊ LED ĐƠN, ĐẾM LÊN, ĐẾM XUỐNG
• 4.6. MẠCH ĐỒNG BỘ NGẪU NHIÊN
• 4.7. CHỐNG DỘI PHÍM NHẤN, SWITCH GẠT
• 4.7.1. HIỆN TƯỢNG DỘI PHÍM VÀ NÚT NHẤN, MÔ HÌNH CHỐNG DỘI
• 4.7.2. CÁC CHƯƠNG TRÌNH ỨNG DỤNG DÙNG NÚT NHẤN CÓ CHỐNG DỘI
• 4.8. CÁC CHƯƠNG TRÌNH ĐẾM VÒNG, ĐẾM JOHNSON
• 4.9. THIẾT KẾ CHƯƠNG TRÌNH THEO SƠ ĐỒ KHỐI
• 5. CHƯƠNG 5: THIẾT KẾ MẠCH TUẦN TỰ 2: ĐẾM HIỂN THỊ TRÊN LED 7 ĐOẠN
• 5.2. MẠCH ĐẾM HIỂN THỊ TRÊN LED 7 ĐOẠN QUÉT – CÁCH 1
• 5.3. MẠCH ĐẾM HIỂN THỊ TRÊN LED 7 ĐOẠN QUÉT – CÁCH 2
• 5.4. MẠCH ĐẾM NHỊ PHÂN
• 5.5. MẠCH ỨNG DỤNG – ĐỒNG HỒ SỐ
• 5.6. MẠCH ĐỌC NHIỆT ĐỘ TỪ CẢM BIẾN 1 DÂY DS18B20
• 5.6.1. CẢM BIẾN NHIỆT DS18B20
• 5.6.2. HÌNH ẢNH VÀ TÊN CÁC CHÂN CỦA CẢM BIẾN
• 5.6.3. SƠ ĐỒ KHỐI CỦA CẢM BIẾN DS18B20
• 5.6.4. HOẠT ĐỘNG CỦA CẢM BIẾN DS18B20
• 5.6.5. HOẠT ĐỘNG CẢNH BÁO QUÁ NHIỆT CỦA CẢM BIẾN DS18B20
• 5.6.6. CẤP NGUỒN CHO CẢM BIẾN DS18B20
• 6. CHƯƠNG 6: THIẾT KẾ MẠCH TUẦN TỰ 3: GIAO TIẾP LCD, GLCD
• 7. CHƯƠNG 7: THIẾT KẾ MẠCH GIAO TIẾP BỘ NHỚ RAM BẰNG VHDL
• 8. CHƯƠNG 8: GIAO TIẾP TRUYỀN DỮ LIỆU

Tóm tắt

I. Hướng Dẫn Thiết Kế Vi Mạch Số Với VHDL Đầy Đủ Nhất

Vi mạch số là một lĩnh vực quan trọng trong công nghệ điện tử, đặc biệt là trong thiết kế và phát triển các hệ thống nhúng. Việc sử dụng ngôn ngữ mô tả phần cứng như VHDL giúp cho quá trình thiết kế trở nên dễ dàng và hiệu quả hơn. Bài viết này sẽ cung cấp cái nhìn tổng quan về thiết kế vi mạch số với VHDL, từ những khái niệm cơ bản đến các ứng dụng thực tiễn.

1.1. Tổng Quan Về Vi Mạch Số Và VHDL

Vi mạch số đã phát triển mạnh mẽ trong hơn 40 năm qua. VHDL (VHSIC Hardware Description Language) là một ngôn ngữ lập trình mô tả phần cứng, cho phép thiết kế và mô phỏng các mạch logic phức tạp. Việc nắm vững VHDL là cần thiết cho những ai muốn tham gia vào lĩnh vực thiết kế vi mạch.

1.2. Lợi Ích Của Việc Sử Dụng VHDL Trong Thiết Kế

Sử dụng VHDL mang lại nhiều lợi ích như khả năng mô phỏng trước khi thực hiện thiết kế thực tế, dễ dàng trong việc sửa đổi và bảo trì mã nguồn. Hơn nữa, VHDL hỗ trợ việc thiết kế các mạch synthesizable và có thể được triển khai trên các thiết bị như FPGA.

II. Những Thách Thức Trong Thiết Kế Vi Mạch Số Với VHDL

Mặc dù VHDL mang lại nhiều lợi ích, nhưng việc thiết kế vi mạch số cũng gặp phải nhiều thách thức. Các vấn đề như tối ưu hóa hiệu suất, giảm thiểu tiêu thụ năng lượng và đảm bảo tính chính xác trong thiết kế là những yếu tố quan trọng cần được xem xét.

2.1. Vấn Đề Tối Ưu Hóa Hiệu Suất

Tối ưu hóa hiệu suất trong thiết kế vi mạch số là một thách thức lớn. Các nhà thiết kế cần phải cân nhắc giữa tốc độ hoạt động và tiêu thụ năng lượng. Việc sử dụng các kỹ thuật như pipelining và parallel processing có thể giúp cải thiện hiệu suất.

2.2. Đảm Bảo Tính Chính Xác Trong Thiết Kế

Tính chính xác là yếu tố quan trọng trong thiết kế vi mạch. Việc kiểm tra và xác minh mã VHDL thông qua các testbench VHDL là cần thiết để đảm bảo rằng thiết kế hoạt động như mong đợi trước khi triển khai trên phần cứng.

III. Phương Pháp Thiết Kế Vi Mạch Số Với VHDL Hiệu Quả

Để thiết kế vi mạch số hiệu quả, cần áp dụng các phương pháp và kỹ thuật phù hợp. Việc sử dụng các công cụ phần mềm hỗ trợ thiết kế và mô phỏng là rất quan trọng.

3.1. Sử Dụng Công Cụ Phần Mềm EDA

Công cụ phần mềm EDA (Electronic Design Automation) như Xilinx ISE hoặc Vivado giúp cho việc thiết kế và mô phỏng các mạch VHDL trở nên dễ dàng hơn. Những công cụ này cung cấp giao diện thân thiện và nhiều tính năng hữu ích cho việc phát triển vi mạch.

3.2. Kỹ Thuật Mô Phỏng Và Kiểm Tra

Mô phỏng là bước quan trọng trong quy trình thiết kế. Việc sử dụng testbench VHDL cho phép kiểm tra tính đúng đắn của thiết kế trước khi triển khai. Các kỹ thuật như mô phỏng đồng bộ và mô phỏng không đồng bộ cũng cần được áp dụng để đảm bảo tính chính xác.

IV. Ứng Dụng Thực Tiễn Của Thiết Kế Vi Mạch Số Với VHDL

Thiết kế vi mạch số với VHDL có nhiều ứng dụng thực tiễn trong các lĩnh vực như viễn thông, tự động hóa, và thiết bị điện tử tiêu dùng. Các sản phẩm như FPGA, bộ điều khiển và cảm biến đều sử dụng công nghệ này.

4.1. Ứng Dụng Trong Thiết Bị Viễn Thông

Trong lĩnh vực viễn thông, thiết kế vi mạch số giúp cải thiện hiệu suất truyền tải dữ liệu. Các mạch logic được thiết kế bằng VHDL có thể xử lý tín hiệu nhanh chóng và hiệu quả.

4.2. Ứng Dụng Trong Tự Động Hóa

Vi mạch số cũng được sử dụng rộng rãi trong tự động hóa công nghiệp. Các hệ thống điều khiển và giám sát sử dụng VHDL để thiết kế các mạch điều khiển phức tạp, giúp tăng cường hiệu suất và độ chính xác.

V. Kết Luận Về Thiết Kế Vi Mạch Số Với VHDL

Thiết kế vi mạch số với VHDL là một lĩnh vực đầy tiềm năng và thách thức. Việc nắm vững các kiến thức và kỹ năng trong lĩnh vực này sẽ giúp các kỹ sư điện tử phát triển các sản phẩm công nghệ tiên tiến trong tương lai.

5.1. Tương Lai Của Thiết Kế Vi Mạch Số

Với sự phát triển không ngừng của công nghệ, thiết kế vi mạch số sẽ tiếp tục phát triển. Các công nghệ mới như AI và IoT sẽ tạo ra nhiều cơ hội mới cho các kỹ sư trong lĩnh vực này.

5.2. Khuyến Khích Nghiên Cứu Và Phát Triển

Khuyến khích các sinh viên và kỹ sư tham gia vào nghiên cứu và phát triển trong lĩnh vực thiết kế vi mạch số. Việc này không chỉ giúp nâng cao kiến thức mà còn đóng góp vào sự phát triển của ngành công nghiệp điện tử.

Nội dung chính

Tổng quan về giáo trình

Giáo trình Thực hành Thiết kế Vi mạch số với VHDL do ThS. Nguyễn Đình Phú và ThS. Trương Thị Bích Ngà biên soạn, được Nhà xuất bản Đại học Quốc gia Thành phố Hồ Chí Minh ấn hành năm 2017. Tài liệu được biên soạn phục vụ học phần thực hành trong chương trình đào tạo kỹ sư và cử nhân các ngành Kỹ thuật Điện tử Công nghiệp, Điện tử Truyền thông và Kỹ thuật Máy tính tại các trường đại học.

Mục tiêu đào tạo của giáo trình tập trung vào việc hiện thực hóa các kiến thức lý thuyết về mạch logic số và ngôn ngữ mô tả phần cứng VHDL (VHSIC Hardware Description Language) lên phần cứng khả trình FPGA (Field-Programmable Gate Array). Sau khi hoàn thành chương trình thực hành, người học có khả năng sử dụng thành thạo phần mềm thiết kế vi mạch chuyên dụng, làm chủ quy trình tổng hợp mạch, gán chân I/O, nạp cấu hình và kiểm chứng hoạt động của các khối vi mạch số từ cơ bản đến phức tạp trên phần cứng thực tế.

Cấu trúc giáo trình gồm 8 chương, được xây dựng theo phương pháp tiếp cận mô-đun hóa (modular design) và tịnh tiến độ khó. Nội dung đi từ việc khảo sát phần cứng của Kit thí nghiệm và hướng dẫn công cụ phần mềm EDA, tiến đến thiết kế các khối mạch tổ hợp, mạch tuần tự, và kết thúc bằng việc tích hợp các hệ thống giao tiếp ngoại vi, bộ nhớ và chuẩn truyền thông số.

Điểm đặc trưng của tài liệu là tính định hướng thực nghiệm cao. Toàn bộ các bài thực hành đều được xây dựng đồng bộ trên kit FPGA Xilinx Spartan-3E (chip XC3S500E-PQ208) và môi trường phần mềm Xilinx ISE Design Suite 14. Mọi sơ đồ kết nối phần cứng, giản đồ thời gian đọc/ghi, bảng phân bổ chân I/O và mã nguồn mô tả phần cứng VHDL đều được cung cấp chi tiết nhằm phục vụ công tác kiểm chứng trực tiếp trên phần cứng.

---

Nội dung kiến thức cốt lõi

[Chương 1-2: Phần cứng XC3S500E & ISE Design Suite 14]
      [Chương 3: Thiết kế khối Mạch tổ hợp]
   [Chương 4-5: Thiết kế Mạch tuần tự, FSM & LED/Sensor]
 [Chương 6-8: Hiển thị LCD, Bộ nhớ SRAM/SDRAM & Bus UART/I2C]

Các chương và chủ đề chính

Nội dung giáo trình được triển khai qua 8 chương chuyên đề với cấu trúc logic chặt chẽ:

• Chương 1: Cấu hình kit FPGA: Khảo sát cấu trúc phần cứng chip Xilinx Spartan-3E XC3S500E-PQ208 (gói 208 chân PQFP, hỗ trợ 158 chân I/O, nguồn 5V/3.3V, mạch dao động 50MHz tại chân PIN_183). Giới thiệu sơ đồ kết nối ngoại vi: 8 switch gạt, 5 nút nhấn, 8 LED đơn tích cực mức 0, 8 LED 7 đoạn anode chung quét transistor, LED ma trận 8x8, cảm biến nhiệt 1-Wire DS18B20, IC đệm công suất ULN2003, IC thời gian thực DS1302/DS1307, DAC 0832, MAX232, cổng PS/2, VGA 8-bit, thẻ nhớ SD, bộ nhớ SRAM IS61LV25616 và SDRAM IS42S16400.
• Chương 2: Hướng dẫn sử dụng phần mềm lập trình: Trình bày quy trình làm việc trên bộ công cụ Xilinx ISE Design Suite 14 (ISE WebPACK), bao gồm: khởi tạo project, soạn thảo mã nguồn VHDL, tổng hợp mạch (Synthesis), kiểm tra cú pháp, gán chân I/O (PlanAhead / Constraints Editor) và nạp file bitstream xuống chip FPGA hoặc chip PROM cấu hình thông qua phần mềm ISE iMPACT.
• Chương 3: Thiết kế mạch tổ hợp: Xây dựng các khối chức năng không lưu trạng thái: mạch giải mã 2 sang 4, mạch mã hóa ưu tiên 4 sang 2, mạch đa hợp (Multiplexer) 4 kênh 1-bit/2-bit, mạch giải đa hợp (Demultiplexer), mạch giải mã LED 7 đoạn (mã hex anode chung), mạch cộng/trừ nhị phân 4-bit, mạch chuyển đổi số nhị phân sang mã BCD (Binary-Coded Decimal) và mạch chuyển đổi mã nhị phân sang mã Gray. Khảo sát các cấu trúc lệnh VHDL: lệnh gán có điều kiện (when-else), lệnh gán lựa chọn (with-select), cấu trúc rẽ nhánh (if-then-else) và cấu trúc lựa chọn (case-when).
• Chương 4: Thiết kế mạch tuần tự 1 (Giao tiếp nút nhấn, switch, LED đơn): Thiết kế mạch chia tần số (Frequency Divider) từ xung clock hệ thống 50MHz tạo các cấp tần số 1Hz, 5Hz, 10Hz; mạch tạo xung cho phép (Enable Pulse Generator); mạch đếm nhị phân 4-bit/8-bit đếm lên/xuống; máy trạng thái hữu hạn (FSM) mô hình Moore và Mealy; mạch chống dội nút nhấn (Debounce circuit); mạch làm hẹp xung; mạch đếm vòng (Ring counter) và đếm Johnson; mạch điều khiển 8 LED hiệu ứng chạy điểm sáng và sáng dồn; phương pháp thiết kế phối hợp giữa sơ đồ khối (Schematic) và mã nguồn VHDL.
• Chương 5: Thiết kế mạch tuần tự 2 (Giao tiếp nút nhấn, switch, LED 7 đoạn): Thiết kế mạch đếm từ 1 đến 4 chữ số hiển thị quét trên LED 7 đoạn; mạch 2 bộ đếm độc lập điều khiển đa tần số; mạch đồng hồ số hiển thị giờ-phút-giây có chức năng hiệu chỉnh phím bấm, hẹn giờ và đồng hồ thể thao; mạch đọc dữ liệu nhiệt độ từ cảm biến DS18B20 theo giao thức 1-Wire sử dụng máy trạng thái thuật toán (ASM) để điều khiển các chu kỳ Reset/Presence, Write Scratchpad, Convert T và Read Scratchpad.
• Chương 6: Thiết kế mạch tuần tự 3 (Giao tiếp LCD, GLCD): Kỹ thuật điều khiển LCD 16x2 và 20x4 qua bus dữ liệu 8-bit và 4-bit; quản lý vùng nhớ hiển thị DDRAM; lập trình vùng nhớ CGRAM (Character Generator RAM) để hiển thị ký tự tự tạo và ghép ký tự tạo font số lớn (kích thước đa dòng); giao tiếp màn hình đồ họa GLCD 128x64.
• Chương 7: Thiết kế mạch giao tiếp bộ nhớ RAM bằng VHDL: Khảo sát cấu trúc bộ nhớ tĩnh SRAM IS61LV25616 (256K x 16-bit) và SDRAM; thiết kế bộ điều khiển bộ nhớ (Memory Controller) tạo các tín hiệu điều khiển /CE, /OE, /WE, /UB, /LB chuẩn hóa theo giản đồ thời gian chu kỳ đọc/ghi dữ liệu; ứng dụng lưu và xuất dữ liệu từ SRAM lên LCD.
• Chương 8: Giao tiếp truyền dữ liệu: Thiết kế hệ thống truyền thông nối tiếp bất đồng bộ UART hoàn chỉnh gồm: bộ tạo tốc độ baud (Baud Rate Generator), bộ phát (Transmitter), bộ nhận (Receiver) và bộ đệm FIFO (First-In First-Out) kết nối máy tính qua phần mềm Terminal; thiết kế bộ điều khiển giao tiếp bus nối tiếp đồng bộ I2C đọc/ghi dữ liệu IC thời gian thực DS1307, EEPROM AT24C04, IC mở rộng cổng PCF8574; thiết kế mạch giao tiếp module hiển thị và phím quét TM1638 (LED&KEY).

Chương	Tên chương	Khối mạch / Ngoại vi trọng tâm	Giao thức / Kiến trúc áp dụng
1	Cấu hình kit FPGA	Kit Spartan-3E XC3S500E-PQ208	158 chân I/O, Clock 50MHz, Bus ngoại vi
2	Hướng dẫn sử dụng phần mềm	Xilinx ISE 14, iMPACT	Synthesis, Pin Constraints, JTAG/PROM
3	Thiết kế mạch tổ hợp	Bộ cộng, MUX/DEMUX, Decoder	when-else, with-select, case-when
4	Mạch tuần tự 1: I/O cơ bản	Mạch chia tần, Debounce, Ring Counter	FSM Moore/Mealy, Xung cho phép (ENA)
5	Mạch tuần tự 2: LED 7 đoạn	Đếm 1-4 số, Đồng hồ số, DS18B20	Quét Anode chung, Giao thức 1-Wire, ASM
6	Mạch tuần tự 3: LCD / GLCD	LCD 16x2, 20x4, GLCD 128x64	Bus 8-bit/4-bit, Quản lý DDRAM/CGRAM
7	Giao tiếp bộ nhớ RAM	SRAM IS61LV25616, SDRAM	Khối Memory Controller, Giản đồ /CE, /OE, /WE
8	Giao tiếp truyền dữ liệu	UART, I2C, SPI/Serial (TM1638)	Bộ đệm FIFO, Baud Generator, Master-Slave

Kiến thức nền tảng được xây dựng

Giáo trình củng cố và hệ thống hóa các nguyên lý thiết kế hệ thống số:

• Lý thuyết mạch số và máy trạng thái: Đại số Boolean, logic tổ hợp, mạch tuần tự đồng bộ (Synchronous sequential circuits), mô hình hóa hệ thống bằng máy trạng thái hữu hạn FSM (Moore, Mealy) và sơ đồ máy trạng thái thuật toán (ASM/ASMD chart).
• Phương pháp luận mô tả phần cứng: Cấu trúc phân cấp thiết kế vi mạch (Hierarchy design), phân biệt giữa xử lý luồng đồng thời (concurrent execution) và luồng tuần tự (sequential process), kỹ thuật thiết kế mô-đun hóa kết hợp component và thiết kế dựa trên sơ đồ nguyên lý (Schematic-based design).
• Nguyên lý điều khiển thời gian và tín hiệu: Kỹ thuật phân chia tần số không làm trôi pha, nguyên lý tạo xung cho phép một chu kỳ clock (Clock Enable), phương pháp quét hiển thị dồn kênh theo thời gian (Time-division multiplexing), kỹ thuật lấy mẫu tín hiệu (oversampling) trong truyền nhận bất đồng bộ.

Kỹ năng phát triển

Tài liệu rèn luyện cho người học ba nhóm kỹ năng chuyên môn:

• Kỹ năng kỹ thuật (Technical Skills): Soạn thảo cú pháp VHDL chuẩn tổng hợp (Synthesizable VHDL), sử dụng công cụ EDA để phân tích cú pháp, tổng hợp logic (Logic Synthesis), gán chân phần cứng (I/O Pin Assignment) và nạp tệp bitstream cấu hình phần cứng.
• Kỹ năng phân tích (Analytical Skills): Đọc hiểu và phân tích giản đồ thời gian (Timing diagrams) của các linh kiện từ datasheet gốc; tính toán thông số chia xung, tính toán tốc độ baud rate; chuyển đổi lưu đồ thuật toán điều khiển sang mô hình trạng thái ASM/FSM.
• Kỹ năng thực hành ứng dụng (Practical Competencies): Kết nối ngoại vi và kiểm soát mức logic tích cực; nhận diện và xử lý hiện tượng rung phím phần cứng bằng thuật toán số; debug hệ thống vi mạch số trên kit thực tế; tích hợp các giao diện truyền thông nối tiếp UART, I2C phục vụ trao đổi dữ liệu với máy tính và các vi mạch chức năng.

---

Phương pháp giảng dạy và học tập

Giáo trình được thiết kế theo phương pháp sư phạm thực hành tích hợp (Lab-oriented learning), lấy việc kiểm chứng phần cứng làm trọng tâm của quá trình đào tạo.

[Khảo sát Datasheet & Giản đồ thời gian]
[Mô tả kiến trúc phần cứng bằng mã VHDL]
[Tổng hợp mạch & Gán chân trên Xilinx ISE]
[Nạp Chip qua iMPACT & Kiểm chứng trên Kit]

Phương pháp tiếp cận sư phạm

Mỗi bài học được tổ chức theo quy trình kỹ thuật chuẩn:

1. Khảo sát nguyên lý hoạt động của đối tượng điều khiển (đặc tính linh kiện, cấu trúc thanh ghi, giản đồ thời gian đọc/ghi).
2. Xây dựng sơ đồ khối chức năng và mô hình máy trạng thái (FSM/ASM).
3. Viết mã mô tả phần cứng VHDL từ mức cổng, mức truyền thanh ghi (RTL) đến mức hành vi.
4. Tổng hợp mạch, phân tích lỗi cú pháp/lỗi logic trên phần mềm Xilinx ISE.
5. Gán chân I/O tương ứng với sơ đồ phần cứng của kit XC3S500E-PQ208.
6. Nạp file cấu hình vào FPGA/PROM bằng iMPACT và quan sát phản hồi trực tiếp trên kit thí nghiệm.

Hệ thống bài tập và nghiên cứu tình huống

Hệ thống bài tập thực hành được xây dựng gắn liền với các bài toán điều khiển và truyền thông thực tế:

• Mạch tạo xung cho phép điều khiển LED sáng dồn và đếm nhị phân có chống dội phím.
• Mạch đồng hồ thời gian thực đa chức năng (chỉnh giờ/phút/giây qua nút nhấn, đếm thời gian thể thao, hẹn giờ kích hoạt còi buzzer).
• Hệ thống đọc dữ liệu cảm biến nhiệt độ số 1-Wire DS18B20 hiển thị đa kênh trên LED 7 đoạn và màn hình LCD.
• Bộ truyền nhận dữ liệu UART giao tiếp 2 chiều với máy tính qua cổng RS-232, hiển thị chuỗi ký tự nhận được lên LCD 16x2 hoặc màn hình Terminal.

Phương pháp đánh giá và hướng dẫn tự học

• Phương pháp đánh giá: Đánh giá kết quả học tập thông qua khả năng tổng hợp mã nguồn VHDL không phát sinh cảnh báo (warning) nghiêm trọng, mức độ tối ưu tài nguyên phần cứng (Logic slices, I/O blocks), và sự chính xác trong vận hành của mạch trên kit thực nghiệm.
• Hướng dẫn tự học: Giáo trình cung cấp danh sách bảng chân I/O chi tiết từ Bảng 1-1 đến Bảng 1-18 cùng hệ thống mã hex mẫu (Bảng mã 7 đoạn, bảng mã ký tự ma trận 8x8, bảng mã CGRAM LCD font lớn). Người học có thể tự kiểm tra, đối chiếu lỗi tổng hợp và độc lập thực hiện các bài toán mở rộng bằng cách thay đổi cấu hình mã nguồn.

---

Điểm nổi bật và cập nhật

Giáo trình phản ánh các tiêu chuẩn kỹ thuật trong thiết kế phần cứng số tại thời điểm xuất bản:

• Chuẩn hóa trên công cụ EDA chuyên dụng: Sử dụng trực tiếp môi trường Xilinx ISE Design Suite 14 WebPACK. Tài liệu minh họa chi tiết từng giao diện phần mềm: từ cửa sổ khởi tạo project, soạn thảo VHDL, công cụ gán chân I/O đến giao diện phần mềm nạp ISE iMPACT, giúp giảm thiểu rào cản thao tác cho người mới bắt đầu.
• Trực quan hóa thiết kế bằng giản đồ thời gian và lưu đồ ASM: Giáo trình trích xuất chi tiết các giản đồ thời gian chuẩn của nhà sản xuất (như giản đồ đọc/ghi SRAM IS61LV25616, khe thời gian chuẩn 1-Wire DS18B20, giản đồ xung I2C SDA/SCL, cấu trúc byte UART). Kèm theo đó là các lưu đồ máy trạng thái thuật toán (ASMD chart), giúp người học hình dung chính xác cách thức điều khiển phần cứng ở cấp độ từng chu kỳ xung clock.
• Tích hợp các khối IP giao tiếp truyền thông và ngoại vi công nghiệp: Không dừng lại ở các bài thực hành logic cơ bản, tài liệu cung cấp mã nguồn VHDL hoàn chỉnh cho các giao thức truyền thông phức tạp: bộ điều khiển UART tích hợp FIFO, bus I2C cho RTC DS1307 / EEPROM AT24C04, chuẩn 1-Wire, điều khiển bộ nhớ SRAM dung lượng cao, giao tiếp điều khiển LED&KEY qua IC TM1638.

---

Đối tượng sử dụng giáo trình

Giáo trình được biên soạn phục vụ các nhóm đối tượng cụ thể:

• Sinh viên đại học và cao đẳng: Sinh viên năm thứ 3 và năm thứ 4 thuộc các ngành Kỹ thuật Điện tử Công nghiệp, Điện tử Truyền thông, Kỹ thuật Máy tính, Tự động hóa và Cơ điện tử. Giáo trình cung cấp nội dung thực hành cho các môn học: Thực hành Thiết kế Vi mạch số, Thiết kế Hệ thống số, Lập trình FPGA/VHDL.
• Điều kiện tiên quyết (Prerequisites): Người học cần hoàn thành học phần Kỹ thuật số (Logic gates, Flip-Flops, mạch tổ hợp, mạch đếm, thanh ghi) và nắm vững ngữ pháp cơ bản của ngôn ngữ lập trình mô tả phần cứng VHDL ở môn học lý thuyết trước khi bước vào các bài thực hành trên kit.
• Giảng viên chuyên ngành: Sử dụng tài liệu làm khung bài giảng thực hành phòng thí nghiệm, ngân hàng đề thi thực hành hoặc tài liệu hướng dẫn sinh viên làm đồ án môn học, đồ án tốt nghiệp liên quan đến công nghệ FPGA và thiết kế vi mạch.
• Kỹ sư và người tự học: Kỹ sư nhúng, kỹ sư phần cứng và người nghiên cứu cần tài liệu tham khảo để tra cứu sơ đồ chân, mô hình FSM và mã nguồn VHDL mẫu khi triển khai các dự án giao tiếp ngoại vi với FPGA Xilinx.

---

Câu hỏi thường gặp

1. Giáo trình này phù hợp cho đối tượng người học nào?

Giáo trình phù hợp nhất cho sinh viên chuyên ngành Kỹ thuật Điện tử, Điện tử Truyền thông, Kỹ thuật Máy tính đã học qua lý thuyết kỹ thuật số và ngôn ngữ VHDL, chuẩn bị làm việc trong lĩnh vực thiết kế vi mạch hoặc kỹ thuật nhúng.

2. Cần chuẩn bị kiến thức nền tảng nào trước khi học?

Người học cần có kiến thức về cấu trúc mạch logic số (cổng logic, mạch tổ hợp, mạch tuần tự, flip-flop), đại số logic Boolean, lý thuyết máy trạng thái hữu hạn (FSM) và cú pháp VHDL căn bản.

3. Giáo trình sử dụng loại phần cứng và phần mềm nào để thực hành?

Tài liệu được biên soạn dựa trên phần cứng là Kit thí nghiệm FPGA Xilinx Spartan-3E (chip XC3S500E-PQ208) và bộ công cụ phần mềm Xilinx ISE Design Suite 14 (gồm ISE WebPACK và ISE iMPACT).

4. Nội dung giáo trình có bao gồm các giao thức truyền thông số không?

Có. Giáo trình dành riêng Chương 8 để hướng dẫn chi tiết việc thiết kế bộ phát/nhận UART kết hợp bộ đệm FIFO kết nối PC, thiết kế giao tiếp bus I2C (với IC DS1307, AT24C04, PCF8574), và giao tiếp chuẩn 1-Wire (với DS18B20 ở Chương 5).

5. Người học có thể tự học bằng giáo trình này nếu không có kit phần cứng không?

Người học vẫn có thể sử dụng giáo trình để học cú pháp VHDL, thực hành phân tích mã nguồn, thiết kế máy trạng thái FSM/ASM và thực hiện bước tổng hợp mạch (Synthesis) kiểm tra lỗi trên phần mềm Xilinx ISE. Tuy nhiên, để đạt hiệu quả cao nhất, cần có kit phần cứng FPGA XC3S500E để nạp bitstream và quan sát hoạt động thực tế của ngoại vi.

---

Kết luận

Giáo trình Thực hành Thiết kế Vi mạch số với VHDL của ThS. Nguyễn Đình Phú và ThS. Trương Thị Bích Ngà là tài liệu đào tạo thực nghiệm hệ thống, chuẩn hóa toàn bộ quy trình thiết kế vi mạch số từ mức mô tả phần cứng VHDL đến kiểm chứng trên chip FPGA Xilinx Spartan-3E.

Lộ trình học tập do tài liệu thiết lập dẫn dắt người học qua các bước tuần tự: nắm bắt công cụ EDA $\rightarrow$ thiết kế khối logic tổ hợp $\rightarrow$ làm chủ mạch tuần tự và máy trạng thái $\rightarrow$ tích hợp các giao diện ngoại vi, bộ nhớ và chuẩn truyền thông số. Để hỗ trợ quá trình học tập, người học nên khai thác bổ sung các tài liệu kỹ thuật đi kèm gồm: tài liệu thông số (datasheet) của chip Spartan-3E XC3S500E, hướng dẫn sử dụng phần mềm Xilinx ISE WebPACK, cùng các datasheet chuyên biệt của cảm biến DS18B20, IC thời gian thực DS1307 và bộ nhớ SRAM IS61LV25616.

Trích đoạn nội dung tài liệu

Chương 1: Giới thiệu về cấu hình kit FPGA: giới thiệu cấu hình kit, cấu hình chip, các kết nối chip FPGA với các ngoại vi, sơ đồ kết nối, chân kết nối, mức logic tích cực. Chương 2: Hướng dẫn sử dụng phần mềm EDA dùng để lập trình thiết kế chip. Chương 3: Thực hành thiết kế các mạch tổ hợp. Bao gồm các mạch giải mã, mã hóa, đa hợp, giải đa hợp, giải mã led 7 đoạn, mạch cộng, mạch trừ, mạch chuyển đổi.

Các bài tổ hợp này với các tín hiệu vào là switch, nút nhấn và ngõ ra điều khiển led đơn, led 7 đoạn. Chương 4: Thực hành thiết kế các mạch tuần tự 1. Bao gồm mạch chia tần số, mạch chia tần số với nhiều cấp tần số khác nhau, mạch tạo tín hiệu cho phép, mạch tạo nhiều tín hiệu cho phép khác nhau. Mạch đếm nhị phân, đếm lên, đếm xuống, điều khiển cho phép đếm, ngừng đếm.

Mô hình máy trạng thái Moore và Mealy. Chống dội nút nhấn và switch. Mạch đếm từ nút nhấn. Các mạch đếm vòng và đếm Johnson.

Chương 5: Thực hành thiết kế các mạch tuần tự 2. Bao gồm mạch đếm 1 số hiển thị trên 1 led 7 đoạn, đếm 2 số hiển thị trên 2 led 7 đoạn quét, đếm 3 số hiển thị trên 3 led 7 đoạn quét, đếm 4 số hiển thị trên 4 led 7 đoạn quét. Hai bộ đếm độc lập, đếm với các tần số khác nhau lựa chọn bằng switch, bằng nút nhấn tăng, giảm và nhiều yêu cầu điều khiển khác. Mạch đồng hồ số hiển thị giờ, phút, giây từ cơ bản đến nâng cao cho phép chỉnh được giờ, phút, giây bằng các nút nhấn giống như đồng hồ thực tế.

Mạch đọc nhiệt độ từ cảm biến nhiệt 1 dây DS18B20 hiển thị trên led 7 đoạn dùng máy trạng thái. Chương 6: Thực hành thiết kế mạch điều khiển LCD. Bao gồm mạch giao tiếp điều khiển LCD hiển thị chuỗi. Mạch đếm, mạch đồng hồ số, mạch đọc nhiệt độ từ cảm biến nhiệt DS18B20 hiển thị trên LCD.

Tương tự giao tiếp với GLCD trắng đen. Chương 7: Thực hành thiết kế mạch giao tiếp bộ nhớ RAM. Thiết kế bộ điều khiển bộ nhớ thực hiện chức năng đọc/ghi dữ liệu. Bài thực hành thiết kế gồm mạch giao tiếp ghi dữ liệu vào và đọc dữ liệu ra từ bộ nhớ SRAM và SDRAM hiển thị trên LCD.

Chương 8: Thực hành thiết kế mạch giao tiếp máy tính qua UART. Thiết kế mạch tạo tốc độ baud, mạch phát, mạch nhận và bộ đệm FIFO. Bài thực hành bao gồm mạch giao tiếp truyền dữ liệu giữa máy tính và FPGA hiển thị dữ liệu truyền và nhận trên LCD và máy tính, bên máy tính sử dụng phần mềm Terminal để thực hiện truyền và nhận dữ liệu với 4 kit FPGA. Tương tự giao tiếp với các thiết bị qua chuẩn I2C như đồng hồ thời gian thực, bộ nhớ Eeprom và các thiết bị hay bộ nhớ theo chuẩn SPI.

Trong quá trình biên soạn không thể tránh được các sai sót nên rất mong các bạn đọc đóng góp, xây dựng cho cuốn Giáo trình thực hành thiết kế vi mạch số với VHDL. Mọi góp ý xin hãy vui lòng gởi về nhóm tác giả theo địa chỉ [e-mail] hoặc phu_nd@yahoo. Nhóm tác giả xin cảm ơn các bạn bè đồng nghiệp đã đóng góp nhiều ý kiến, xin cảm ơn người thân trong gia đình đã tạo điều kiện thuận lợi để nhóm tác giả có nhiều thời gian biên soạn giáo trình này. Nguyễn Đình Phú Trương Thị Bích Ngà 5 DANH SÁCH HÌNH Hình 1-1.

Kit dùng chip – FPGA XILINX – XC3S500E – PQ208. Giao tiếp FPGA với các ngoại vi. Sơ đồ mạch giao tiếp với các switch. Sơ đồ mạch giao tiếp với các nút nhấn.

Sơ đồ mạch giao tiếp với các led đơn. Sơ đồ mạch giao tiếp với 8 led 7 đoạn anode chung. Sơ đồ mạch giao tiếp với 1 led ma trận 8x8. Sơ đồ mạch công suất của IC ULN 2003.

Sơ đồ mạch IC thời gian thực với FPGA. Sơ đồ mạch IC nhớ Eeprom AT24C04 với FPGA. Sơ đồ mạch IC DAC 0832. Sơ đồ mạch IC Max 232 với FPGA.

Sơ đồ mạch chuẩn PS2 với FPGA. Sơ đồ mạch kết nối SD card với FPGA. Sơ đồ mạch kết nối cổng VGA với FPGA. Sơ đồ mạch kết nối mạch dao động với FPGA.

Sơ đồ mạch kết nối bộ nhớ SRAM với FPGA. Sơ đồ mạch kết nối bộ nhớ SDRAM với FPGA. Biểu tượng chương trình Xilinx ISE Design Suite 14. Giao diện của chương trình ISE.

Tạo Project mới. Menu để nhập tên thư mục cho Project. Nhập tên thư mục cho Project. Menu dùng để chọn các thông số của Project.

Màn hình sau khi khai báo xong tên và chọn chip FPGA. Màn hình để tạo file nguồn mới. Màn hình chọn kiểu lập trình và đặt tên cho file nguồn mới. Màn hình thiết lập các tín hiệu vào ra.

Màn hình xuất hiện 2 tag. Màn hình file nguồn chưa có lệnh. Màn hình file nguồn sau khi nhập các lệnh. Chọn chức năng tổng hợp chương trình.

Kết quả tổng hợp thành công. Kết quả tổng hợp bị lỗi. Chọn mục để tiến hành gán chân. Hình phần mềm gán chân đang khởi động.

Giao diện phần mềm gán chân sau khi khởi động xong. Tiến hành mở cửa sổ để gán chân. Vị trí để gán chân. Kết quả sau khi gán chân.

Chọn biên dịch cho cả chương trình. Kết quả sau khi biên dịch thành công. Generate Target PROM/AC File. Giao diện chương trình nạp “ISE iMPACT”.

Khởi tạo kết nối. Khởi tạo kết nối để nhận dạng chip FPGA. Khởi tạo kết nối để nhận dạng chip FPGA. Chọn file để nạp vào chip FPGA.

Chọn file để nạp vào chip PROM. Chỉ nạp cho FPGA. Sẵn sàng nạp. Nạp thành công.

Hai mạch giải mã 2 sang 4: lệnh gán lựa chọn và điều kiện. Đặt tên dạng bus cho các tín hiệu vào ra. Cửa sổ xuất hiện các chương trình con. Bắt đầu tạo source cho chương trình con.

Chọn ngôn ngữ và đặt tên cho chương trình con. Đặt tên cho các tín hiệu vào ra của chương trình con. Kiểm tra cú pháp chương trình con. Kết quả kiểm tra cú pháp đúng.

Kết quả kiểm tra cú pháp đúng chương trình chính. Chọn biểu tượng add. Chọn file gán chân để add. Thông báo file gán chân OK.

Toàn bộ các chương trình. Tên các tín hiệu trong file gán chân. Hai mạch giải mã 2 sang 4: lệnh if và và case. Sơ đồ khối mạch mã hóa ưu tiên 4 sang 2: dùng lệnh gán lựa chọn và điều kiện.

Sơ đồ khối mạch đa hợp 4 kênh. Sơ đồ khối mạch đa hợp 4 kênh – 2 bit. Sơ đồ khối mạch giải đa hợp 4 kênh ra. Sơ đồ khối mạch giải mã led 7 đoạn.

Sơ đồ khối mạch cộng 2 số nhị phân 4 bit. Sơ đồ khối chuyển đổi số nhị phân 4 bit sang số BCD. Sơ đồ khối mạch chuyển đổi mã nhị phân sang mã Gray. Sơ đồ khái niệm của mạch tuần tự đồng bộ.

Sơ đồ khối mạch tạo xung 1Hz. Dạng sóng mạch chia 16 dùng mạch chia 16. Dạng sóng mạch chia 10 dùng mạch chia mod-10. Sơ đồ khái niệm mạch tạo xung 1Hz.

Sơ đồ khối chia 2 xung 1Hz và 10Hz. Sơ đồ khối mạch chia 10 xung. Sơ đồ khối mạch tạo xung cho phép 1Hz. Sơ đồ khái niệm mạch tạo xung cho phép 1Hz.

Sơ đồ khối mạch tạo xung cho phép 1Hz và xung cho phép 1Hz. Sơ đồ khối mạch đếm nhị phân đồng bộ 4 bit. Sơ đồ khối mạch đếm nhị phân 8 bit, đếm xung 5Hz. Sơ đồ khối mạch đồng bộ ngẫu nhiên FSM.

Đồ hình trạng thái FSM của mạch đếm. Sơ đồ mạch phát hiện mức 1 trong 3 xung liên tiếp. Mô hình trạng thái mạch phát hiện mức 1 trong 3 xung liên tiếp. Sơ đồ khối mạch phát hiện mức 1 trong 3 xung liên tiếp.

Sơ đồ kết nối switch và nút nhấn với FPFA. Dạng sóng của nút nhấn hay switch bị dội và sau khi chống dội. Mô hình trạng thái chống dội sw/btn. Mạch đếm nhị phân 4 bit từ nút nhấn có chống dội.

Mạch làm hẹp xung. Giản đồ thời gian của mạch làm hẹp xung. Mạch đếm nhị phân 4 bit từ nút nhấn có chống dội – cách 2. Mạch đếm nhị phân 4 bit từ nút nhấn có chống dội – cách 3.

Mạch đếm lên/xuống nhị phân 4 bit từ 2 nút nhấn có chống dội. Mạch điều khiển 8 led sáng tắt dần từ phải sang trái. Mạch điều khiển 8 led 2 chương trình lựa chọn bằng switch. Mạch điều khiển 8 led 2 chương trình tự động.

Mạch điều khiển 8 led 2 chương trình tự động: 1 điểm sáng di chuyển. Mạch điều khiển 8 led 4 chương trình tự động. Mạch điều khiển 8 led sáng dồn phải sang trái. Dữ liệu bit thứ 7 di chuyển từ thứ 0 đến thứ 7 – 8 vị trí.

Dữ liệu bit thứ 6 di chuyển từ thứ 0 đến thứ 6 – 7 vị trí, bit thứ 7 cố định. Lưu đồ điều khiển 8 led sáng dồn. Sơ đồ khối mạch đếm nhị phân 8 bit, đếm xung 5Hz. Tạo ký hiệu cho chương trình con CHIA_10ENA.

Tạo source mới theo Schematic. Sơ đồ mới khởi tạo. Sơ đồ sau khi lấy 3 ký hiệu tạo từ 3 file VHDL. Sơ đồ mới thêm cổng NOT.

Sơ đồ sau khi kết nối dây và port. Giao diện đổi tên cho tín hiệu CKHT. Sơ đồ mạch sau khi đã đổi tên các port IO. Có 2 chương trình chính.

Tổng hợp thành công. Mạch đếm từ 0 đến 9 hiển thị led 7 đoạn. Mạch đếm từ 00 lên 99 hiển thị led 7 đoạn. Mạch đếm từ 000 lên 999 hiển thị led 7 đoạn.

Mạch đếm từ 0000 lên 9999 hiển thị led 7 đoạn. Mạch đếm từ 0 đến 9 hiển thị led 7 đoạn – cách 2. Sơ đồ khối mạch “GIAIMA_HIENTHI_8LED_7DOAN”. Mạch đếm từ 00 đến 99 hiển thị led 7 đoạn – cách 2.

Mạch đếm từ 000 đến 999 hiển thị led 7 đoạn – cách 2. Mạch đếm từ 0 đến 999 hiển thị led 7 đoạn. Mạch đếm từ 0 đến 9999 hiển thị led 7 đoạn. Mạch đếm từ 00 đến 99 có lựa chọn đếm lên/xuống bằng switch .