THÔNG TIN TỔNG HỢP VÀ MÔ TẢ HỌC THUẬT: GIÁO TRÌNH VI ĐIỀU KHIỂN (MĐ 43)


Tổng quan về giáo trình

Giáo trình Vi điều khiển (Mã số mô đun: MĐ 43) do Trịnh Thị Hạnh (Chủ biên) cùng Tạ Văn Bằng và Bùi Văn Công biên soạn năm 2019, lưu hành nội bộ tại Trường Cao đẳng Nghề Việt Nam - Hàn Quốc thành phố Hà Nội. Đây là mô đun chuyên môn nghề bắt buộc thuộc chương trình đào tạo nghề Cơ điện tử trình độ Cao đẳng.

Trong tiến trình đào tạo, mô đun được bố trí học sau các môn học/mô đun nền tảng bao gồm: Kỹ thuật xung số điện tử cơ bản, Điện tử nâng cao, Điện tử công suất; đồng thời là môn học tiên quyết trước khi người học tiếp cận môn Vi mạch số lập trình. Thời lượng đào tạo của mô đun là 60 giờ, phân bổ thành 18 giờ lý thuyết, 39 giờ thực hành và 3 giờ kiểm tra định kỳ.

Mục tiêu học tập của giáo trình hướng tới ba chuẩn đầu ra chính:

  • Kiến thức: Trình bày cấu trúc phần cứng vi điều khiển chuẩn công nghiệp; phân tích nguyên lý hoạt động của các cổng vào/ra, hệ thống ngắt, bộ định thời và cổng truyền thông nối tiếp; xác định nguyên nhân gây hư hỏng trong hệ thống thực tế.
  • Kỹ năng: Viết và kiểm tra chương trình điều khiển bằng hợp ngữ (Assembly); truy xuất chính xác bộ nhớ dữ liệu và bộ nhớ chương trình; vận hành các thiết bị và dây chuyền sản xuất tích hợp vi điều khiển.
  • Năng lực tự chủ và trách nhiệm: Rèn luyện tác phong kỹ thuật tỉ mỉ, tuân thủ quy trình an toàn điện và độ chính xác trong thao tác mạch.

Cấu trúc tài liệu tiếp cận từ cấu trúc phần cứng vi mạch (IC 80C51/AT89C51, 80C52/AT89S8252), kỹ thuật ghép nối bộ nhớ, tập lệnh hợp ngữ cho đến lập trình điều khiển các module ngoại vi. Điểm đặc thù của giáo trình là tỷ lệ thực hành chiếm 70% tổng thời lượng (42/60 giờ), gắn liền các khái niệm lý thuyết với sơ đồ mạch và mã lệnh cụ thể.


Nội dung kiến thức cốt lõi

                             GIÁO TRÌNH VI ĐIỀU KHIỂN (60 Giờ)

Các chương/chủ đề chính

Nội dung giáo trình được tổ chức thành 4 bài học chính với tiến trình logic từ cấu trúc phần cứng đến giải thuật lập trình:

  • Bài 1: Cấu trúc họ vi điều khiển 8051 (12 giờ: 6 LT, 6 TH): Khảo sát sơ đồ chân IC 40 chân DIP; chức năng của 4 cổng I/O (Port 0 đến Port 3); tổ chức không gian bộ nhớ nội (128 byte RAM nội, bao gồm 4 bank thanh ghi R0–R7 từ địa chỉ 00H–1FH, 128 bit định địa chỉ bit từ 20H–2FH, RAM đa chức năng từ 30H–7FH, và các thanh ghi chức năng đặc biệt SFR từ 80H–FFH); cơ chế mở rộng bộ nhớ ngoài đến 64KB ROM và 64KB RAM; nguyên lý hoạt động của mạch Reset (chân RST giữ mức cao tối thiểu 2 chu kỳ máy) và các cải tiến phần cứng trên vi mạch 8032/8052.
  • Bài 2: Tập lệnh 8051 (18 giờ: 6 LT, 12 TH, 1 KT): Cú pháp lệnh hợp ngữ (Nhãn, Lệnh, Toán hạng, Chú thích); các chỉ dẫn biên dịch (EQU, BIT, DB, DW); 8 kiểu định địa chỉ dữ liệu; 5 nhóm lệnh vi điều khiển và phương pháp phối hợp lệnh trong lập trình ứng dụng.
  • Bài 3: Bộ định thời (18 giờ: 6 LT, 12 TH, 1 KT): Khảo sát thanh ghi điều khiển chế độ TMOD (GATE, C//T, M1, M0), thanh ghi trạng thái TCON (TF0, TR0, TF1, TR1, IE0, IT0, IE1, IT1); 4 chế độ hoạt động của Timer/Counter (Mode 0: 13-bit, Mode 1: 16-bit, Mode 2: 8-bit Auto-reload, Mode 3: Split Timer); nguồn cung cấp xung nhịp và quy trình lập trình tạo thời gian trễ hoặc đếm sự kiện.
  • Bài 4: Cổng nối tiếp (12 giờ: 11 TH, 1 KT): Cấu trúc thanh ghi điều khiển SCON (SM0, SM1, SM2, REN, TB8, RB8, TI, RI), thanh ghi đệm SBUF; cơ chế thiết lập tốc độ baud thông qua Timer 1 và thanh ghi điều khiển nguồn PCON (bit SMOD); 4 chế độ truyền thông UART và kỹ thuật truyền thông đa xử lý.

Kiến thức nền tảng được xây dựng

Giáo trình thiết lập hệ thống lý thuyết kiến trúc máy tính và vi xử lý chuyên biệt:

  • Cấu trúc bộ nhớ phân tách (Kiến trúc Harvard): Không gian bộ nhớ chương trình (Code/ROM) và bộ nhớ dữ liệu (Data/RAM) độc lập, truy xuất qua các tín hiệu điều khiển /PSEN (chọn ROM ngoài), /RD, /WR (đọc/ghi RAM ngoài) và /EA (chọn bộ nhớ nội/ngoại).
  • Hệ thống thanh ghi chức năng đặc biệt (SFR): Chức năng chi tiết của các thanh ghi tích lũy ACC (0E0H), thanh ghi phụ toán học B (0F0H), từ trạng thái chương trình PSW (0D0H với các cờ CY, AC, F0, RS1, RS0, OV, P), con trỏ ngăn xếp SP (81H, mặc định trỏ 07H), con trỏ dữ liệu 16-bit DPTR (DPH 82H, DPL 83H), thanh ghi ngắt IE (0A8H) và ưu tiên ngắt IP (0B8H).
  • 8 chế độ định địa chỉ:
    1. Định địa chỉ thanh ghi (Register: thao tác trực tiếp trên R0–R7, độ dài lệnh 1 byte);
    2. Định địa chỉ trực tiếp (Direct: truy xuất ô nhớ RAM nội 00H–7FH hoặc SFR 80H–FFH, độ dài 2 byte);
    3. Định địa chỉ gián tiếp (Indirect: sử dụng @R0, @R1, độ dài 1 byte);
    4. Định địa chỉ tức thời (Immediate: dữ liệu tiền tố #, 2 byte);
    5. Định địa chỉ tương đối (Relative: offset 8-bit có dấu từ -128 đến +127 byte cho lệnh nhảy);
    6. Định địa chỉ tuyệt đối (Absolute: địa chỉ 11-bit trong trang 2KB cho ACALL, AJMP);
    7. Định địa chỉ dài (Long: địa chỉ 16-bit trong toàn bộ 64KB cho LCALL, LJMP);
    8. Định địa chỉ chỉ số (Index: truy xuất bảng qua @A+DPTR hoặc @A+PC).

Kỹ năng phát triển

  • Kỹ năng kỹ thuật: Đọc hiểu sơ đồ nguyên lý mạch vi điều khiển; kết nối bus đa hợp địa chỉ/dữ liệu byte thấp (AD0–AD7 trên Port 0 qua vi mạch chốt địa chỉ bằng tín hiệu ALE) và bus địa chỉ byte cao (A8–A15 trên Port 2); lắp đặt mạch dao động thạch anh và mạch Reset RC.
  • Kỹ năng phân tích: Tính toán giá trị nạp cho thanh ghi Timer để tạo xung nhịp chính xác; xác định trạng thái các cờ báo trong thanh ghi PSW khi thực hiện các phép tính số học (ADD, ADDC, SUBB, INC); tính toán offset tương đối cho các lệnh nhảy phân nhánh (SJMP).
  • Kỹ năng thực hành: Soạn thảo, dịch mã và nạp chương trình hợp ngữ; thao tác đo kiểm dạng sóng và mức logic bằng đồng hồ vạn năng VOM/DVOM; hàn lắp và lắp ráp các linh kiện ngoại vi kết nối với cổng I/O.

Phương pháp giảng dạy và học tập

Giáo trình áp dụng mô hình đào tạo nghề tích hợp giữa lý thuyết chuyên ngành và bài tập thực hành ứng dụng:

  • Tiếp cận sư phạm: Giảng dạy lý thuyết thanh ghi đi kèm việc phân tích giản đồ thời gian (Timing diagrams) của chu kỳ đọc/ghi bộ nhớ ngoại trú, sau đó chuyển giao trực tiếp sang bài tập lập trình giải quyết các bài toán định địa chỉ thực tế.
  • Bài tập và tình huống kỹ thuật: Giáo trình tích hợp các bài tập giải quyết vấn đề kỹ thuật như:
    • Giải thích nguyên lý mạch cực máng hở tại Port 0 yêu cầu lắp điện trở kéo lên (pull-up) khi làm nhiệm vụ xuất/nhập, và trường hợp không cần gắn trở kéo khi làm bus đa hợp;
    • Viết chuỗi lệnh truy xuất ô nhớ RAM ngoài: sử dụng lệnh MOV DPTR, #9A00H, MOV A, #0ABH, MOVX @DPTR, A;
    • Tính toán khoảng cách dịch chuyển địa chỉ (offset): xác định giá trị offset 8FH của lệnh SJMP AHEAD tại địa chỉ A050H–A051H khi nhãn AHEAD trỏ về 9FE0H.
  • Trang thiết bị thực hiện: Yêu cầu máy vi tính cài đặt phần mềm biên dịch hợp ngữ, IC họ vi điều khiển 8051 (CMOS, TTL), IC định thời 555, các vi mạch số, đồng hồ vạn năng VOM/DVOM, mỏ hàn, kềm cắt, kềm nhọn.
  • Phương pháp đánh giá:
    • Kiểm tra lý thuyết: Đánh giá qua hình thức viết hoặc trắc nghiệm về kiến thức cấu tạo, chức năng thanh ghi và tập lệnh.
    • Kiểm tra thực hành: Đánh giá thao tác trên mạch theo 5 tiêu chí: độ chính xác của chương trình/mạch điện, tính thẩm mỹ của sản phẩm, độ an toàn trên mạch, thời gian hoàn thành công việc và sự chuẩn xác theo yêu cầu kỹ thuật.

Điểm nổi bật và cập nhật

  • Hệ thống hóa cải tiến của họ vi điều khiển 8032/8052: Giáo trình chỉ rõ 2 điểm nâng cấp kỹ thuật của vi mạch 8052 so với 8051 chuẩn:
    1. Tích hợp thêm 128 byte RAM nội tại không gian địa chỉ 80H–FFH (vùng nhớ này chỉ có thể truy xuất bằng phương pháp định địa chỉ gián tiếp qua @R0, @R1 để không xung đột với các thanh ghi SFR có cùng địa chỉ);
    2. Bổ sung bộ định thời 16-bit thứ ba (Timer 2).
  • Phân biệt công nghệ chế tạo vi mạch: Tài liệu phân định trạng thái hoạt động của thanh ghi quản lý nguồn PCON trên các phiên bản công nghệ vi mạch khác nhau: dòng HMOS (chỉ điều khiển bit SMOD) và dòng CMOS (hỗ trợ bit PD - Power-down và bit IDL - Idle mode).
  • Ứng dụng công nghiệp thực tế: Nội dung tập trung vào giao tiếp ngoại vi cấp công nghiệp: cấu hình cổng truyền thông nối tiếp trong môi trường truyền thông đa xử lý (Multiprocessor Communication sử dụng bit SM2, TB8, RB8), phối ghép tải công nghiệp (khả năng kéo 8 tải TTL của Port 0 và 4 tải TTL của Port 1, 2, 3).
  • Tài liệu tham khảo nền tảng: Nội dung giáo trình được biên soạn dựa trên các tài liệu kỹ thuật chuyên ngành đã được xuất bản:
    • Kỹ thuật VXL & lập trình ASSEMBLY cho hệ VXL – Đỗ Xuân Tiến (NXB KH&KT, 2001);
    • Họ VĐK 8051 – Tống Văn On & Hoàng Đức Hải (NXB LĐXH, 2001);
    • Sổ tay tra cứu các tranzito Nhật Bản – Nguyễn Kim Giao, Lê Xuân Thế;
    • Sổ tay linh kiện điện tử cho người thiết kế mạch;
    • Giáo trình linh kiện điện tử và ứng dụng.

Đối tượng sử dụng giáo trình

  • Sinh viên mục tiêu: Sinh viên đang theo học hệ Cao đẳng nghề Cơ điện tử tại các trường cao đẳng, trường nghề. Giáo trình cũng được dùng cho sinh viên các khối ngành kỹ thuật liên quan như Điện, Điện tử công nghiệp, Tự động hóa và Công nghệ thông tin.
  • Điều kiện tiên quyết: Người học cần có kiến thức nền tảng về:
    • Kỹ thuật xung số và mạch điện tử cơ bản;
    • Cấu tạo và nguyên lý hoạt động của các linh kiện bán dẫn (Transistor, IC số logic);
    • Khái niệm lập trình cơ bản trên các ngôn ngữ cấu trúc (Pascal, C).
  • Mục đích sử dụng của giảng viên: Làm tài liệu giảng dạy chính thức cho mô đun MĐ 43; cung cấp đề cương phân bổ thời gian (18 giờ lý thuyết, 39 giờ thực hành, 3 giờ kiểm tra), bài tập mẫu, hệ thống bài tập thực hành và khung tiêu chí đánh giá kỹ năng nghề.
  • Mục đích tự học và tra cứu: Kỹ thuật viên bảo trì hệ thống cơ điện tử, thợ kỹ thuật vận hành dây chuyền sản xuất có thể dùng giáo trình để tra cứu mã lệnh Assembly họ MCS-51, bảng địa chỉ thanh ghi SFR, bảng cấu hình bit Timer/UART và sơ đồ chân kết nối phần cứng.

Câu hỏi thường gặp

1. Giáo trình này được biên soạn cho đối tượng nào?

Giáo trình được biên soạn chuyên biệt cho sinh viên nghề Cơ điện tử trình độ Cao đẳng theo khung chương trình mô đun MĐ 43. Ngoài ra, tài liệu phù hợp với sinh viên các ngành Điện - Điện tử, Tự động hóa và kỹ thuật viên cần nắm vững kiến trúc phần cứng MCS-51.

2. Cần chuẩn bị kiến thức nền tảng nào trước khi học mô đun này?

Người học cần hoàn thành các môn học: Kỹ thuật xung số điện tử cơ bản, Điện tử nâng cao, Điện tử công suất, có kỹ năng đọc sơ đồ mạch điện tử và hiểu nguyên lý lập trình cơ bản.

3. Giáo trình vi điều khiển này khác gì so với các giáo trình vi xử lý thông thường?

Tài liệu tập trung vào vi điều khiển đơn chip (On-chip microcontroller) với không gian bộ nhớ chương trình và dữ liệu tách biệt hoàn toàn (ROM và RAM nội trú lên đến 64KB mở rộng), thay vì vi xử lý dùng chung bus bộ nhớ máy tính. Tỷ lệ phân bổ thời gian thực hành chiếm ưu thế (70% tổng thời lượng).

4. Phương pháp tự học giáo trình để đạt hiệu quả cao là gì?

Người học cần kết hợp đọc hiểu chức năng thanh ghi SFR với việc giải quyết các bài tập phân tích mã lệnh (tính cờ PSW, tính offset SJMP), sau đó lập trình kiểm chứng trên máy tính và tiến hành lắp ráp mạch, đo kiểm tín hiệu trên IC 8051 thực tế bằng đồng hồ VOM.

5. Những tài liệu bổ trợ và thiết bị nào cần trang bị kèm theo?

Cần trang bị máy tính có phần mềm dịch hợp ngữ, IC AT89C51/8051, linh kiện thụ động, đồng hồ đo VOM/DVOM; đồng thời tham khảo các tài liệu chuyên khảo về hợp ngữ 8051 của Đỗ Xuân Tiến, Tống Văn On và Hoàng Đức Hải được nêu trong danh mục tham khảo của giáo trình.


Kết luận

Giáo trình Vi điều khiển (MĐ 43) của Trường Cao đẳng Nghề Việt Nam - Hàn Quốc thành phố Hà Nội cung cấp hệ thống kiến thức toàn diện và chính xác về cấu trúc phần cứng, tổ chức bộ nhớ, tập lệnh Assembly và kỹ thuật điều khiển ngoại vi của họ vi điều khiển MCS-51 (8051/8052).

Lộ trình học tập đề xuất:

  1. Tiếp cận cấu trúc phần cứng, sơ đồ chân và phân bổ thanh ghi SFR (Bài 1);
  2. Nắm vững 8 chế độ định địa chỉ và cú pháp 5 nhóm lệnh Assembly (Bài 2);
  3. Cấu hình các bộ định thời Timer/Counter và truyền thông nối tiếp UART (Bài 3 & Bài 4);
  4. Thực hiện bài tập ứng dụng, đấu nối mạch và đo kiểm trên thiết bị phần cứng.

Nguồn tài liệu bổ trợ chính thống gồm các giáo trình kỹ thuật vi xử lý của Nhà xuất bản Khoa học & Kỹ thuật, Nhà xuất bản Lao động - Xã hội và hệ thống sổ tay linh kiện bán dẫn công nghiệp.