Bối cảnh và vấn đề nghiên cứu

Trong kỹ thuật điện tử hiện đại, sự ra đời và phát triển của các vi mạch tích hợp với mật độ cao mang lại nhiều tiện ích về kích thước và giá thành. Tuy nhiên, mạch tích hợp vẫn tồn tại những giới hạn nhất định so với việc sử dụng linh kiện rời, đặc biệt là ở khả năng chịu tải công suất lớn, độ bền cơ nhiệt, tính linh hoạt trong quá trình hiệu chỉnh và khả năng thay thế, sửa chữa từng linh kiện thành phần. Việc thiết kế các mạch khuếch đại công suất sử dụng linh kiện bán dẫn rời là nền tảng cốt lõi trong học phần Kỹ thuật mạch điện tử, giúp người học củng cố lý thuyết giải tích mạch và tiếp cận bài toán thiết kế phần cứng thực tế.

Đề tài "Mạch Khuếch Đại Âm Tín Hiệu Tầng OTL" được nhóm tác giả thực hiện trong khuôn khổ học phần Đồ án Điện tử 1 tại Khoa Điện - Điện tử, Trường Đại học Sư phạm Kỹ thuật – Đại học Đà Nẵng (hoàn thành vào tháng 9 năm 2021 dưới sự hướng dẫn của Th.S Võ Thị Hương).

Mục tiêu và nhiệm vụ nghiên cứu của đề tài được xác định cụ thể như sau:

  1. Hệ thống hóa cơ sở lý thuyết về linh kiện bán dẫn Transistor lưỡng cực (BJT), các mô hình tham số vật lý, phân cực điểm làm việc tĩnh và lý thuyết hồi tiếp âm trong mạch tương tự.
  2. Khảo sát nguyên lý hoạt động của các tầng khuếch đại công suất, phân tích cấu trúc mạch đẩy kéo (Push-Pull) và mạch phối hợp Darlington.
  3. Nghiên cứu nguyên nhân gây méo xuyên tâm (Crossover distortion) trong chế độ khuếch đại công suất và đề xuất các giải pháp kỹ thuật triệt tiêu méo.
  4. Thiết kế, tính toán giải tích toàn bộ các tầng linh kiện cho mạch khuếch đại âm tần OTL (Output Transformerless), bao gồm tầng nhận tín hiệu vào, tầng thúc, tầng công suất và mạng lọc phối hợp tải Zobel ($C_7, R_{18}$).
  5. Tiến hành mô phỏng điểm làm việc tĩnh, đáp ứng biên độ - tín hiệu động của mạch trên phần mềm chuyên ngành, tiến tới thiết kế mạch in (PCB) và thi công sản phẩm phần cứng thực tế.

Đối tượng nghiên cứu là cấu trúc mạch khuếch đại âm thanh sử dụng cấu hình OTL dùng BJT rời. Phạm vi nghiên cứu giới hạn trong việc tính toán giải tích mạch tương tự, mô phỏng chế độ tĩnh/động và lắp ráp mạch điện tử âm tần công suất vừa với nguồn cung cấp đơn cực.

Cơ sở lý thuyết và phương pháp

Đồ án xây dựng trên nền tảng lý thuyết mạch điện tử tương tự và vật lý chất bán dẫn:

  • Khung lý thuyết BJT và mô hình tín hiệu nhỏ: Khảo sát cấu trúc vật lý ba lớp bán dẫn p-n-p hoặc n-p-n với các nồng độ pha tạp khác nhau (miền Emitter có mật độ hạt dẫn lớn nhất $10^{19} - 10^{21}\text{ nguyên tử/cm}^3$, Base thấp nhất, Collector trung bình $10^{13} - 10^{15}\text{ nguyên tử/cm}^3$); các trạng thái công tác ngưng dẫn, khuếch đại tuyến tính và bão hòa; các thông số vật lý $r_e = \frac{V_T}{I_E}$ (với điện áp nhiệt $V_T = 25\text{ mV}$ ở nhiệt độ phòng), $r_{be} \approx \beta r_e$, cùng các tham số giới hạn $I_{C\max}$, $V_{CE0}$, $P_{C\max}$.
  • Lý thuyết phân cực và ổn định nhiệt: Phân tích các dạng phân cực bằng dòng cố định, phân cực hồi tiếp âm điện áp và mạch phân cực phân áp (cầu chia điện thế) kết hợp điện trở ổn định nhiệt $R_E$ và tụ thoát xoay chiều $C_E$; xác định đường tải một chiều (DC loadline) và đường tải xoay chiều (AC loadline).
  • Lý thuyết hồi tiếp âm: Mô hình hóa hệ thống bằng sơ đồ khối mạch bốn cực; đánh giá độ lợi vòng lặp $K_{tp} = \frac{K \cdot K_n}{1 + K \cdot K_{ht}}$, sự suy giảm méo phi tuyến, mở rộng dải thông tần số ($f_1$ giảm, $f_2$ tăng) và tác động của bốn dạng hồi tiếp (nối tiếp - điện áp, song song - điện áp, nối tiếp - dòng điện, song song - dòng điện) lên trở kháng vào ($Z_v$) và trở kháng ra ($Z_r$).
  • Lý thuyết khuếch đại công suất và cấu trúc OTL: Khảo sát các chế độ công tác A, B, AB, C; tầng khuếch đại công suất đẩy kéo sử dụng transistor bổ phụ (Complementary Pair) ghép tải qua tụ xuất âm (Output Transformerless), tính toán công suất cực đại trên tải $P_L$, công suất tiêu tán cực đại trên transistor $P_{tt}$, công suất tiêu thụ từ nguồn $P_{CC}$ và hiệu suất cực đại lý thuyết đạt $78,5%$.

Phương pháp nghiên cứu kết hợp giữa phương pháp giải tích mạch (áp dụng định luật Kirchhoff, định lý Thevenin/Norton), phương pháp phân tích khối trong kỹ thuật điều khiển, phương pháp mô phỏng mạch điện tử tương tự trên máy tính và phương pháp thực nghiệm thi công mạch in, đo kiểm dạng sóng vào/ra trên thiết bị phần cứng. Nguồn dữ liệu phục vụ nghiên cứu là các công thức giải tích mạch kinh điển và số liệu đo kiểm thực tế từ mô hình chế tạo.

Nội dung chính theo từng chương

Bố cục đồ án gồm 4 phần chính với 11 chương nội dung:

Phần 1: Cơ sở lý thuyết

Chương 1: Transistor lưỡng cực (Bipolar Junction Transistor)

Chương này phân tích chi tiết cấu tạo vật lý, nồng độ pha tạp và nguyên lý dịch chuyển hạt dẫn qua hai tiếp giáp $J_E$ và $J_C$. Văn bản làm rõ ba chế độ làm việc: ngưng dẫn ($J_E$ và $J_C$ phân cực ngược), khuếch đại ($J_E$ phân cực thuận, $J_C$ phân cực ngược) với hệ thức $I_E = I_B + I_C$, $I_C = \beta I_B$, và bão hòa ($J_E, J_C$ đều phân cực thuận). Tác giả so sánh chi tiết ba sơ đồ ghép cực (EC, BC, CC) kèm đặc tuyến tĩnh, phương trình đường tải tĩnh/động, điểm làm việc tĩnh $Q(V_{CEQ}, I_{CQ})$ và giải tích các mạch phân cực nhằm cực tiểu hóa hệ số bất ổn định nhiệt $S$.

Chương 2: Khuếch đại tín hiệu nhỏ

Khảo sát mô hình tương đương xoay chiều tín hiệu bé cho ba cấu hình EC, BC, CC. Chương này cung cấp các công thức giải tích chi tiết về trở kháng vào ($R_v$), trở kháng ra ($R_r$), hệ số khuếch đại điện áp ($K_u$), hệ số khuếch đại dòng ($K_i$) và hệ số khuếch đại công suất ($K_p$).

Tham số kỹ thuật Cấu hình Base chung (BC) Cấu hình Emitter chung (EC) Cấu hình Collector chung (CC)
Hệ số khuếch đại điện áp ($K_u$) Lớn ($\approx 72$) Lớn ($\approx -72$) Nhỏ ($< 1$, xấp xỉ $0,4$)
Hệ số khuếch đại dòng điện ($K_i$) Nhỏ ($< 1$, xấp xỉ $0,2$) Lớn Lớn
Trở kháng vào ($Z_{in}$) Nhỏ Trung bình ($\approx 986,\Omega$) Lớn ($\approx 73\text{ k}\Omega$)
Trở kháng ra ($Z_{out}$) Lớn ($\approx 1,03\text{ M}\Omega$) Trung bình ($\approx 52,6\text{ k}\Omega$) Nhỏ ($\approx 32,\Omega$)
Quan hệ góc pha tín hiệu Cùng pha Ngược pha ($180^\circ$) Cùng pha

Chương 3: Hồi tiếp

Phân tích nguyên lý hồi tiếp âm và hồi tiếp dương. Tác giả chứng minh toán học tác động của hồi tiếp âm: ổn định hệ số khuếch đại khi thông số transistor biến thiên, mở rộng băng thông tần số làm việc theo quy luật tích số độ lợi - băng thông ($K_u \cdot BW = \text{const}$), suy giảm điện áp méo và tạp âm tầng giữa đi $(1 + K \cdot K_{ht})$ lần. Đồng thời, chương giải tích sự thay đổi trở kháng: hồi tiếp nối tiếp làm tăng $Z_v$, hồi tiếp song song làm giảm $Z_v$; hồi tiếp điện áp làm giảm $Z_r$, hồi tiếp dòng điện làm tăng $Z_r$.

Chương 4: Mạch khuếch đại công suất

Trình bày các chỉ tiêu kỹ thuật của tầng công suất: công suất tiêu tán $P_{D\max}$, hiệu suất $\eta$, và góc dẫn $\theta$ của các chế độ công tác (Chế độ A có $\theta = 180^\circ, \eta \le 50%$; Chế độ B có $\theta = 90^\circ, \eta \le 78,5%$; Chế độ AB có điểm tĩnh $Q$ sát vùng dẫn; Chế độ C có $\theta < 90^\circ, \eta > 78%$). Khảo sát cấu trúc mạch đẩy kéo nối tiếp bổ phụ, phân loại các mạch công suất: biến áp ngõ ra, mạch không biến áp ghép tụ (OTL) và mạch không tụ ghép trực tiếp (OCL).

Chương 5: Mạch khuếch đại công suất OTL

Trình bày sơ đồ nguyên lý mạch OTL gồm transistor thúc $Q_3$, cặp công suất bổ phụ $Q_1, Q_2$, mạch diode ghim áp $D_1, D_2$ và tụ xuất âm ra tải $R_L$. Xác lập các biểu thức giải tích:

  • Công suất hiệu dụng trên tải: $P_L = \frac{V_{CC}^2}{8 R_L}$
  • Dòng điện trung bình từ nguồn: $I_{tb} = \frac{V_{CC}}{\pi R_L}$
  • Công suất nguồn cung cấp DC: $P_{CC} = \frac{2 V_{CC}^2}{\pi^2 R_L}$
  • Hiệu suất cực đại: $\eta = \frac{P_L}{P_{CC}} = \frac{\pi}{4} \approx 78,5%$
  • Công suất tổn hao cực đại trên hai transistor: $2P_{tt} = \frac{2 V_{CC}^2}{\pi^2 R_L} - \frac{V_{CC}^2}{8 R_L}$

Chương 6: Mạch Darlington

Phân tích cấu trúc ghép hai transistor có cực Collector chung và cực Emitter tầng trước nối vào Base tầng sau. Kết quả chứng minh hệ số khuếch đại dòng tổng hợp xấp xỉ $\beta \approx \beta_1 \cdot \beta_2$ và trở kháng vào $r_v \approx \beta_2 r_{be}$, giải quyết yêu cầu kích dòng lớn cho tầng công suất. Để khắc phục hiện tượng dòng rỉ và phi tuyến ở mức dòng $I_B$ nhỏ, điện trở $R_b$ được mắc song song tiếp giáp BE của transistor tầng sau.

Chương 7: Méo Crossover và cách khắc phục

Giải thích bản chất của méo xuyên tâm xuất hiện trong chế độ B do điện áp ngưỡng $V_\gamma \approx 0,6\text{ V}$ của tiếp giáp BE transistor Silicon. Khi biên độ tín hiệu nhỏ hơn $V_\gamma$, transistor không dẫn làm tín hiệu đầu ra bị nghẽn quanh điểm 0. Tác giả phân tích các giải pháp phân cực đưa transistor về chế độ AB bằng: mạng nhiệt trở - biến trở phân áp, mạch diode mắc nối tiếp biến trở (tận dụng tính ghim áp $V_D \approx V_\gamma$ và bù nhiệt tự nhiên), và mạch diode mắc song song biến trở.

Chương 8: Vấn đề tản nhiệt cho BJT công suất

Phân tích hiện tượng quá nhiệt tiếp giáp do công suất tiêu tán trên Collector $P_C = V_{CE} \cdot I_C$, nguy cơ đánh thủng nhiệt thác lũ và giải pháp tính toán cánh tản nhiệt nhôm nhằm giữ nhiệt độ BJT trong phạm vi an toàn ($P_C < P_{C\max}$).

Phần 2: Tính toán thiết kế

Chương 1: Thiết kế mạch khuếch đại công suất âm tầng OTL

Xây dựng sơ đồ nguyên lý tổng thể của hệ thống âm thanh, phân tích chi tiết vai trò của từng linh kiện trong mạch: tụ liên lạc ngõ vào, điện trở phân cực tầng vi sai/khuếch đại điện áp đầu, transistor thúc $Q_3$, cặp transistor công suất Darlington bổ phụ $Q_1, Q_2$, các diode định thiên $D_1, D_2$, mạch hồi tiếp âm toàn phần và tụ xuất âm ngõ ra.

Chương 2: Tính toán

Thực hiện tính toán giải tích các tầng mạch theo các chỉ tiêu kỹ thuật đặt ra:

  • Xác định điện áp và công suất nguồn cung cấp một chiều $V_{CC}$.
  • Tính chọn dòng tĩnh, điện áp làm việc và công suất chịu đựng của cặp transistor công suất $Q_1, Q_2$.
  • Tính toán phân cực cho tầng nhận tín hiệu vào đơn và tầng kích (driver).
  • Tính toán mạch lọc phối hợp tải Zobel gồm tụ điện $C_7$ và điện trở $R_{18}$ mắc song song với tải $R_L$ nhằm triệt tiêu dao động tự kích ở tần số cao và bù cảm kháng cho loa.

Chương 3: Mô phỏng và thi công

  • Tiến hành mô phỏng mạch trên phần mềm máy tính nhằm kiểm tra điểm làm việc tĩnh DC của các tầng transistor.
  • Mô phỏng đáp ứng tín hiệu vào - ra ở chế độ xoay chiều AC, khảo sát dạng sóng ngõ ra để kiểm tra hiện tượng méo dạng và biên độ điện áp trên tải.
  • Thiết kế bản vẽ mạch in (layout PCB), lắp ráp linh kiện rời và hoàn thiện sản phẩm phần cứng thực tế.

Phần 3 và Phần 4: Kết luận, Tài liệu tham khảo và Đánh giá của cán bộ hướng dẫn

Tổng kết toàn bộ nội dung nghiên cứu, liệt kê danh mục tài liệu tham khảo và ghi nhận phiếu nhận xét, đánh giá kết quả thực hiện đồ án của giảng viên hướng dẫn Th.S Võ Thị Hương.

Thiết kế và triển khai hệ thống kỹ thuật

Hệ thống khuếch đại âm tần OTL được thiết kế theo cấu trúc ba tầng liên kết trực tiếp bằng linh kiện bán dẫn rời:

[Tín hiệu vào] ---> [Tầng nhận tín hiệu/Khuếch đại áp] ---> [Tầng thúc Driver] ---> [Tầng công suất Darlington Đẩy kéo] ---> [Tụ xuất âm + Mạch Zobel] ---> [Loa]
                             ^                                                                  |
                             |-------------------- Mạng Hồi tiếp âm (NFB) ----------------------|
  1. Tầng tiền khuếch đại và tầng thúc: Tín hiệu âm tần biên độ nhỏ được đưa qua tụ liên lạc vào tầng khuếch đại điện áp đơn (mắc theo kiểu Emitter chung - EC) để đạt hệ số khuếch đại điện áp lớn nhất. Tầng thúc (driver) tiếp tục nâng biên độ điện áp và cung cấp dòng kích đủ lớn cho tầng công suất.
  2. Tầng công suất đẩy kéo Darlington: Sử dụng cặp BJT công suất bổ phụ ghép Darlington nhằm đạt hệ số khuếch đại dòng cực đại ($\beta_1 \cdot \beta_2$), đảm bảo khả năng cung cấp dòng lớn ra tải loa $R_L$ mà không gây suy sụp điện áp tầng trước.
  3. Mạch định thiên và bù nhiệt: Hai diode $D_1, D_2$ được mắc nối tiếp giữa cực Base của hai nhánh transistor công suất để tạo sụt áp tĩnh xấp xỉ $2V_\gamma$, đưa điểm làm việc tĩnh sang chế độ AB nhằm triệt tiêu hoàn toàn méo xuyên tâm (Crossover). Đồng thời, đặc tính điện áp tiếp giáp của diode biến thiên ngược theo nhiệt độ giúp tự động giảm áp phân cực khi transistor bị nóng, chống hiện tượng trôi nhiệt.
  4. Mạng lọc Zobel và tụ xuất âm: Mạng lọc Zobel gồm $R_{18}$ và $C_7$ mắc nối tiếp tại ngõ ra (song song với tải) có nhiệm vụ triệt tiêu các thành phần dao động tự kích ở dải tần siêu âm do tính chất cảm kháng của cuộn dây loa gây ra. Tụ hóa xuất âm dung lượng lớn ngăn chặn dòng điện một chiều $V_{CC}/2$ đi qua loa, chỉ cho thành phần tín hiệu xoay chiều âm tần truyền ra loa.

Kết quả và đóng góp

Đồ án hoàn thành các nội dung kỹ thuật với các kết quả cụ thể:

  • Xác lập đầy đủ hệ thống công thức giải tích tính toán mạch khuếch đại công suất OTL: công suất tải $P_L = \frac{V_{CC}^2}{8 R_L}$, công suất cung cấp $P_{CC} = \frac{2 V_{CC}^2}{\pi^2 R_L}$, hiệu suất cực đại lý thuyết đạt $78,5%$, và công suất tiêu tán trên từng transistor $P_{tt}$.
  • Đưa ra giải pháp kỹ thuật kết hợp mạch Darlington và diode định thiên chế độ AB, giải quyết đồng thời hai bài toán: nâng cao trở kháng ngõ vào, hệ số khuếch đại dòng và triệt tiêu hiện tượng méo xuyên tâm (Crossover distortion).
  • Tính toán hoàn chỉnh thông số kỹ thuật cho các tầng mạch, bao gồm mạng lọc chống tự kích Zobel ($C_7, R_{18}$) và tầng nhận tín hiệu vào.
  • Kiểm chứng thành công sự hoạt động của mạch thông qua mô phỏng điểm tĩnh DC, mô phỏng dạng sóng động AC và hoàn thiện chế tạo mạch in (PCB) với sản phẩm phần cứng thực tế.

Hạn chế và hướng nghiên cứu tiếp

  • Hạn chế:
    • Mạch OTL sử dụng tụ liên lạc ngõ ra nên đáp ứng tần số ở dải âm trầm (tần số thấp) bị suy giảm do dung kháng $Z_C = \frac{1}{2\pi f C}$ tăng cao tại tần số bé.
    • Việc lắp ráp bằng linh kiện rời đòi hỏi việc lựa chọn cặp BJT bổ phụ phải có đặc tuyến và hệ số $\beta$ tương đương để đảm bảo tính đối xứng của dạng sóng ra.
  • Hướng mở rộng:
    • Nghiên cứu phát triển sang cấu hình mạch OCL (Output Capacitorless) sử dụng nguồn đôi đối xứng để loại bỏ tụ xuất âm, giúp đáp ứng tần số phẳng ở dải tần cực thấp.
    • Thiết kế tích hợp thêm các khối bảo vệ quá nhiệt, mạch bảo vệ ngắn mạch ngõ ra và mạch bảo vệ chạm áp một chiều cho loa.

Giá trị tham khảo

Đồ án là tài liệu tham khảo hữu ích cho sinh viên các ngành Kỹ thuật Điện tử, Kỹ thuật Viễn thông, Công nghệ Kỹ thuật Điện - Điện tử và Tự động hóa khi tiếp cận học phần Kỹ thuật mạch điện tử và thực hiện Đồ án Điện tử 1.

Các nội dung có giá trị thực tiễn cao gồm:

  • Bảng tổng hợp công thức so sánh tham số ba cấu hình transistor EC, BC, CC.
  • Phương pháp giải tích chi tiết mạch hồi tiếp âm và mạch phân cực ổn định nhiệt.
  • Toàn bộ quy trình tính toán các tầng linh kiện mạch OTL và phương pháp thiết kế mạng lọc Zobel chống dao động tự kích.

Câu hỏi thường gặp

1. Mạch khuếch đại OTL trong đồ án có ưu và nhược điểm gì so với mạch OCL và mạch ghép biến áp? Mạch OTL chỉ sử dụng một nguồn cung cấp đơn, dải thông rộng hơn và kích thước gọn nhẹ hơn so với mạch dùng biến áp ngõ ra. So với mạch OCL (dùng nguồn đối xứng), mạch OTL an toàn cho loa hơn khi transistor bị đánh thủng vì có tụ xuất âm chặn dòng DC. Tuy nhiên, nhược điểm của OTL là biên độ tín hiệu ở dải tần số thấp bị suy giảm do tổn hao trên dung kháng của tụ xuất âm.

2. Méo xuyên tâm (Crossover distortion) sinh ra từ đâu và được xử lý bằng cách nào trong đồ án? Méo xuyên tâm xuất hiện khi mạch công suất đẩy kéo hoạt động ở chế độ B thuần túy. Do tiếp giáp BE của BJT Silicon cần điện áp ngưỡng $V_\gamma \approx 0,6\text{ V}$ mới bắt đầu dẫn, nên khi điện áp tín hiệu vào nằm trong khoảng từ $-V_\gamma$ đến $+V_\gamma$, cả hai transistor đều ngắt, dẫn đến dạng sóng đầu ra bị méo dạng ở vùng lân cận điểm 0. Đồ án xử lý triệt để hiện tượng này bằng cách dùng hai diode $D_1, D_2$ ghim một điện áp phân cực tĩnh ban đầu xấp xỉ $2V_\gamma$ tại cực Base của hai BJT, đưa mạch sang hoạt động ở chế độ AB.

3. Tại sao đồ án sử dụng cấu trúc mạch Darlington ở tầng khuếch đại công suất? Tầng công suất đẩy kéo đòi hỏi dòng điện kích lớn để cấp cho tải loa trở kháng nhỏ. Một transistor đơn lẻ thường không đủ hệ số khuếch đại dòng $\beta$. Mạch Darlington mắc hai transistor liên tầng giúp tổng hệ số khuếch đại dòng tăng lên xấp xỉ tích $\beta_1 \cdot \beta_2$ và làm tăng trở kháng vào của tầng công suất, giảm tải cho tầng thúc phía trước.

4. Mạch lọc Zobel gồm linh kiện nào và có chức năng gì? Mạch lọc Zobel gồm một tụ điện $C_7$ mắc nối tiếp với một điện trở $R_{18}$, toàn bộ nhánh này được mắc song song với tải loa ở ngõ ra. Mạch có chức năng ổn định trở kháng tải ở dải tần số cao (bù lại thành phần cảm kháng của cuộn dây loa), đồng thời triệt tiêu nguy cơ dao động tự kích ở tần số siêu âm, giữ cho mạch hoạt động ổn định.

5. Vì sao cấu hình Emitter chung (EC) được chọn cho tầng nhận tín hiệu vào? Cấu hình Emitter chung (EC) cung cấp đồng thời hệ số khuếch đại điện áp ($K_u$) lớn và hệ số khuếch đại dòng điện ($K_i$) lớn, dẫn đến hệ số khuếch đại công suất ($K_p$) cao nhất trong ba cấu hình cơ bản. Ngoài ra, trở kháng vào và trở kháng ra của sơ đồ EC ở mức trung bình, rất thuận tiện cho việc phối hợp trở kháng với nguồn tín hiệu và tầng khuếch đại kế tiếp.

Kết luận

Đồ án "Mạch Khuếch Đại Âm Tín Hiệu Tầng OTL" đã trình bày một cách có hệ thống toàn bộ cơ sở lý thuyết về transistor BJT, lý thuyết hồi tiếp âm và nguyên lý khuếch đại công suất đẩy kéo chế độ AB. Nhóm tác giả đã giải quyết trọn vẹn các yêu cầu kỹ thuật từ khâu tính toán giải tích linh kiện, thiết kế mạng bù nhiệt - chống méo xuyên tâm, tính toán mạng lọc Zobel cho đến việc mô phỏng kiểm chứng và thi công mạch in phần cứng thực tế. Báo cáo là tài liệu kỹ thuật có giá trị tham khảo tốt cho việc nghiên cứu và thực hành thiết kế mạch điện tử tương tự sử dụng linh kiện rời.