Tổng quan về giáo trình

Tài liệu học thuật Mạch Logic Tổ Hợp: Thiết Kế và Ứng Dụng được biên soạn nhằm phục vụ học phần Kỹ thuật số / Điện tử số trong chương trình đào tạo kỹ sư và cử nhân các ngành Kỹ thuật Điện - Điện tử, Kỹ thuật Máy tính, Tự động hóa và Công nghệ Thông tin ở cấp độ đại học và cao đẳng. Học phần này giữ vị trí nền tảng, làm cầu nối giữa kiến thức vật lý bán dẫn, linh kiện điện tử cơ bản với các môn học chuyên sâu về kiến trúc máy tính, vi xử lý - vi điều khiển và thiết kế hệ thống số.

Mục tiêu học tập của giáo trình tập trung vào việc trang bị cho người học năng lực phân loại các hệ thống số, nắm vững phương pháp luận thiết kế mạch logic tổ hợp chuẩn hóa gồm bốn bước, phân tích cấu trúc và nguyên lý vận hành của các khối chức năng số học (bộ cộng, bộ trừ, bộ so sánh) cũng như các khối phân phối dữ liệu (bộ hợp kênh, bộ phân kênh). Đồng thời, tài liệu cung cấp kiến thức nền tảng để so sánh sự khác biệt giữa xử lý tín hiệu số nhị phân và chuyển mạch tín hiệu tương tự công nghệ CMOS.

Cấu trúc giáo trình tiếp cận theo mô hình tuyến tính và hệ thống hóa cao: bắt đầu từ phân loại bản chất tín hiệu vào/ra của mạch số, chuẩn hóa quy trình tổng hợp hàm logic, đi sâu vào thiết kế từng vi mạch chức năng cụ thể và đối chiếu trực tiếp với các dòng IC tích hợp thực tế. Điểm đặc sắc của tài liệu là tính thực chứng kỹ thuật, diễn giải chi tiết từ bảng chân lý, phương trình đại số logic, sơ đồ logic cổng cơ bản đến việc ghép nối các vi mạch thương mại tiêu chuẩn dòng TTL 74xx và họ CMOS.

Nội dung kiến thức cốt lõi

Các chương/chủ đề chính

Nội dung trọng tâm của tài liệu được phát triển qua các đề mục logic có tính liên kết chặt chẽ:

  1. Phân loại mạch logic và nguyên lý cơ bản: Xác lập tiêu chí phân định giữa hai phân lớp mạch số: Mạch tổ hợp (Combinational Logic - trạng thái ngõ ra tại một thời điểm bất kỳ chỉ phụ thuộc duy nhất vào tổ hợp tín hiệu ngõ vào tại chính thời điểm đó) và Mạch dãy (Sequential Logic - trạng thái ngõ ra phụ thuộc cả ngõ vào hiện tại lẫn trạng thái ngõ ra trước đó, chứa các phần tử nhớ, trigger, bộ đếm, thanh ghi dịch).
  2. Quy trình thiết kế mạch logic tổ hợp chuẩn hóa 4 bước (Mục 4.1):
    • Bước 1: Lập bảng chân lý (Truth Table) từ đặc tả yêu cầu chức năng.
    • Bước 2: Suy ra phương trình logic thông qua tổng các số hạng chuẩn tắc (Minterms) tại các giá trị ngõ ra bằng 1.
    • Bước 3: Tối giản hóa hàm logic bằng các định lý đại số Boolean hoặc bản đồ Karnaugh.
    • Bước 4: Hiện thực hóa sơ đồ mạch bằng các phần tử logic cơ bản hoặc vi mạch tương ứng.
  3. Mạch tính toán số học (Mục 4.2):
    • Bộ tổng bán phần (Half Adder - HA): Xử lý 2 ngõ vào $A, B$, tạo ra 2 ngõ ra gồm tổng $S = A \oplus B$ và cờ nhớ chuyển sang hàng sau $C_0 = A \cdot B$.
    • Bộ tổng toàn phần (Full Adder - FA): Xử lý 3 ngõ vào ($A, B, C_i$), tạo ra tổng $S$ và nhớ ra $C_0$. Giáo trình trình bày mô hình ghép nối một bộ FA từ hai bộ bán tổng HA.
    • Mạch cộng nhị phân n-bit song song: Ghép nối chuỗi $n$ bộ FA với nguyên tắc truyền cờ nhớ ($C_0$ của bit trước đưa vào $C_i$ của bit kế tiếp), minh họa qua IC cộng 4-bit 74LS283 và 74LS83.
    • Mạch hiệu bán phần (HS) và toàn phần (FS): Phân tích phép trừ 2 số nhị phân với ngõ ra hiệu $D$ và ngõ ra mượn $B_0$. Thiết lập giải pháp chuyển đổi từ cấu trúc FA sang FS bằng cách ghép thêm cổng đảo NOT ở các đầu vào/ra liên quan.
    • Mạch tổng/hiệu 2 số nhị phân n-bit dùng số bù hai: Tích hợp cổng XOR họ 74LS86 kết hợp IC cộng 74LS283/74LS83 dưới sự điều khiển của đường tín hiệu $\text{SUB}/\overline{\text{ADD}}$. Khi $\text{SUB}/\overline{\text{ADD}} = 0$, mạch thực hiện phép cộng; khi $\text{SUB}/\overline{\text{ADD}} = 1$, mạch tự động đảo bit số liệu $B$ và cộng thêm 1 tại $C_i$ để tạo số bù hai, thực hiện phép toán $A + (-B)$.
    • Mạch so sánh (Magnitude Comparator): Phân tích mạch so sánh bằng nhau 1-bit dựa trên hàm XNOR, mở rộng so sánh 4-bit và mạch xác định quan hệ lớn hơn/nhỏ hơn giữa hai số nhị phân.
  4. Bộ hợp kênh MUX (Mục 4.3):
    • Chức năng dồn dữ liệu từ $n$ đường vào về 1 đường ra duy nhất dựa trên $S = \log_2 n$ đường điều khiển địa chỉ.
    • Phân tích chi tiết bộ MUX 4 sang 1, MUX 8 sang 1; khảo sát các vi mạch 74153, 74LS153 (chứa 2 bộ MUX 4-to-1 có chân cho phép G), 74151 (MUX 8-to-1 với hai lối ra thuận $Y$ và đảo $W$), 74150 (MUX 16-to-1).
  5. Bộ phân kênh DEMUX và chuyển mạch tương tự CMOS (Mục 4.4):
    • Khảo sát bộ phân kênh logic 1 đường vào thành nhiều đường ra điều khiển bằng tín hiệu chọn kênh; giới thiệu các vi mạch DEMUX thương mại như IC 74155 (kép 1 sang 4), IC 74138/74LS138 (1 sang 8), IC 74154 (1 sang 16).
    • Phân tích chuyển mạch tương tự CMOS: Khảo sát cấu tạo khóa điện tử dùng transistor trường (JFET, MOSFET) làm việc với tín hiệu tương tự biến thiên liên tục, tần số đóng ngắt lên đến 10MHz, điện trở thông mạch $R_{ON}$ nhỏ, điện trở ngắt mạch $R_{OFF}$ lớn. Khóa tương tự có đặc tính dẫn hai chiều (hoán vị vào/ra), khác biệt với chuyển mạch logic đơn hướng.
    • Khảo sát cửa đệm 3 trạng thái họ CMOS với chân điều khiển cho phép EN (Enable), tạo trạng thái trở kháng cao (High-Z) khi ngắt kết nối.

Kiến thức nền tảng được xây dựng

Giáo trình củng cố hệ thống lý thuyết đại số logic (đại số Boole), biểu diễn hàm dạng tổng các minterm chuẩn tắc, nguyên lý biểu diễn số học nhị phân có dấu qua dạng số bù hai, cơ chế truyền cờ nhớ trong xử lý số học song song và lý thuyết chuyển mạch linh kiện bán dẫn trường (FET/MOSFET).

Kỹ năng phát triển

Người học được rèn luyện kỹ năng phân tích đặc tả chức năng để xây dựng bảng chân lý; kỹ năng rút gọn hàm logic; kỹ năng chuyển đổi cấu trúc phần cứng (như cấu hình lại mạch cộng FA để thực hiện chức năng trừ FS hoặc tạo mạch đa năng cộng/trừ); kỹ năng đọc hiểu sơ đồ chân và ghép nối các vi mạch logic tiêu chuẩn dòng TTL 74xx và CMOS.

Phương pháp giảng dạy và học tập

Giáo trình áp dụng phương pháp tiếp cận diễn dịch kết hợp quy nạp kỹ thuật, dẫn dắt từ định nghĩa toán học logic trừu tượng đến các sơ đồ cấu trúc cổng và ánh xạ trực tiếp sang vi mạch phần cứng. Trình tự giảng dạy tuân thủ nghiêm ngặt 4 bước thiết kế: từ bài toán thực tế $\rightarrow$ lập bảng chân lý $\rightarrow$ thiết lập phương trình $\rightarrow$ tối giản $\rightarrow$ sơ đồ phần cứng.

Hệ thống bài tập và nghiên cứu tình huống được lồng ghép xuyên suốt các mục, tiêu biểu như bài toán chứng minh và tối ưu hóa mạch so sánh bằng nhau dùng cổng XNOR, bài tập thiết kế mạch tổng toàn phần từ hai bộ bán tổng, và bài tập cấu hình bộ cộng/hiệu 4-bit thông qua ghép nối cổng 74LS86 với 74LS283. Phương pháp đánh giá kết quả học tập tập trung vào khả năng lập bảng chân lý chính xác, kỹ năng rút gọn tối ưu phương trình logic và tính chính xác khi thiết kế sơ đồ nối dây vi mạch.

Để tự học hiệu quả, người học được khuyến nghị thực hành vẽ bảng chân lý cho từng chức năng mạch, tự chứng minh lại các biến đổi đại số bù hai, và tiến hành mô phỏng hoạt động của các vi mạch (74LS138, 74LS153, 74LS283) trên các phần mềm mô phỏng mạch điện tử số trước khi thực nghiệm trên kit phần cứng.

Điểm nổi bật và cập nhật

  1. Chuẩn hóa quy trình thiết kế logic: Toàn bộ quá trình tổng hợp mạch tổ hợp được mô hình hóa qua thuật toán 4 bước rõ ràng, giúp chuẩn hóa tư duy thiết kế phần cứng của sinh viên kỹ thuật.
  2. Kỹ thuật tối ưu hóa phần cứng bằng số bù hai: Giáo trình không tiếp cận mạch trừ một cách độc lập mà phân tích mối liên hệ logic giữa FA và FS, từ đó đưa ra giải pháp dùng cổng XOR đảo bit kết hợp đường điều khiển $\text{SUB}/\overline{\text{ADD}}$ để biến đổi phép trừ thành phép cộng số bù hai ($A + (-B)$). Kỹ thuật này giúp tiết kiệm tài nguyên vi mạch trong thiết kế ALU máy tính.
  3. Mở rộng ranh giới giữa kỹ thuật số và kỹ thuật tương tự: Giáo trình đối chiếu trực tiếp bộ dồn/phân kênh số với bộ chuyển mạch tương tự họ CMOS. Việc phân tích cấu tạo transistor trường MOSFET/JFET, thông số $R_{ON}$, $R_{OFF}$, tần số đóng cắt 10MHz và trạng thái trở kháng cao (High-Z) của cửa đệm 3 trạng thái giúp người học hiểu rõ bản chất vật lý của khóa điện tử trong các hệ thống thu thập dữ liệu hỗn hợp (Mixed-signal systems).
  4. Gắn liền với các mã định danh linh kiện tiêu chuẩn công nghiệp: Mọi phân tích lý thuyết đều đi kèm mã vi mạch cụ thể (74LS83, 74LS283, 74LS86, 74150, 74151, 74153, 74LS153, 74155, 74138, 74LS138, 74154).

Đối tượng sử dụng giáo trình

  • Sinh viên đại học và cao đẳng: Phù hợp cho sinh viên từ năm thứ nhất đến năm thứ ba thuộc các khối ngành Kỹ thuật Điện, Điện tử - Viễn thông, Kỹ thuật Máy tính, Cơ điện tử, Điều khiển & Tự động hóa, và Khoa học Máy tính.
  • Yêu cầu tiên quyết (Prerequisites): Người học cần có kiến thức cơ bản về Vật lý đại cương (phần điện học, linh kiện bán dẫn), Toán rời rạc/Đại số Boole và các cổng logic cơ bản (AND, OR, NOT, XOR, XNOR).
  • Giảng viên: Tài liệu cung cấp khung bài giảng chuẩn, sơ đồ logic chi tiết và danh mục IC thương mại, hỗ trợ xây dựng giáo án lý thuyết và thiết kế bài thí nghiệm thực hành số.
  • Kỹ sư và người tự học: Dùng làm tài liệu tra cứu nhanh về bảng chân lý, sơ đồ khối và phương pháp ghép nối các dòng IC số chuẩn.

Câu hỏi thường gặp

1. Giáo trình này phù hợp với đối tượng người học nào?

Tài liệu được thiết kế cho sinh viên trình độ đại học và cao đẳng các ngành kỹ thuật điện, điện tử, viễn thông, công nghệ thông tin và kỹ thuật máy tính đang học học phần Điện tử số hoặc Thiết kế mạch logic.

2. Cần chuẩn bị những kiến thức nền tảng nào trước khi tiếp cận tài liệu?

Người học cần nắm vững đại số Boole cơ bản, quy tắc biểu diễn số nhị phân và nguyên lý hoạt động của các cổng logic cơ bản (AND, OR, NOT, NAND, NOR, XOR, XNOR).

3. Điểm khác biệt giữa bộ hợp kênh số và bộ hợp kênh tương tự CMOS là gì?

Bộ hợp kênh số chỉ truyền tín hiệu nhị phân 2 mức điện áp (cao/thấp) theo một chiều từ lối vào đến lối ra. Bộ hợp kênh tương tự CMOS truyền tín hiệu biến thiên liên tục, đảm bảo giữ nguyên dạng sóng, biên độ, pha, tần số (lên đến 10MHz) và có khả năng dẫn truyền hai chiều (hoán đổi ngõ vào và ngõ ra).

4. Làm thế nào để tự học và làm chủ nội dung giáo trình?

Người học cần bám sát quy trình thiết kế 4 bước, thực hiện tuần tự việc viết bảng chân lý, rút gọn hàm bằng phương pháp minterm hoặc đại số, vẽ sơ đồ cổng logic và đối chiếu với sơ đồ chân của các IC chuẩn họ 74xx tương ứng.

5. Những vi mạch phần cứng thực tế nào được khảo sát trong tài liệu?

Tài liệu khảo sát các dòng vi mạch TTL và CMOS thông dụng: IC cộng 4-bit 74LS283, 74LS83; IC 4 cổng XOR 74LS86; IC hợp kênh 74150, 74151, 74153, 74LS153; IC phân kênh 74155, 74138, 74LS138, 74154; cùng các bộ khóa chuyển mạch và cửa đệm 3 trạng thái công nghệ CMOS.

Kết luận

Giáo trình Mạch Logic Tổ Hợp: Thiết Kế và Ứng Dụng cung cấp một hệ thống kiến thức hoàn chỉnh và chuẩn mực về phương pháp phân tích, tổng hợp và hiện thực hóa các mạch số không có phần tử nhớ. Việc liên kết chặt chẽ giữa mô hình toán học logic, cấu trúc cổng cơ bản và các dòng vi mạch thương mại họ 74xx/CMOS tạo nền tảng vững chắc cho người học.

Sau khi hoàn thành nội dung này, lộ trình học tập tiếp theo được định hướng là chuyển tiếp sang nghiên cứu phân lớp Mạch dãy (Sequential Logic), bao gồm các phần tử nhớ, trigger (Flip-Flop), bộ đếm (Counter) và thanh ghi dịch (Shift Register). Tài liệu bổ trợ cần kết hợp gồm datasheet thông số kỹ thuật của các nhà sản xuất bán dẫn cho các họ IC TTL 74LS và CMOS 4000.