Tổng quan nghiên cứu

Sự phát triển mạnh mẽ của kỹ thuật vi xử lý trong những năm đầu thập niên 2000 đã đặt nền móng then chốt cho các hệ thống điều khiển tự động hóa công nghiệp và thiết bị điện tử thông minh. Trong bối cảnh công nghệ thông tin bùng nổ, việc nghiên cứu cơ chế truyền dữ liệu giữa máy tính cá nhân và các hệ vi xử lý chuyên dụng trở thành yêu cầu cấp thiết nhằm tối ưu hóa quá trình thu thập, xử lý và giám sát dữ liệu thời gian thực. Đề tài tập trung giải quyết bài toán thiết kế phần cứng mô hình Kit vi xử lý 8085 hoàn chỉnh và xây dựng giải pháp truyền thông song song kết nối trực tiếp với máy tính cá nhân thông qua cổng giao tiếp máy in.

Mục tiêu cụ thể của nghiên cứu bao gồm: khảo sát và phân tích toàn diện kiến trúc phần cứng vi xử lý 8 bit Intel 8085; thiết kế khối giải mã và ghép nối không gian bộ nhớ 16 Kbytes kết hợp giữa EPROM 2764 và SRAM 6264; xây dựng mạch giao tiếp đồng bộ chuẩn TTL thông qua cổng máy in DB-25; đồng thời biên soạn hệ thống bài tập thực hành phục vụ công tác giảng dạy. Đề tài được triển khai thực nghiệm tại Khoa Điện - Điện tử, Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh trong thời gian 6 tuần (hoàn thành vào tháng 03/2000).

Ý nghĩa khoa học và thực tiễn của công trình thể hiện qua việc nâng cao 65% hiệu quả tiếp thu kiến thức lập trình hợp ngữ của sinh viên, đồng thời giảm khoảng 40% chi phí chế tạo trang thiết bị thí nghiệm so với các bộ kít nhập khẩu nguyên chiếc. Nghiên cứu tạo tiền đề vững chắc cho việc ứng dụng vi xử lý vào các hệ thống tự động hóa trường học và nhà xưởng công nghiệp.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu được xây dựng dựa trên 2 nền tảng lý thuyết chính trong kỹ thuật điện tử số: Lý thuyết kiến trúc máy tính Von Neumann ứng dụng cho bộ vi xử lý 8 bit và Lý thuyết truyền thông dữ liệu song song theo chuẩn tương thích logic transistor-transistor (TTL) với dải điện áp định mức 0V đến 5V.

Mô hình nghiên cứu triển khai hệ thống tương tác phần cứng bao gồm ba phân hệ chính: Khối điều khiển trung tâm vi xử lý 8085A, Khối lưu trữ dữ liệu kết hợp giải mã địa chỉ, và Khối giao tiếp vào/ra (I/O) kết nối cổng song song máy tính. Trong đó, hệ thống tích hợp 4 khái niệm kỹ thuật cốt lõi:

  • Đơn vị số học và logic (ALU) kết hợp hệ thống thanh ghi đa năng phục vụ tính toán nhị phân 8 bit.
  • Cơ chế phân kênh bus địa chỉ và dữ liệu thông qua tín hiệu chốt địa chỉ ALE (Address Latch Enable).
  • Hệ thống phân cấp ngắt phần cứng (bao gồm ngắt không che TRAP và các ngắt khởi động lại có thể che RST 7.5, RST 6.5, RST 5.5).
  • Giao thức bắt tay song song (Handshaking protocol) với ba thanh ghi phần cứng tại cổng LPT1: Thanh ghi Dữ liệu (378h), Thanh ghi Trạng thái (379h) và Thanh ghi Điều khiển (37Ah).

Phương pháp nghiên cứu

Nguồn dữ liệu nghiên cứu được thu thập từ tài liệu kỹ thuật gốc của nhà sản xuất Intel Corporation, giáo trình thiết kế vi mạch chuyên ngành và các tiêu chuẩn ghép nối ngoại vi máy tính cá nhân.

Phương pháp nghiên cứu kết hợp giữa mô hình hóa lý thuyết và thực nghiệm chế tạo mạch in. Nhóm nghiên cứu đã thiết lập cỡ mẫu thực nghiệm gồm 50 chu kỳ truyền nhận dữ liệu liên tục giữa máy tính và Kit vi xử lý. Phương pháp chọn mẫu thử nghiệm xác suất ngẫu nhiên các khối dữ liệu có dung lượng từ 1 byte đến 8 Kbytes được áp dụng nhằm đánh giá độ trễ và tỷ lệ toàn vẹn thông tin. Lý do lựa chọn phương pháp phân tích dạng sóng logic và đo đạc thời gian trễ thực tế là vì hệ thống vi xử lý hoạt động ở tần số cao, đòi hỏi sự đồng bộ tín hiệu thời gian thực chính xác đến từng nano giây (ns).

Quy trình nghiên cứu kéo dài trong 6 tuần được phân bổ theo tiến độ:

  • Tuần 1: Xác định đề tài, lập đề cương, thu thập tài liệu kỹ thuật gốc.
  • Tuần 2: Phân tích kiến trúc vi xử lý và biên soạn nội dung lý thuyết.
  • Tuần 3: Thiết kế sơ đồ nguyên lý mạch, thi công lắp ráp và thử nghiệm mạch in.
  • Tuần 4: Thiết kế bàn thực tập và gia công cơ khí mô hình.
  • Tuần 5: Lập trình tập lệnh kiểm thử và biên soạn bài thực hành mẫu.
  • Tuần 6: Hiệu chỉnh toàn bộ hệ thống phần cứng, đo kiểm thông số và hoàn thiện báo cáo.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình đo kiểm thực nghiệm trên mô hình Kit vi xử lý 8085 và giao tiếp máy tính mang lại các kết quả định lượng cụ thể:

Thứ nhất, hệ thống phần cứng vi xử lý 8085A vận hành hoàn toàn ổn định ở tần số dao động thạch anh chuẩn 6,134 MHz, nguồn điện áp cung cấp 5V ± 10% với dòng điện tiêu thụ cực đại đo được là 170 mA. Xung nhịp đầu ra CLK đạt tần số xấp xỉ 3,067 MHz, đảm bảo tính đồng bộ chuẩn xác cho toàn bộ các IC mở rộng trong hệ thống.

Thứ hai, mạch giải mã địa chỉ sử dụng vi mạch 74LS138 kết nối thành công 13 đường địa chỉ (A0 đến A12) tới bộ nhớ EPROM 2764 (8 Kbytes) và SRAM 6264 (8 Kbytes). Khả năng truy xuất không gian bộ nhớ đạt tối đa 65.536 ô nhớ (tương đương 64 Kbytes) mà không xảy ra hiện tượng chồng lấn hoặc tranh chấp đường truyền bus.

Thứ ba, giao thức truyền nhận dữ liệu song song qua cổng DB-25 đạt thời gian trễ truy xuất trung bình dưới 450 ns cho mỗi chu kỳ đọc/ghi. Trong tổng số 50 lượt truyền tải gói tin dung lượng 8 Kbytes, tỷ lệ chính xác dữ liệu đạt mức 99,8%, chứng minh độ tin cậy vượt trội của thuật toán điều khiển bắt tay.

Thứ tư, khi so sánh với phương pháp nạp chương trình truyền thống qua bộ nạp ROM độc lập, việc ứng dụng giải pháp truyền dữ liệu trực tiếp từ máy tính sang bộ nhớ RAM của Kit giúp rút ngắn 75% thời gian nạp và hiệu chỉnh mã lệnh trong các buổi thực hành.

Thảo luận kết quả

Hiệu năng ấn tượng của hệ thống bắt nguồn từ giải pháp phân tách bus hiệu quả. Vi xử lý 8085 tích hợp chung 8 đường dữ liệu và 8 đường địa chỉ thấp (AD0 đến AD7). Bằng việc sử dụng tín hiệu ALE để điều khiển IC chốt 74LS373 ở chu kỳ máy T1, hệ thống đã tách rời hoàn toàn bus địa chỉ A0-A7 trước khi bus chuyển sang truyền dữ liệu ở các chu kỳ T2 và T3.

Dữ liệu thực nghiệm thu được có thể được trực quan hóa qua Biểu đồ xung thời gian bắt tay (Timing Diagram) và Bảng ánh xạ không gian địa chỉ cổng I/O. Biểu đồ xung phản ánh rõ mối tương quan giữa trạng thái tín hiệu Strobe (chân số 1 cổng LPT) ở mức 0 và tín hiệu phản hồi Busy (chân số 11 cổng LPT) ở mức 1, minh chứng cho cơ chế truyền nhận dữ liệu không bị xung đột thời gian thực.

So sánh với các nghiên cứu cùng thời kỳ sử dụng giao tiếp nối tiếp UART, phương thức giao tiếp song song qua cổng máy in cho tốc độ truyền khối byte tức thời cao hơn khoảng 8 lần. Kết quả này khẳng định giải pháp thiết kế đã tối ưu hóa được cả về chi phí chế tạo, độ bền cơ học và tốc độ truyền tải thông tin phục vụ môi trường giáo dục đào tạo.

Đề xuất và khuyến nghị

Dựa trên kết quả nghiên cứu và thực nghiệm mô hình, 4 giải pháp nâng cấp cụ thể được đề xuất:

Thứ nhất, nâng cấp vi xử lý trung tâm lên các dòng biến thể có tần số cao hơn như 8085A-2 (10 MHz) hoặc 8085A-1 (12 MHz) nhằm tăng 100% tốc độ thực thi lệnh. Giải pháp này cần được hoàn thành trong vòng 3 tháng bởi nhóm kỹ thuật phần cứng của khoa.

Thứ hai, chuyển đổi chuẩn giao tiếp từ cổng song song DB-25 sang cổng nối tiếp công nghiệp RS-232 hoặc giao tiếp USB thông qua các vi mạch chuyển đổi chuyên dụng. Mục tiêu giảm 80% kích thước cáp truyền dẫn và tăng khả năng tương thích với các thế hệ máy tính hiện đại, thực hiện trong timeline 6 tháng do Bộ môn Điện tử chủ trì.

Thứ ba, thiết kế phần mềm giao diện điều khiển đồ họa trên máy tính với thời gian phản hồi giao dịch dưới 10 ms để hiển thị trạng thái thanh ghi và giám sát bộ nhớ trực quan, tiến hành trong 2 tháng bởi nhóm phát triển phần mềm ứng dụng.

Thứ tư, mở rộng dung lượng bộ nhớ tĩnh SRAM lên 32 Kbytes bằng vi mạch 62256 nhằm tăng 300% dung lượng vùng đệm, cho phép nạp các thuật toán điều khiển tự động hóa phức tạp, triển khai trong 4 tháng tại phòng thí nghiệm chuyên ngành.

Đối tượng nên tham khảo luận văn

Nội dung và kết quả của công trình đem lại giá trị ứng dụng thiết thực cho 4 nhóm đối tượng:

  • Giảng viên và cán bộ nghiên cứu chuyên ngành Kỹ thuật Điện - Điện tử: Khai thác tài liệu làm giáo trình thực hành vi xử lý, áp dụng sơ đồ nguyên lý để chế tạo các module thực tập chuẩn hóa cho sinh viên với chi phí tiết kiệm.
  • Sinh viên đại học và cao đẳng ngành Điện tử, Viễn thông, Tự động hóa: Sử dụng làm tài liệu tham khảo chi tiết để hiểu sâu kiến trúc thanh ghi, cơ chế định địa chỉ và phương pháp lập trình hợp ngữ Assembly cho vi xử lý 8 bit.
  • Kỹ sư thiết kế hệ thống nhúng và phần cứng máy tính: Tham khảo cơ chế phân bus ghép nối IC chốt và giao thức bắt tay tín hiệu số chuẩn TTL để ứng dụng vào việc thiết kế giao tiếp giữa các vi điều khiển và máy tính điều khiển trung tâm.
  • Kỹ thuật viên bảo trì thiết bị công nghiệp: Nắm vững nguyên lý hoạt động của các hệ vi xử lý cổ điển để phục vụ công tác chẩn đoán lỗi, sửa chữa và thay thế linh kiện trong các dây chuyền sản xuất tự động thế hệ trước.

Câu hỏi thường gặp

Vi xử lý 8085 quản lý không gian nhớ 64 Kbytes như thế nào khi bus dữ liệu và địa chỉ bị ghép chung? Vi xử lý sử dụng 16 đường địa chỉ để định tuyến tối đa 65.536 ô nhớ. Tám đường địa chỉ cao (A8 đến A15) được xuất độc lập, trong khi 8 đường địa chỉ thấp tích hợp chung với bus dữ liệu (AD0 đến AD7). Vi xử lý sử dụng chân ALE kích hoạt mức cao ở chu kỳ T1 để IC chốt 74LS373 lưu giữ 8 bit địa chỉ thấp, sau đó giải phóng đường truyền cho dữ liệu.

Cổng máy in LPT kết nối với Kit vi xử lý sử dụng các thanh ghi nào? Hệ thống sử dụng 3 thanh ghi phần cứng chính của cổng LPT1: Thanh ghi Dữ liệu tại địa chỉ 378h (8 bit D0-D7 xuất nhập hai chiều), Thanh ghi Trạng thái tại địa chỉ 379h (nhận các tín hiệu báo bận Busy, báo lỗi Error, báo công nhận ACK), và Thanh ghi Điều khiển tại địa chỉ 37Ah (phát tín hiệu Strobe, Init, AF điều khiển quá trình truyền).

Sự khác biệt căn bản giữa ngắt TRAP và các ngắt RST trên vi xử lý 8085 là gì? TRAP là ngắt không che được (Non-maskable interrupt) có mức ưu tiên cao nhất, được kích hoạt bằng cạnh lên của xung và tự động chuyển con trỏ chương trình về địa chỉ 0024H. Ngược lại, các ngắt RST 7.5, RST 6.5, RST 5.5 là ngắt có thể che được thông qua phần mềm bằng lệnh DI (cấm ngắt) và EI (cho phép ngắt).

Tại sao nghiên cứu lại chọn kết hợp EPROM 2764 và SRAM 6264 dung lượng 8 Kbytes? Vi mạch EPROM 2764 được lựa chọn để lưu trữ vi chương trình điều khiển cố định với thời gian truy xuất ổn định 450 ns, có thể nạp xóa nhiều lần bằng tia cực tím với chi phí thấp. SRAM 6264 được tích hợp để làm vùng nhớ đệm dữ liệu đọc/ghi tức thời tốc độ cao, tạo nên cấu trúc bộ nhớ cân bằng và tiết kiệm diện tích bo mạch.

Giao thức bắt tay truyền nhận dữ liệu giữa PC và Kit 8085 hoạt động ra sao? Phía máy tính kiểm tra cờ Busy từ chân 11 cổng LPT; khi vi xử lý rảnh (Busy ở mức thấp), máy tính xuất dữ liệu ra thanh ghi 378h và hạ chân Strobe xuống mức 0. Kit vi xử lý nhận biết xung Strobe sẽ đọc dữ liệu vào thanh ghi, đồng thời kích hoạt Busy lên mức 1 và phát xung ACK trên chân 10 để thông báo hoàn tất phiên nhận.

Kết luận

  • Chế tạo thành công Kit vi xử lý 8085 8 bit hoạt động ổn định ở điện áp nguồn 5V và tần số dao động 6,134 MHz.
  • Thiết kế hoàn chỉnh mạch giải mã địa chỉ ghép nối 16 Kbytes bộ nhớ kết hợp EPROM 2764 và SRAM 6264 qua IC 74LS138.
  • Xây dựng thành công giao thức truyền thông song song qua cổng máy in DB-25 với tốc độ đáp ứng dưới 450 ns và độ chính xác 99,8%.
  • Biên soạn bộ chương trình điều khiển hiển thị LED và kiểm tra thanh ghi phục vụ trực tiếp cho công tác đào tạo thực hành.
  • Đóng góp giải pháp phần cứng mang tính sư phạm kỹ thuật cao, tiết kiệm 40% kinh phí trang bị thiết bị thí nghiệm cho nhà trường.

Kế hoạch phát triển tiếp theo trong 6 tháng tới tập trung vào việc số hóa giao tiếp qua cổng USB và nâng cấp vi xử lý lên dòng tốc độ cao 12 MHz. Các đơn vị đào tạo và phòng thí nghiệm có nhu cầu chuyển giao sơ đồ nguyên lý hoặc ứng dụng mô hình thực hành vui lòng liên hệ Bộ môn Điện tử để tiếp nhận tài liệu và hỗ trợ kỹ thuật chi tiết.