Khóa Luận Tốt Nghiệp: Nghiên Cứu Cải Tiến Tích Hợp Thuật Toán YOLO Trên FPGA Zynq7020

• Tác giả: Phan Hung Cuong
• Người hướng dẫn: PhD. Nguyen Minh Son
• Trường học: Vietnam National University Ho Chi Minh City - University of Information Technology
• Chuyên ngành: Computer Engineering
• Đề tài: Research to Improve Integration of YOLO Algorithm on FPGA Zynq-7020
• Loại tài liệu: graduation thesis
• Năm xuất bản: 2021
• Địa điểm: Ho Chi Minh City

Mục lục chi tiết

• 1. CHƯƠNG 1: TÌNH HÌNH NƯỚC NGOÀI
• 1.1. Tình hình trong nước
• 1.2. Mục tiêu đề tài
• 2. CHƯƠNG 2
• 2.1. Lớp thần kinh
• 2.2. Lớp phi tuyến
• 2.3. Lớp tổng hợp
• 2.4. Lớp kết nối đầy đủ
• 3. CHƯƠNG 3
• 3.1. Thực hiện xử lý công nhận
• 3.2. Kiểm tra và độ chính xác
• 4. CHƯƠNG 4: ĐỊNH HƯỚNG KẾT LUẬN VÀ PHÁT TRIỂN
• 4.1. Tình trạng của toàn bộ đề tài
• 4.2. Kết quả dự kiến
• 4.3. Kết quả thực tế
• 4.4. Những gì em đạt được, hạn chế và định hướng phát triển
• TÀI LIỆU THAM KHẢO

Tóm tắt

I. Tổng quan về nghiên cứu

Nghiên cứu này tập trung vào việc cải tiến tích hợp thuật toán YOLO trên FPGA Zynq7020, một hướng đi quan trọng trong lĩnh vực kỹ thuật máy tính. YOLO (You Only Look Once) là một thuật toán phát hiện đối tượng nhanh và hiệu quả, được ứng dụng rộng rãi trong các hệ thống thời gian thực. FPGA (Field Programmable Gate Array) là một công nghệ phần cứng linh hoạt, cho phép tối ưu hóa hiệu suất tính toán. Việc kết hợp YOLO và FPGA nhằm mục đích tăng tốc độ xử lý và giảm độ trễ trong các ứng dụng thực tế.

1.1. Mục tiêu nghiên cứu

Mục tiêu chính của nghiên cứu là cải tiến thuật toán YOLO để tối ưu hóa hiệu suất khi triển khai trên FPGA Zynq7020. Cụ thể, nghiên cứu hướng đến việc thiết kế một hệ thống tích hợp IP camera với YOLO để thực hiện phát hiện đối tượng thời gian thực. Điều này đòi hỏi sự kết hợp giữa phần cứng và phần mềm, đặc biệt là việc tối ưu hóa kiến trúc mạng thần kinh để phù hợp với khả năng xử lý của FPGA.

1.2. Tình hình nghiên cứu trong và ngoài nước

Trên thế giới, các quốc gia như Hoa Kỳ, Trung Quốc, và Ấn Độ đã có nhiều nghiên cứu tiên phong trong lĩnh vực FPGA và Deep Learning. Tuy nhiên, tại Việt Nam, việc nghiên cứu và triển khai YOLO trên FPGA còn hạn chế do thiếu nguồn lực và công nghệ. Nghiên cứu này là một bước tiến quan trọng trong việc đưa Việt Nam vào bản đồ nghiên cứu công nghệ cao.

II. Kiến trúc và phương pháp nghiên cứu

Nghiên cứu sử dụng YOLOv2 làm nền tảng để phát hiện đối tượng. YOLOv2 là một phiên bản cải tiến của YOLO, với khả năng xử lý nhanh và độ chính xác cao. Kiến trúc mạng thần kinh của YOLOv2 bao gồm các lớp convolution, pooling, và fully connected, được tối ưu hóa để chạy trên FPGA Zynq7020. Việc tích hợp YOLOv2 trên FPGA đòi hỏi sự hiểu biết sâu về cả phần cứng và phần mềm.

2.1. Kiến trúc mạng thần kinh

Kiến trúc mạng thần kinh của YOLOv2 bao gồm các lớp convolution để trích xuất đặc trưng, lớp pooling để giảm kích thước dữ liệu, và lớp fully connected để dự đoán đối tượng. Các lớp này được tối ưu hóa để phù hợp với khả năng xử lý của FPGA, đảm bảo hiệu suất cao và độ trễ thấp.

2.2. Tích hợp trên FPGA Zynq7020

Việc tích hợp YOLOv2 trên FPGA Zynq7020 đòi hỏi sử dụng các công cụ như Vivado và Petalinux để thiết kế và triển khai hệ thống. FPGA được sử dụng để tăng tốc các phép toán phức tạp trong mạng thần kinh, giúp giảm thời gian xử lý và tăng hiệu suất tổng thể của hệ thống.

III. Kết quả và đánh giá

Nghiên cứu đã đạt được kết quả khả quan trong việc tích hợp YOLOv2 trên FPGA Zynq7020. Hệ thống có khả năng phát hiện đối tượng với độ chính xác cao và tốc độ xử lý nhanh, phù hợp với các ứng dụng thời gian thực. Kết quả thử nghiệm cho thấy, hệ thống có thể xử lý hình ảnh với tốc độ 30 FPS, đáp ứng yêu cầu của các ứng dụng thực tế.

3.1. Độ chính xác và tốc độ xử lý

Hệ thống đạt được độ chính xác mAP (mean average precision) cao, đặc biệt trong việc phát hiện các đối tượng phức tạp. Tốc độ xử lý đạt 30 FPS, đảm bảo khả năng hoạt động thời gian thực. Đây là một cải tiến đáng kể so với các phương pháp truyền thống.

3.2. Hạn chế và hướng phát triển

Mặc dù đạt được kết quả khả quan, nghiên cứu vẫn còn một số hạn chế, đặc biệt là trong việc tối ưu hóa tài nguyên phần cứng. Hướng phát triển trong tương lai bao gồm việc cải tiến kiến trúc mạng thần kinh và tăng cường khả năng xử lý của FPGA để đạt hiệu suất cao hơn.