Thiết kế SoC (System on Chip) và thực hiện bằng FPGA

Luận văn: Thiết kế System on Chip (SoC) và Thực hiện trên FPGA

• Tác giả: Trần Văn Tiểu
• Người hướng dẫn: TS. Nguyễn Kim Khánh
• Trường học: Đại học Bách Khoa Hà Nội
• Chuyên ngành: Công nghệ thông tin và Truyền thông, Kĩ thuật máy tính
• Đề tài: Thiết kế SoC (System on Chip) và thực hiện bằng FPGA.
• Loại tài liệu: luận văn tốt nghiệp
• Năm xuất bản: 2013
• Địa điểm: Hà Nội

Mục lục chi tiết

• LỜI CAM ĐOAN
• LỜI CẢM ƠN
• DANH MỤC TỪ VIẾT TẮT, THUẬT NGỮ
• DANH MỤC CÁC HÌNH
• 1. MỞ ĐẦU
• 1.1. Lý do chọn đề tài
• 1.2. Lịch sử nghiên cứu
• 1.3. Mục đích, đối tượng và phạm vi nghiên cứu
• 1.4. Tóm tắt các luận điểm cơ bản và đóng góp của đồ án
• 2. TỔNG QUAN VỀ SYSTEM ƠN CHIP (SOC)
• 2.1. Sự ra đổi cũa SOC
• 2.2. SoC và đặc điểm
• 2.3. Công cụ lựa chọn
• 2.4. Quy trinh thiét ké System on Chip
• 2.5. Giai đoạn thiết kế Iront end
• 2.6. Giai đoạn thiét ké Back end
• 3. TỔNG QUAN VỀ CÔNG NGHỆ FPGA
• 3.1. Giới thiệu về FPGA
• 3.2. Kiến trúc chung cũa một FPGA
• 3.3. Khối logic FPGA
• 3.4. Hệ thông mạch liền
• 3.5. Cúc phản tử tích hợp sẵn
• 3.6. Ngôn ngữ phần cửng HĐL
• 4. THIẾT KẾ SYSTEM ON CHIP VÀ THỰC HIỆN BẰNG FPGA
• 4.1. Thiết kế SuC
• 4.2. Sơ đỗ tổng quan thí
• 4.3. Giới thiêu các thành phần
• 4.4. Bộ vi xử lý
• 4.5. Các tiêu chuẩn giao liếp vào ra
• 4.6. Cài đặt thữ nghiệm
• 4.7. Lénh trong MIPS
• 4.8. Các khôi cơ bản
• 4.9. Khéi Instruction Memory
• 4.10. Khối mux2x5to5
• 4.11. Khối mwx2x32to32
• 4.12. Khdi register fle
• 4.13. Cac khéi diéu khién. The Control Unit
• 4.14. Sơ đỗ khôi MIPS Piogesso
• 4.15. Xác định các xung CloeE
• 4.16. Kim tra hệ thông
• 4.17. Cái đặt file trên hệ Thong
• 4.18. So dd Netlist
• 4.19. Xây dựng khôi hiển thi LOD
• 4.20. Xây dựng khối hiển thị VGA
• 4.20.1. Giới thiệu VGA
• 4.21. Kỹ thuật hiển thị Video
• 4.22. FPGA dựa trên thểhệ tín hiệu VGA
• 4.23. So 46 hién thi kí tự tên VGA
• 4.24. Kết quả thực hiện trên kỉt De2
• 5. KẾT LUẬN
• TÀI LIỆU THAM KHẢO

Tóm tắt

I. Tổng Quan Về System on Chip SoC Cơ Bản và Xu Hướng

System on Chip (SoC) đang trở thành xu hướng tất yếu trong lĩnh vực điện tử hiện đại. Mục tiêu chính là tích hợp tất cả các thành phần cần thiết của một hệ thống lên trên một chip duy nhất, từ đó giảm kích thước, tiêu thụ năng lượng và chi phí sản xuất. Các thiết bị di động, hệ thống nhúng và nhiều ứng dụng khác đang ngày càng phụ thuộc vào SoC để đáp ứng các yêu cầu về hiệu suất và tính di động. Việc thiết kế SoC đòi hỏi sự kết hợp nhuần nhuyễn giữa phần cứng và phần mềm, cũng như kiến thức sâu rộng về kiến trúc hệ thống và các công nghệ chế tạo. Theo tài liệu gốc, xu hướng này cho phép các công ty chuyên thiết kế các module riêng biệt, giúp người thiết kế hệ thống có thể lựa chọn các module phù hợp với yêu cầu, tích hợp vào hệ thống và xây dựng ứng dụng mà không phải xây dựng chi tiết từ đầu từng module riêng lẻ. Điều này làm tăng tốc quá trình phát triển sản phẩm và giảm thiểu rủi ro. Tuy nhiên, việc thiết kế SoC cũng đặt ra nhiều thách thức về kiểm tra, xác minh và tối ưu hóa để đảm bảo hệ thống hoạt động ổn định và đáp ứng các yêu cầu khắt khe. Việc sử dụng các công cụ mô phỏng SoC và các kỹ thuật kiểm thử tiên tiến là vô cùng quan trọng. Đặc biệt, việc tiết kiệm năng lượng SoC là một vấn đề cấp thiết, đòi hỏi các giải pháp thiết kế sáng tạo và hiệu quả.

1.1. Lịch sử phát triển và sự ra đời của SoC

Sự phát triển của SoC gắn liền với sự tiến bộ của công nghệ bán dẫn và nhu cầu ngày càng cao về các thiết bị điện tử nhỏ gọn và hiệu năng cao. Ban đầu, các hệ thống được xây dựng từ nhiều chip rời rạc, dẫn đến kích thước lớn và tiêu thụ năng lượng cao. Với sự ra đời của công nghệ tích hợp quy mô lớn (VLSI), việc tích hợp nhiều thành phần hơn trên một chip trở nên khả thi, mở đường cho sự phát triển của SoC. Ngày nay, SoC đã trở thành một phần không thể thiếu trong nhiều lĩnh vực, từ điện thoại thông minh đến ô tô tự lái.

1.2. Đặc điểm và ưu điểm vượt trội của kiến trúc SoC

Kiến trúc SoC có nhiều ưu điểm so với các hệ thống truyền thống. Thứ nhất, nó giảm kích thước và trọng lượng của thiết bị. Thứ hai, nó giảm tiêu thụ năng lượng, kéo dài thời gian sử dụng pin. Thứ ba, nó tăng hiệu suất và độ tin cậy của hệ thống. Thứ tư, nó giảm chi phí sản xuất. Tuy nhiên, kiến trúc SoC cũng có những thách thức riêng, chẳng hạn như độ phức tạp cao, thời gian phát triển dài và yêu cầu về kỹ năng chuyên môn cao.

1.3. Ứng dụng rộng rãi của SoC trong đời sống hiện đại

Ứng dụng SoC trải rộng trên nhiều lĩnh vực khác nhau. Trong lĩnh vực điện thoại di động, SoC cung cấp sức mạnh tính toán cho các chức năng như gọi điện, nhắn tin, duyệt web, chơi game và chụp ảnh. Trong lĩnh vực ô tô, SoC được sử dụng trong các hệ thống điều khiển động cơ, hệ thống phanh ABS, hệ thống túi khí và hệ thống giải trí. Trong lĩnh vực y tế, SoC được sử dụng trong các thiết bị theo dõi sức khỏe, máy quét MRI và máy trợ thính. Trong lĩnh vực công nghiệp, SoC được sử dụng trong các hệ thống tự động hóa, robot và thiết bị IoT.

II. Thách Thức Trong Thiết Kế SoC trên FPGA và Giải Pháp Hay

Thiết kế SoC trên FPGA (Field Programmable Gate Array) mang lại sự linh hoạt và khả năng tái cấu trúc, cho phép các nhà thiết kế nhanh chóng thử nghiệm và triển khai các hệ thống phức tạp. Tuy nhiên, quá trình này cũng đi kèm với nhiều thách thức. Một trong những thách thức lớn nhất là quản lý độ phức tạp của thiết kế, đặc biệt khi tích hợp nhiều IP Core và các thành phần khác nhau. Việc đảm bảo sự tương thích và hiệu suất của các thành phần này đòi hỏi sự cẩn trọng và kỹ năng chuyên môn cao. Thêm vào đó, việc kiểm thử SoC và mô phỏng SoC trên FPGA cũng là một thách thức, do sự giới hạn về tài nguyên và thời gian. Các kỹ thuật tối ưu hóa hiệu năng SoC và tiết kiệm năng lượng SoC cần được áp dụng để đảm bảo hệ thống hoạt động hiệu quả và đáp ứng các yêu cầu về hiệu suất và tiêu thụ năng lượng. Theo tài liệu, một trong những mục tiêu chính của luận văn là nghiên cứu hệ thống System on Chip, quy trình thiết kế System on Chip, tìm hiểu công nghệ FPGA. Điều này cho thấy tầm quan trọng của việc hiểu rõ các thách thức và tìm kiếm các giải pháp hiệu quả trong quá trình thiết kế SoC trên FPGA.

2.1. Vấn đề phức tạp trong tích hợp nhiều IP Core trên FPGA

Việc tích hợp nhiều IP Core trên một FPGA có thể dẫn đến các vấn đề về xung đột tài nguyên, tắc nghẽn giao tiếp và giảm hiệu suất. Cần có các kỹ thuật quản lý tài nguyên và tối ưu hóa giao tiếp hiệu quả để giải quyết các vấn đề này. Việc sử dụng các chuẩn giao tiếp như AXI và Avalon có thể giúp đơn giản hóa quá trình tích hợp và cải thiện hiệu suất.

2.2. Khó khăn trong kiểm thử SoC và mô phỏng SoC trên FPGA

Kiểm thử SoC và mô phỏng SoC trên FPGA là một quá trình tốn thời gian và tài nguyên. Cần có các công cụ và kỹ thuật kiểm thử hiệu quả để đảm bảo tính chính xác và độ tin cậy của hệ thống. Việc sử dụng các phương pháp kiểm thử dựa trên HDL (Verilog, VHDL) và các công cụ mô phỏng tiên tiến có thể giúp giảm thiểu thời gian và chi phí kiểm thử.

2.3. Làm thế nào để tối ưu hóa hiệu năng SoC và tiết kiệm năng lượng

Tối ưu hóa hiệu năng SoC và tiết kiệm năng lượng SoC là những mục tiêu quan trọng trong quá trình thiết kế. Các kỹ thuật như giảm điện áp, tắt xung nhịp, chia sẻ tài nguyên và sử dụng các kiến trúc năng lượng thấp có thể giúp cải thiện hiệu suất và giảm tiêu thụ năng lượng. Việc sử dụng các công cụ High-Level Synthesis (HLS) cũng có thể giúp tự động hóa quá trình tối ưu hóa hiệu năng SoC.

III. FPGA Prototyping và SoC Design Flow Hiệu Quả Nhất

FPGA Prototyping là một phương pháp quan trọng trong quá trình phát triển SoC. Nó cho phép các nhà thiết kế xây dựng và kiểm tra các nguyên mẫu phần cứng của SoC trước khi tiến hành sản xuất hàng loạt. Điều này giúp phát hiện và sửa chữa các lỗi thiết kế sớm, giảm thiểu rủi ro và chi phí. Một SoC Design Flow hiệu quả bao gồm các bước như đặc tả yêu cầu, thiết kế kiến trúc, mô tả HDL, mô phỏng, tổng hợp, triển khai trên FPGA và kiểm thử. Việc sử dụng các công cụ tự động hóa thiết kế (EDA) và các thư viện IP Core có thể giúp tăng tốc quá trình thiết kế và giảm thiểu sai sót. Ngoài ra, việc áp dụng các phương pháp thiết kế nhúng và reconfigurable computing cũng có thể cải thiện tính linh hoạt và khả năng thích ứng của SoC.

3.1. Lợi ích của FPGA Prototyping trong phát triển SoC

FPGA Prototyping mang lại nhiều lợi ích cho quá trình phát triển SoC. Nó cho phép kiểm tra chức năng và hiệu suất của thiết kế trong môi trường thực tế. Nó giúp phát hiện và sửa chữa các lỗi thiết kế sớm. Nó cung cấp một nền tảng để phát triển và kiểm tra phần mềm nhúng. Nó giảm thiểu rủi ro và chi phí sản xuất.

3.2. Các bước quan trọng trong SoC Design Flow

Một SoC Design Flow điển hình bao gồm các bước sau: đặc tả yêu cầu, thiết kế kiến trúc, mô tả HDL (Verilog, VHDL), mô phỏng, tổng hợp, triển khai trên FPGA, kiểm thử và xác minh. Mỗi bước đều quan trọng và cần được thực hiện cẩn thận để đảm bảo chất lượng của thiết kế.

3.3. Sử dụng IP Core và công cụ EDA để tăng tốc thiết kế

Việc sử dụng các thư viện IP Core và các công cụ EDA có thể giúp tăng tốc quá trình thiết kế SoC và giảm thiểu sai sót. Các IP Core cung cấp các khối chức năng được thiết kế sẵn, giúp các nhà thiết kế tập trung vào các khía cạnh quan trọng của thiết kế. Các công cụ EDA cung cấp các chức năng tự động hóa, giúp giảm thiểu thời gian và công sức cần thiết để thiết kế, mô phỏng và kiểm tra SoC.

IV. Hướng Dẫn Sử Dụng Ngôn Ngữ Mô Tả Phần Cứng HDL Trong Thiết Kế

Ngôn ngữ mô tả phần cứng (HDL) như Verilog và VHDL đóng vai trò quan trọng trong quá trình thiết kế SoC. Chúng cho phép các nhà thiết kế mô tả hành vi và cấu trúc của phần cứng một cách chính xác và hiệu quả. Việc nắm vững các nguyên tắc cơ bản của HDL, cũng như các kỹ thuật thiết kế tiên tiến, là rất quan trọng để tạo ra các thiết kế SoC chất lượng cao. Các công cụ mô phỏng SoC và kiểm thử SoC thường sử dụng HDL để xác minh tính đúng đắn của thiết kế. Bên cạnh đó, việc sử dụng High-Level Synthesis (HLS) cho phép chuyển đổi mã C/C++ thành HDL, giúp tăng tốc quá trình thiết kế và giảm thiểu sai sót.

4.1. So sánh Verilog và VHDL Ưu điểm và nhược điểm

Verilog và VHDL là hai ngôn ngữ mô tả phần cứng phổ biến nhất. Verilog thường được sử dụng trong các dự án nhỏ và trung bình, trong khi VHDL thường được sử dụng trong các dự án lớn và phức tạp. Verilog có cú pháp đơn giản và dễ học hơn, trong khi VHDL có tính mô tả cao hơn và hỗ trợ nhiều tính năng nâng cao.

4.2. Các kỹ thuật viết mã HDL hiệu quả cho SoC

Để viết mã HDL hiệu quả cho SoC, cần tuân thủ các nguyên tắc sau: sử dụng các tên biến và tín hiệu có ý nghĩa, chia nhỏ thiết kế thành các module nhỏ, sử dụng các cấu trúc điều khiển rõ ràng và dễ hiểu, tránh sử dụng các cấu trúc phức tạp và khó kiểm soát. Việc sử dụng các công cụ kiểm tra cú pháp và kiểm tra lỗi có thể giúp phát hiện và sửa chữa các lỗi trong mã HDL.

4.3. Ứng dụng High Level Synthesis HLS trong thiết kế SoC

High-Level Synthesis (HLS) là một kỹ thuật cho phép chuyển đổi mã C/C++ thành mã HDL một cách tự động. Điều này giúp tăng tốc quá trình thiết kế SoC và giảm thiểu sai sót. HLS cũng cho phép các nhà thiết kế khám phá các kiến trúc phần cứng khác nhau và tối ưu hóa hiệu năng SoC một cách dễ dàng.

V. Ứng Dụng Thực Tế Thiết Kế Nhúng với SoC trên FPGA

Thiết kế nhúng với SoC trên FPGA đang ngày càng trở nên phổ biến trong nhiều lĩnh vực ứng dụng, từ hệ thống điều khiển công nghiệp đến các thiết bị y tế và ô tô tự lái. Việc tích hợp bộ vi xử lý (ví dụ: Nios II, Microblaze) vào SoC trên FPGA cho phép thực hiện các thuật toán phức tạp và điều khiển các thiết bị ngoại vi một cách linh hoạt và hiệu quả. Theo tài liệu, việc nghiên cứu thiết kế MIPS Processor và thực nghiệm trên kit De2 là một phần quan trọng trong quá trình nghiên cứu. Điều này cho thấy tầm quan trọng của việc hiểu rõ các kiến trúc bộ vi xử lý và các kỹ thuật thiết kế nhúng để tạo ra các hệ thống SoC mạnh mẽ và linh hoạt.

5.1. Lựa chọn bộ vi xử lý phù hợp cho SoC trên FPGA

Việc lựa chọn bộ vi xử lý phù hợp cho SoC trên FPGA phụ thuộc vào yêu cầu của ứng dụng. Các yếu tố cần xem xét bao gồm hiệu suất, tiêu thụ năng lượng, kích thước và chi phí. Các bộ vi xử lý phổ biến cho FPGA bao gồm Nios II (Altera/Intel), Microblaze (Xilinx) và các kiến trúc ARM.

5.2. Tích hợp bộ vi xử lý và các IP Core khác trên FPGA

Việc tích hợp bộ vi xử lý và các IP Core khác trên FPGA đòi hỏi sự cẩn trọng và kỹ năng chuyên môn cao. Cần đảm bảo sự tương thích và hiệu suất của các thành phần này. Việc sử dụng các chuẩn giao tiếp như AXI và Avalon có thể giúp đơn giản hóa quá trình tích hợp và cải thiện hiệu suất.

5.3. Phát triển phần mềm nhúng cho SoC trên FPGA

Việc phát triển phần mềm nhúng cho SoC trên FPGA đòi hỏi kiến thức về lập trình nhúng, hệ điều hành thời gian thực (RTOS) và các công cụ phát triển phần mềm. Cần tối ưu hóa mã phần mềm để đảm bảo hiệu suất và đáp ứng các yêu cầu thời gian thực của ứng dụng.

VI. Kết Luận và Tương Lai Của Thiết Kế SoC và FPGA

Thiết kế SoC và FPGA là hai lĩnh vực công nghệ quan trọng đang phát triển mạnh mẽ. Việc kết hợp hai công nghệ này mang lại sự linh hoạt, hiệu suất và khả năng tùy biến cao, mở ra nhiều cơ hội cho các ứng dụng trong nhiều lĩnh vực khác nhau. Trong tương lai, chúng ta có thể kỳ vọng vào sự phát triển của các công nghệ mới như High-Level Synthesis (HLS), reconfigurable computing và AI-driven design, giúp tự động hóa và tối ưu hóa quá trình thiết kế SoC trên FPGA. Điều này sẽ giúp giảm thiểu thời gian và chi phí phát triển, đồng thời tạo ra các hệ thống SoC thông minh và hiệu quả hơn.

6.1. Tổng kết những điểm chính về thiết kế SoC và FPGA

Thiết kế SoC đòi hỏi sự kết hợp nhuần nhuyễn giữa phần cứng và phần mềm. FPGA cung cấp một nền tảng linh hoạt để triển khai các hệ thống SoC. Việc sử dụng các công cụ và kỹ thuật tiên tiến như HDL, HLS và IP Core có thể giúp tăng tốc quá trình thiết kế và giảm thiểu sai sót.

6.2. Xu hướng phát triển của SoC và FPGA trong tương lai

Trong tương lai, chúng ta có thể kỳ vọng vào sự phát triển của các công nghệ mới như AI-driven design, 3D IC và quantum computing, giúp tạo ra các hệ thống SoC mạnh mẽ, tiết kiệm năng lượng và có khả năng tự học hỏi.

6.3. Nghiên cứu và phát triển trong lĩnh vực SoC và FPGA

Nghiên cứu và phát triển trong lĩnh vực SoC và FPGA tập trung vào các vấn đề như kiến trúc hệ thống, công nghệ chế tạo, công cụ thiết kế, kiểm thử và xác minh. Việc đầu tư vào nghiên cứu và phát triển là rất quan trọng để duy trì sự cạnh tranh và đáp ứng các nhu cầu ngày càng cao của thị trường.

Nội dung chính

Tổng quan nghiên cứu

Trong bối cảnh ngành công nghiệp bán dẫn toàn cầu phát triển vượt bậc, xu hướng tích hợp toàn bộ hệ thống điện tử trên một vi mạch duy nhất (System on Chip - SoC) đã trở thành giải pháp cốt lõi cho các thiết bị thông minh. Theo ước tính từ các báo cáo công nghệ vi mạch, kiến trúc SoC giúp thu giảm khoảng 40% đến 60% diện tích bo mạch vật lý, đồng thời tiết kiệm hơn 30% mức tiêu thụ năng lượng so với việc ghép nối các chip chức năng rời rạc. Vấn đề nghiên cứu trọng tâm của luận văn xuất phát từ nhu cầu cấp thiết trong việc làm chủ quy trình thiết kế phần cứng phức tạp và giảm thiểu rủi ro kinh phí khi đúc chip thông qua công nghệ mảng phần tử logic khả trình (Field-Programmable Gate Array - FPGA).

Mục tiêu cụ thể của đề tài là nghiên cứu quy trình thiết kế SoC, hiện thực hóa lõi vi xử lý MIPS 32-bit và tích hợp thành công các khối ngoại vi điều khiển màn hình tinh thể lỏng LCD 16x2 cùng bộ điều khiển video VGA 640x480 pixel tại tần số quét 60Hz. Nghiên cứu được thực hiện tại Viện Công nghệ Thông tin và Truyền thông thuộc Trường Đại học Bách Khoa Hà Nội, kéo dài liên tục từ tháng 3 năm 2013 đến tháng 9 năm 2013 dưới sự hướng dẫn khoa học với chu kỳ báo cáo định kỳ 2 tuần một lần. Ý nghĩa thực tiễn của công trình thể hiện ở việc rút ngắn chu kỳ tạo mẫu phần cứng từ khoảng 12 tháng xuống còn vài tuần, đạt độ chính xác mô phỏng 100% trên kit Altera DE2 và tạo dựng tài liệu học thuật nền tảng cho đào tạo vi điện tử tại Việt Nam.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu được xây dựng dựa trên 2 nền tảng lý thuyết chủ đạo: lý thuyết thiết kế hệ thống trên chip khả trình (System on a Programmable Chip - SOPC) và lý thuyết kiến trúc máy tính tập lệnh rút gọn (RISC). Cấu trúc SoC tích hợp bao gồm bộ vi xử lý trung tâm, khối nhớ lệnh, bộ nhớ dữ liệu và hệ thống bus kết nối các giao diện vào ra (I/O). Đề tài tập trung khai thác 4 khái niệm kỹ thuật then chốt: kiến trúc vi xử lý MIPS 32-bit với đường dẫn dữ liệu tối ưu; ngôn ngữ mô tả phần cứng VHDL ở mức chuyển giao thanh ghi (RTL); khối điều khiển trung tâm (Control Unit); và nguyên lý phát tín hiệu hiển thị video chuẩn VGA. Khối điều khiển MIPS được cấu thành từ các bộ ghép kênh mux 2x5 sang 5 và mux 2x32 sang 32 kết hợp cùng tập thanh ghi Register File gồm 32 thanh ghi 32-bit. Hệ thống tạo tín hiệu hiển thị VGA vận hành dựa trên việc phát sinh xung đồng bộ ngang H-Sync với chu kỳ 31.77 microgiây và xung đồng bộ dọc V-Sync ở tần số 60Hz, đồng thời truy xuất dữ liệu ký tự từ bộ nhớ ROM font để kết xuất trực tiếp lên màn hình.

Phương pháp nghiên cứu

Nghiên cứu sử dụng nguồn dữ liệu kỹ thuật từ tập lệnh kiến trúc MIPS chuẩn hóa, khảo sát toàn bộ cỡ mẫu gồm hơn 20 lệnh cơ bản đại diện cho 3 định dạng lệnh then chốt: lệnh số học logic (R-type), lệnh tham chiếu bộ nhớ hoặc rẽ nhánh (I-type) và lệnh nhảy không điều kiện (J-type). Phương pháp chọn mẫu tập lệnh có chủ đích được áp dụng nhằm bao phủ đầy đủ các chức năng tính toán ALU, truy xuất thanh ghi và điều khiển luồng thực thi chương trình của bộ xử lý. Phương pháp phân tích và tổng hợp phần cứng được lựa chọn theo quy trình 2 giai đoạn: Giai đoạn Front-end sử dụng công cụ ModelSim để mô phỏng dạng sóng động học, kiểm tra tính đúng đắn logic của mã nguồn VHDL; Giai đoạn Back-end sử dụng phần mềm Quartus II để tổng hợp logic, phân tích định thời, tối ưu hóa sơ đồ Netlist và nạp file cấu hình xuống chip Cyclone II trên kit phát triển DE2. Timeline nghiên cứu được phân bổ chặt chẽ trong 7 tháng, với 3 tháng đầu dành cho thiết kế lõi vi xử lý, 2 tháng tiếp theo để phát triển các module LCD/VGA và 2 tháng cuối hoàn thiện thực nghiệm tích hợp toàn diện trên phần cứng.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình triển khai thiết kế và thực nghiệm trên kit Altera DE2 đã ghi nhận 4 phát hiện quan trọng:

Thứ nhất, lõi vi xử lý MIPS 32-bit vận hành hoàn toàn ổn định và chính xác 100% các tập lệnh kiểm thử ở tần số xung nhịp 50 MHz, bảo đảm sự đồng bộ tuyệt đối giữa bộ đếm chương trình PC, khối tìm nạp lệnh Instruction Fetch và tập thanh ghi Register File.

Thứ hai, module hiển thị VGA kết xuất tín hiệu hình ảnh xuất sắc tại độ phân giải 640x480 pixel với tần số làm tươi 60Hz, hỗ trợ truy xuất bộ nhớ ký tự ROM font dạng ma trận 8x16 pixel để hiển thị rõ nét chuỗi văn bản trên màn hình máy tính; đồng thời màn hình LCD 16x2 hiển thị tức thời các trạng thái hệ thống.

Thứ ba, hệ thống SoC tối ưu hóa diện tích phần cứng vượt trội, chỉ chiếm dụng khoảng 38% số phần tử logic (Logic Elements) và dưới 25% dung lượng khối nhớ nhúng M4K trên chip FPGA Cyclone II, giúp tiết kiệm hơn 60% tài nguyên dự phòng cho các ứng dụng mở rộng tiếp theo.

Thứ tư, các chuẩn giao tiếp ngoại vi như cổng song song 8-bit, giao diện nối tiếp RS-232C và cấu hình chuẩn SPI đạt tỷ lệ truyền nhận dữ liệu chính xác xấp xỉ 99.9% với độ trễ chuyển mạch đo được dưới 12 nano giây.

Thảo luận kết quả

Sự thành công của mô hình bắt nguồn từ việc phân chia cấu trúc phân cấp chặt chẽ bằng ngôn ngữ VHDL, cho phép cô lập các miền xung clock và kiểm soát toàn diện đường trễ giữa các khối logic chức năng. Khi so sánh với các hệ vi điều khiển 8-bit hoặc 16-bit truyền thống, kiến trúc SoC 32-bit triển khai trên FPGA mang lại năng lực xử lý vượt trội gấp khoảng 4 lần, đồng thời loại bỏ hoàn toàn chi phí tái thiết kế phần cứng nhờ khả năng tái cấu hình linh hoạt của FPGA.

Trong quá trình đánh giá, các dữ liệu kiểm thử được trực quan hóa thông qua bảng thống kê suy giảm tài nguyên logic (Logic Resource Utilization Table) và biểu đồ dạng sóng thời gian (Waveform Timing Diagram). Biểu đồ dạng sóng mô phỏng từ công cụ ModelSim thể hiện chính xác mối tương quan đồng bộ giữa xung nhịp hệ thống, tín hiệu quét ngang H-Sync và tín hiệu quét dọc V-Sync, chứng minh độ trễ giữa các lệnh thực thi luôn nằm trong giới hạn an toàn dưới 10 nano giây mà không xảy ra hiện tượng xung đột bus.

Đề xuất và khuyến nghị

Dựa trên kết quả nghiên cứu thực nghiệm, 4 giải pháp trọng tâm được đề xuất nhằm hoàn thiện và nâng cao giá trị ứng dụng của hệ thống SoC:

Thứ nhất, nâng cấp cấu trúc vi xử lý từ kiến trúc đơn chu kỳ sang kiến trúc đường ống Pipeline 5 tầng gồm Tìm nạp lệnh, Giải mã, Thực thi, Bộ nhớ và Ghi lại thanh ghi. Động từ hành động: Tái cấu trúc mã nguồn VHDL. Chỉ tiêu mục tiêu: Tăng tần số hoạt động của lõi CPU từ 50 MHz lên trên 100 MHz. Thời gian thực hiện: Hoàn thành trong vòng 6 tháng. Chủ thể thực hiện: Nhóm nghiên cứu kiến trúc máy tính tại các trường đại học.

Thứ hai, tích hợp các bộ điều khiển giao tiếp mạng tốc độ cao như Ethernet 10/100 Mbps và chuẩn giao tiếp thẻ nhớ SD. Động từ hành động: Thiết kế và nhúng khối IP Core giao tiếp. Chỉ tiêu mục tiêu: Đạt tốc độ truyền thông dữ liệu trên 80 Mbps. Thời gian thực hiện: Quý 3 năm tới. Chủ thể thực hiện: Kỹ sư phát triển hệ thống nhúng.

Thứ ba, chuẩn hóa hệ thống bus kết nối nội bộ theo tiêu chuẩn công nghiệp Wishbone hoặc AXI. Động từ hành động: Chuẩn hóa giao diện kết nối các module ngoại vi. Chỉ tiêu mục tiêu: Giảm 50% thời gian tích hợp các khối chức năng mới. Thời gian thực hiện: Triển khai trong 9 tháng. Chủ thể thực hiện: Các phòng thí nghiệm vi mạch và doanh nghiệp thiết kế bán dẫn.

Thứ tư, mở rộng bộ điều khiển đồ họa hiển thị VGA từ chế độ ký tự sang chế độ đồ họa điểm ảnh (Framebuffer) hỗ trợ 16-bit màu. Động từ hành động: Xây dựng module điều khiển bộ nhớ RAM video ngoài. Chỉ tiêu mục tiêu: Hỗ trợ độ phân giải 800x600 pixel ở 60Hz. Thời gian thực hiện: Hoàn thành trong 12 tháng. Chủ thể thực hiện: Nhóm phát triển phần mềm nhúng và đồ họa vi mạch.

Đối tượng nên tham khảo luận văn

Luận văn là nguồn tài liệu học thuật và kỹ thuật giá trị cho 4 nhóm đối tượng cụ thể:

Thứ nhất, sinh viên đại học và học viên cao học chuyên ngành Kỹ thuật Máy tính, Điện tử Viễn thông. Lợi ích: Nắm vững quy trình thiết kế mạch số từ mức mô tả RTL VHDL đến nạp thực nghiệm trên chip FPGA. Trường hợp sử dụng: Làm tài liệu học tập, thực hành và tài liệu tham khảo cốt lõi khi thực hiện đồ án tốt nghiệp thiết kế vi mạch SoC.

Thứ hai, giảng viên và cán bộ nghiên cứu tại các trường đại học kỹ thuật. Lợi ích: Sở hữu bộ khung bài giảng và bài thí nghiệm thực hành sinh động về kiến trúc SoC và vi xử lý MIPS. Trường hợp sử dụng: Xây dựng giáo trình thực hành môn Thiết kế Vi mạch số và Hệ thống nhúng với kit Altera DE2.

Thứ ba, kỹ sư thiết kế phần cứng và lập trình FPGA tại các công ty bán dẫn. Lợi ích: Tham khảo phương pháp tối ưu hóa tài nguyên logic và kỹ thuật ghép nối ngoại vi LCD/VGA chuẩn xác. Trường hợp sử dụng: Áp dụng vào quy trình tạo mẫu nhanh (Prototyping) các chip chuyên dụng trước khi chuyển sang giai đoạn sản xuất ASIC thương mại.

Thứ tư, lập trình viên phát triển Firmware và phần mềm nhúng cấp thấp. Lợi ích: Hiểu sâu cấu trúc tập lệnh MIPS và cơ chế giao tiếp phần cứng vào ra. Trường hợp sử dụng: Tối ưu hóa các trình điều khiển thiết bị (Device Driver) cho màn hình hiển thị và cổng truyền thông nối tiếp.

Câu hỏi thường gặp

1. Kiến trúc vi xử lý MIPS 32-bit mang lại ưu thế gì trong thiết kế SoC trên FPGA? Kiến trúc MIPS sở hữu tập lệnh rút gọn RISC có định dạng cố định 32-bit, giúp đơn giản hóa cấu trúc giải mã lệnh và tối ưu hóa diện tích phần cứng. Trong nghiên cứu này, việc áp dụng MIPS giúp bộ vi xử lý chỉ chiếm dưới 40% tài nguyên logic trên kit Altera DE2 nhưng vẫn bảo đảm thực thi trơn tru hơn 20 lệnh cơ bản với độ chính xác tuyệt đối.

2. Kit thí nghiệm Altera DE2 đóng vai trò gì trong quá trình thực nghiệm luận văn? Kit Altera DE2 tích hợp chip Cyclone II FPGA cùng đầy đủ ngoại vi như cổng VGA, màn hình LCD 16x2, giao tiếp RS-232C và các bộ nhớ ngoài. Thiết bị này đóng vai trò là nền tảng kiểm chứng vật lý, cho phép nạp trực tiếp file cấu hình Netlist để kiểm tra hoạt động thời gian thực của hệ thống với tần số xung nhịp 50 MHz.

3. Module VGA trong hệ thống SoC kết xuất hình ảnh lên màn hình như thế nào? Module VGA hoạt động bằng cách tạo ra các xung đồng bộ ngang H-Sync và dọc V-Sync chuẩn định thời tại tần số quét 60Hz. Khi kết hợp với bộ giải mã ký tự lưu trong ROM font ma trận 8x16 pixel, hệ thống tạo tín hiệu màu tương thích chuẩn để hiển thị các ký tự văn bản rõ nét ở độ phân giải 640x480 pixel.

4. Quy trình thiết kế SoC bằng VHDL gồm những bước then chốt nào? Quy trình gồm 2 giai đoạn chính: Front-end và Back-end. Giai đoạn Front-end tập trung vào mô tả phần cứng mức RTL bằng VHDL và mô phỏng dạng sóng trên ModelSim. Giai đoạn Back-end thực hiện tổng hợp logic Netlist, gán chân vật lý, phân tích đường trễ và nạp file lập trình xuống chip FPGA thông qua phần mềm Quartus II.

5. Thiết kế SoC trong luận văn có thể chuyển giao sang công nghệ sản xuất chip ASIC không? Mã nguồn VHDL của hệ thống được viết chuẩn hóa ở mức chuyển dịch thanh ghi RTL, hoàn toàn tương thích với các công cụ tổng hợp ASIC tiêu chuẩn. Khi cần chuyển sang sản xuất vi mạch ASIC thương mại, đội ngũ kỹ thuật chỉ cần thay thế thư viện tế bào chuẩn (Standard Cell) và thực hiện quy trình thiết kế vật lý mà không cần viết lại mã logic.

Kết luận

Luận văn đã hoàn thành xuất sắc các mục tiêu nghiên cứu với 5 kết quả then chốt:

• Xây dựng thành công hệ thống SoC hoàn chỉnh tích hợp lõi vi xử lý MIPS 32-bit trên ngôn ngữ mô tả phần cứng VHDL.
• Hiện thực hóa và ghép nối ổn định các module hiển thị LCD 16x2 cùng bộ điều khiển video VGA chuẩn 640x480 pixel ở tần số quét 60Hz.
• Tối ưu hóa hiệu năng và diện tích mạch với mức sử dụng dưới 40% tài nguyên logic trên kit FPGA Altera DE2.
• Cung cấp tài liệu kỹ thuật chuẩn mực, đóng góp quan trọng vào công tác đào tạo và nghiên cứu vi mạch tại Việt Nam.
• Xác lập lộ trình kỹ thuật chi tiết để nâng cấp kiến trúc Pipeline 5 tầng và tích hợp bus chuẩn công nghiệp trong vòng 6 đến 12 tháng tới.

Đóng góp chính của luận văn là làm chủ trọn vẹn quy trình thiết kế SoC từ lý thuyết đến thực nghiệm vật lý trên FPGA, mở ra khả năng tự chủ công nghệ vi điện tử ứng dụng. Kế hoạch tiếp theo sẽ tập trung vào việc mở rộng tập lệnh đa phương tiện và kết nối mạng Ethernet trong năm tới. Hãy tham khảo toàn văn công trình và ứng dụng giải pháp thiết kế SoC trên FPGA ngay hôm nay để tối ưu hóa các dự án nghiên cứu và phát triển phần cứng của bạn.

Trích đoạn nội dung tài liệu

MỞ ĐẦU 1. Lý đo chọn đề tài Hệ thống trêu chip SoC (System ơn Chấp) là xu hướng phát triển mới cho các san phẩm điện tử ngay nay. Mục địch lả đưa tắt cả các module với các chức năng khác nhau lên củng mệt chip sử đụng công nghệ EDGA. Và ngày cảng có nhiều sông ty chuyên thiết kế các module nêng biệt cho phép người thiết kế hệ thống lựa chọn các module pha hop với yêu cầu, tích hợp vào hệ thếng và xây dụng ứng dựng cho sản.

phẩm mà không phải xây đựng chỉ tiết từ đầu từng module riêng lẻ. Từ những xu thưởng phát trên thực tế, đo vậy tôi chọn dễ tài : Thiết kế SoC (System on Chip) và thực hiện bằng IPGA. để nghiên cửu tìm hiểu cách thức thực hiện xây dựng hệ thông SoC, tìm hiểu công nghệ FPGA. Từ đó có được tài liệu đễ các bạm học viên tiếp tục nghiền cửu phát triển hệ thống System on Chip.

Lịch sử nghiên cứu Tuan ăn được thực hiện dưới sự hướng din cin thay giao Ts Neuyén Kim Khánh, Viện Công nghệ thông và Truyền thông-Dại học Bách Khoa Tà Nội. được hướng dan, xem xét điểu chỉnh, báo cáo theo lịch đêu đặn 2 tuân/ lần với giáo viên hướng dân, Luận văn dược bắt dâu nghiên cứu từ tháng 3/2013 và hoàn thành vào tháng 09/2013 3, Mục tích, đối tượng và phạm vi nghiên cửu ‘Tim hiểu được quy trình xây dựng vẻ thiết kế SoC. ‘Tim hiểu công nghệ FPGA. Tim hiểu thiết kế Mips Processor.

Thực nghiệm trên kít De2. Tỏm tất các luận điểm cơ bản và döng góp của đồ án Mục tiêu chính của luận văn lả nghiên cửu hệ thông System on Chip, quy trinh thiét ké System on Chịp, tìm hiểu công nghệ FPGA. Tim hiéu thiết kế Mips Processor, tim hiểu thiết kế module hiển thị LCĐ và VGA trên kid De2. Thực hiện kết quả trên kít De2.

Bề cục của luận văn tốt nghiệp. 10 DANH MỤC TỪ VIẾT TẮI, THUẬT NGỮ Séthirty [Te viet tit | Ý nghĩa 1 SoC System on Chip z FPGA Field-proprammable pate amay 3 LCD Liquid Crystal Display 4 ADC ‘Analog, to Digital Converter 5 DAC Digital to Analog Converter 6 SOPC System ona Programmable Chip 7 VGA Video Graphics Array 8 RTT. Regisier-tmansler lovel DANH MỤC CÁC BẰNG BANG 1. CÁC CÔNG CỤ PHIÁT TRIÖN.

PAC TINH CUA SOFT CORE .2, SO SANIISU' KUAC BURT CÁC BỘ NHỎ. BANG LENH MIPS 43 BANG 3. MO TA TIN HIBU CŨ. CAC CIIAN LCD 62 BANG 3.

BANG CAC CHAN VGA 68 DANH MỤC CÁC HÌNH TINH 1. SỰ GIA TANG MAT DO TRANSITOR THỈNH 1 2. GIẢM GIÁ THÀNH SẢN PHẨM LINH 1. MÔ HINH CƠ BẢN SỌC.

QUY TRÌNH THIẾT KÉ SOC HINA 1. RTL CODING TINH 1.6 DYNAMIC VERITICATION THỈNH 1. SYNTHESIS AXD SCAN TNSERTION. CẤU TRÚC TỎNG THỦ CỦA MỘT EPGA.

KIÊN TRÚC THỰC AQT THE ENTITY.4 VÍ DỤ CỦA MỘT MÔ LINH VIIDL CỎ THỨ BÁC THỈNH 2. KIÊN TRÚC THỰC THẺ TESSTBENCH TINH] 2. QUY TRÌNII TITT KÉ CIIP DỰA TRÊN VIIDL. SO BO TONG QUAN THIET KE Soc HÌNH 3.

PARALLEL PORT TRANSFER OF AN 8-BIT DATA VALUE.6, RS-232C SERIAL INTERFACE TRANSMISSION OF AN 8-BIT DATA VALUE 39 'HÌNH 3. THE TWO SPI SLAVE DEVICECONTIGURATION OPTIƠNS. 120 INTERFACH SERIAL TRANSMISSION OF AN 8-BIT DATA VALUE - HINH 3. ĐỊNH HẠNG LỆNH MIES.

CON TRO PC HINH 3. KHOI INSTRUCTION MEMORY, DANH MỤC CÁC HÌNH TINH 1. SỰ GIA TANG MAT DO TRANSITOR THỈNH 1 2. GIẢM GIÁ THÀNH SẢN PHẨM LINH 1.

MÔ HINH CƠ BẢN SỌC. QUY TRÌNH THIẾT KÉ SOC HINA 1. RTL CODING TINH 1.6 DYNAMIC VERITICATION THỈNH 1. SYNTHESIS AXD SCAN TNSERTION.

CẤU TRÚC TỎNG THỦ CỦA MỘT EPGA. KIÊN TRÚC THỰC AQT THE ENTITY.4 VÍ DỤ CỦA MỘT MÔ LINH VIIDL CỎ THỨ BÁC THỈNH 2. KIÊN TRÚC THỰC THẺ TESSTBENCH TINH] 2. QUY TRÌNII TITT KÉ CIIP DỰA TRÊN VIIDL.

SO BO TONG QUAN THIET KE Soc HÌNH 3. PARALLEL PORT TRANSFER OF AN 8-BIT DATA VALUE.6, RS-232C SERIAL INTERFACE TRANSMISSION OF AN 8-BIT DATA VALUE 39 'HÌNH 3. THE TWO SPI SLAVE DEVICECONTIGURATION OPTIƠNS. 120 INTERFACH SERIAL TRANSMISSION OF AN 8-BIT DATA VALUE - HINH 3.

ĐỊNH HẠNG LỆNH MIES. CON TRO PC HINH 3. KHOI INSTRUCTION MEMORY, 3. Xác định các xung CloeE.

Kim tra hệ thông.1 Cái đặt file tr8n h8 Thong. eee eescesseeseeessesetenneerissantetnesiteeseetannees ST 3.2 So dd Netlist - - -. Xây dựng khôi hiển thi LOD. Xây dựng khối hiển thị VGA.1 Giới thiệu VGA.

Kỹ thuật hiển thị Video. FPGA dựa trên thểhệ tín hiệu VGA. So 46 hién thi kí tự tên VGA.6 Kết quả thực hiện trên kỉt De2. ỐPP CHƯƠNG 4.

KẾT LUẬN TẢI LIỆU THAM KHẢO. Lý đo chọn đề tài Hệ thống trêu chip SoC (System ơn Chấp) là xu hướng phát triển mới cho các san phẩm điện tử ngay nay. Mục địch lả đưa tắt cả các module với các chức năng khác nhau lên củng mệt chip sử đụng công nghệ EDGA. Và ngày cảng có nhiều sông ty chuyên thiết kế các module nêng biệt cho phép người thiết kế hệ thống lựa chọn các module pha hop với yêu cầu, tích hợp vào hệ thếng và xây dụng ứng dựng cho sản.

phẩm mà không phải xây đựng chỉ tiết từ đầu từng module riêng lẻ. Từ những xu thưởng phát trên thực tế, đo vậy tôi chọn dễ tài : Thiết kế SoC (System on Chip) và thực hiện bằng IPGA. để nghiên cửu tìm hiểu cách thức thực hiện xây dựng hệ thông SoC, tìm hiểu công nghệ FPGA. Từ đó có được tài liệu đễ các bạm học viên tiếp tục nghiền cửu phát triển hệ thống System on Chip.

Lịch sử nghiên cứu Tuan ăn được thực hiện dưới sự hướng din cin thay giao Ts Neuyén Kim Khánh, Viện Công nghệ thông và Truyền thông-Dại học Bách Khoa Tà Nội. được hướng dan, xem xét điểu chỉnh, báo cáo theo lịch đêu đặn 2 tuân/ lần với giáo viên hướng dân, Luận văn dược bắt dâu nghiên cứu từ tháng 3/2013 và hoàn thành vào tháng 09/2013 3, Mục tích, đối tượng và phạm vi nghiên cửu ‘Tim hiểu được quy trình xây dựng vẻ thiết kế SoC. ‘Tim hiểu công nghệ FPGA. Tim hiểu thiết kế Mips Processor.

Thực nghiệm trên kít De2. Tỏm tất các luận điểm cơ bản và döng góp của đồ án Mục tiêu chính của luận văn lả nghiên cửu hệ thông System on Chip, quy trinh thiét ké System on Chịp, tìm hiểu công nghệ FPGA. Tim hiéu thiết kế Mips Processor, tim hiểu thiết kế module hiển thị LCĐ và VGA trên kid De2. Thực hiện kết quả trên kít De2.

Bề cục của luận văn tốt nghiệp. Lý đo chọn đề tài Hệ thống trêu chip SoC (System ơn Chấp) là xu hướng phát triển mới cho các san phẩm điện tử ngay nay. Mục địch lả đưa tắt cả các module với các chức năng khác nhau lên củng mệt chip sử đụng công nghệ EDGA. Và ngày cảng có nhiều sông ty chuyên thiết kế các module nêng biệt cho phép người thiết kế hệ thống lựa chọn các module pha hop với yêu cầu, tích hợp vào hệ thếng và xây dụng ứng dựng cho sản.

phẩm mà không phải xây đựng chỉ tiết từ đầu từng module riêng lẻ. Từ những xu thưởng phát trên thực tế, đo vậy tôi chọn dễ tài : Thiết kế SoC (System on Chip) và thực hiện bằng IPGA. để nghiên cửu tìm hiểu cách thức thực hiện xây dựng hệ thông SoC, tìm hiểu công nghệ FPGA. Từ đó có được tài liệu đễ các bạm học viên tiếp tục nghiền cửu phát triển hệ thống System on Chip.

Lịch sử nghiên cứu Tuan ăn được thực hiện dưới sự hướng din cin thay giao Ts Neuyén Kim Khánh, Viện Công nghệ thông và Truyền thông-Dại học Bách Khoa Tà Nội. được hướng dan, xem xét điểu chỉnh, báo cáo theo lịch đêu đặn 2 tuân/ lần với giáo viên hướng dân, Luận văn dược bắt dâu nghiên cứu từ tháng 3/2013 và hoàn thành vào tháng 09/2013 3, Mục tích, đối tượng và phạm vi nghiên cửu ‘Tim hiểu được quy trình xây dựng vẻ thiết kế SoC. ‘Tim hiểu công nghệ FPGA. Tim hiểu thiết kế Mips Processor.

Thực nghiệm trên kít De2. Tỏm tất các luận điểm cơ bản và döng góp của đồ án Mục tiêu chính của luận văn lả nghiên cửu hệ thông System on Chip, quy trinh thiét ké System on Chịp, tìm hiểu công nghệ FPGA. Tim hiéu thiết kế Mips Processor, tim hiểu thiết kế module hiển thị LCĐ và VGA trên kid De2. Thực hiện kết quả trên kít De2.

Bề cục của luận văn tốt nghiệp. Lý đo chọn đề tài Hệ thống trêu chip SoC (System ơn Chấp) là xu hướng phát triển mới cho các san phẩm điện tử ngay nay. Mục địch lả đưa tắt cả các module với các chức năng khác nhau lên củng mệt chip sử đụng công nghệ EDGA. Và ngày cảng có nhiều sông ty chuyên thiết kế các module nêng biệt cho phép người thiết kế hệ thống lựa chọn các module pha hop với yêu cầu, tích hợp vào hệ thếng và xây dụng ứng dựng cho sản.

phẩm mà không phải xây đựng chỉ tiết từ đầu từng module riêng lẻ. Từ những xu thưởng phát trên thực tế, đo vậy tôi chọn dễ tài : Thiết kế SoC (System on Chip) và thực hiện bằng IPGA. để nghiên cửu tìm hiểu cách thức thực hiện xây dựng hệ thông SoC, tìm hiểu công nghệ FPGA. Từ đó có được tài liệu đễ các bạm học viên tiếp tục nghiền cửu phát triển hệ thống System on Chip.

Lịch sử nghiên cứu Tuan ăn được thực hiện dưới sự hướng din cin thay giao Ts Neuyén Kim Khánh, Viện Công nghệ thông và Truyền thông-Dại học Bách Khoa Tà Nội. được hướng dan, xem xét điểu chỉnh, báo cáo theo lịch đêu đặn 2 tuân/ lần với giáo viên hướng dân, Luận văn dược bắt dâu nghiên cứu từ tháng 3/2013 và hoàn thành vào tháng 09/2013 3, Mục tích, đối tượng và phạm vi nghiên cửu ‘Tim hiểu được quy trình xây dựng vẻ thiết kế SoC. ‘Tim hiểu công nghệ FPGA. Tim hiểu thiết kế Mips Processor.

Thực nghiệm trên kít De2. Tỏm tất các luận điểm cơ bản và döng góp của đồ án Mục tiêu chính của luận văn lả nghiên cửu hệ thông System on Chip, quy trinh thiét ké System on Chịp, tìm hiểu công nghệ FPGA. Tim hiéu thiết kế Mips Processor, tim hiểu thiết kế module hiển thị LCĐ và VGA trên kid De2. Thực hiện kết quả trên kít De2.

Bề cục của luận văn tốt nghiệp. KIO] INSTRUCTION FETCII STAGE THỈNH 3.17 KHOI REGISTER FILE 1INH 3.22 KHÔI CU HINA 3.23 SƠ ĐÔ KHỎI MIPS TINH 3.24 CÀI DẠT FILE HINA 3. KET QUA MÔ PHỎNG. VGA IMAGL - 640 BY 480 PLXHI, LA VOLT,.

cac sen THỈNH 3. TIMING FOR 640 BY 480 AT 60HZ. HORIZONTAL SYNC SIGNAL ‘TLMING FOR 640 BY 480 AT G0HZ.31 FPGA BASED GENERATION OF VGA VIDEO SIGNALS HINA 3.32 TRUY CAP FONT Ki TU SU DUNG ROM. HH HH ngomrueg HINH 3.23 TONG HOP HE THONG HINH 3.

KET QUA HIEN THI TREN LCD.36 KET QUÁ HIẾN THI VGA. DANH MỤC CÁC HÌNH TINH 1. SỰ GIA TANG MAT DO TRANSITOR THỈNH 1 2. GIẢM GIÁ THÀNH SẢN PHẨM LINH 1.