Giáo Trình Kỹ Thuật Vi Xử Lý – Vi Điều Khiển 8051

Tổng quan về giáo trình

Giáo trình Kỹ thuật Vi xử lý là tài liệu học thuật được biên soạn phục vụ học phần kỹ thuật vi xử lý trong chương trình đào tạo kỹ sư và cử nhân thuộc các nhóm ngành Kỹ thuật Điện tử, Kỹ thuật Máy tính, Tự động hóa và Công nghệ Thông tin. Môn học giữ vị trí nền tảng, làm cầu nối giữa khối kiến thức kỹ thuật số cơ sở và các học phần thiết kế hệ thống nhúng chuyên sâu.

Mục tiêu học tập của giáo trình nhằm trang bị cho người học:

  • Hiểu rõ cấu trúc phần cứng, nguyên lý vận hành của hệ vi xử lý từ mức vi mạch tích hợp quy mô lớn (LSI, VLSI) đến quy trình nhận lệnh, giải mã và thực thi lệnh của đơn vị xử lý trung tâm (CPU).
  • Nắm vững cấu trúc phần cứng, bản đồ phân bố bộ nhớ, hệ thống chân tín hiệu và thanh ghi chức năng đặc biệt của vi điều khiển 8051.
  • Sử dụng thành thạo tập lệnh hợp ngữ (Assembly) để phát triển chương trình điều khiển, xử lý dữ liệu số học, logic và định thời.
  • Rèn luyện kỹ năng tính toán, phân vùng địa chỉ và thiết kế mạch phần cứng ghép nối vi điều khiển với các bộ nhớ mở rộng (EPROM, SRAM) và ngoại vi thông qua IC giải mã địa chỉ.

Cấu trúc giáo trình gồm 5 chương chính, phát triển theo tiến trình từ nguyên lý chung đến nghiên cứu sâu trên cấu trúc vi điều khiển 8051 kinh điển, sau đó mở rộng sang cấu trúc vi xử lý tiên tiến ARM. Điểm đặc sắc của tài liệu là phương pháp trình bày cô đọng, gắn liền giữa mô hình lý thuyết vi mạch, bảng tra cứu tập lệnh chi tiết (255 lệnh), các cấu trúc mạch giao tiếp vật lý và sơ đồ giải thuật phần mềm cụ thể.

Nội dung kiến thức cốt lõi

+-------------------------------------------------------------------------------+
|                        CHƯƠNG TRÌNH KỸ THUẬT VI XỬ LÝ                         |
+-----------------------------------+-------------------------------------------+
| Chương 1: Tổng quan VXL & Hệ VXL  | LSI/VLSI, 8086/6800, Chu trình lệnh       |
| Chương 2: Vi điều khiển 8051      | 40 chân, RAM/ROM, 255 tập lệnh, Ghép IC   |
| Chương 3: Timer & Nối tiếp 8051   | Timer 0/1, TMOD, TCON, SCON, SBUF, PCON   |
| Chương 4: Lập trình ngắt 8051     | 6 nguồn ngắt, 2 mức ưu tiên, IE           |
| Chương 5: Bộ vi xử lý ARM         | Kiến trúc vi xử lý 32-bit hiện đại        |
+-----------------------------------+-------------------------------------------+

Các chương và chủ đề chính

Nội dung học thuật của giáo trình được triển khai qua 5 chương cụ thể:

  • Chương 1: Tổng quan về bộ vi xử lý và hệ vi xử lý Trình bày khái niệm bộ vi xử lý chế tạo theo công nghệ LSI đến VLSI; phân loại bộ vi xử lý đa năng (như Intel 8086/8088, Motorola 6800) và vi điều khiển tích hợp; phân tích cấu trúc khối giải mã lệnh, khối điều khiển, mạch phối ghép bus; phân lớp phần mềm hệ thống (ROM, RAM, hệ điều hành và chương trình ứng dụng); mô tả chu trình vận hành (nhận lệnh qua bus địa chỉ/điều khiển, giải mã mã lệnh, thực thi lệnh); quy trình 4 bước thiết kế hệ vi xử lý (phân tích nhiệm vụ, tổ chức phần cứng, xây dựng phần mềm, nạp chương trình và hiệu chỉnh).

  • Chương 2: Vi điều khiển 8051 Nghiên cứu toàn diện vi điều khiển họ 8051 đóng vỏ 40 chân: 4KB ROM nội, 128 byte RAM nội, 4 cổng xuất nhập 8-bit (Port 0 đến Port 3), 1 cổng nối tiếp, 2 bộ định thời 16-bit, 6 nguồn ngắt, không gian nhớ ngoài mở rộng 64KB cho chương trình và 64KB cho dữ liệu, 210 vị trí định địa chỉ bit, các mức tần số xung nhịp (11.0592 MHz, 12 MHz, 24 MHz). Chương này chi tiết hóa chức năng từng chân tín hiệu (P0 máng hở cần trở kéo 10kΩ, P1, P2, P3 tích hợp chức năng phụ như RxD, TxD, $\overline{\text{INT0}}$, $\overline{\text{INT1}}$, T0, T1, $\overline{\text{WR}}$, $\overline{\text{RD}}$, các chân $\overline{\text{PSEN}}$, $\overline{\text{EA}}$, ALE, RST, XTAL1/XTAL2), phân bố RAM nội (băng thanh ghi 00H-1FH, vùng định địa chỉ bit 20H-2FH, RAM đa dụng 30H-7FH), không gian ngăn xếp Stack (con trỏ SP), các IC nhớ mở rộng (EPROM họ 27x từ 2708 đến 27512, SRAM 6116, 6264, 62256, 62864), hệ thống thanh ghi đặc biệt (PSW, A, B, DPTR, SP) và toàn bộ 255 lệnh hợp ngữ.

  • Chương 3: Bộ đếm/định thời và truyền thông nối tiếp trong 8051 Mô tả hoạt động của 2 bộ Timer/Counter 16-bit (Timer 0: TL0, TH0; Timer 1: TL1, TH1) thông qua thanh ghi chế độ TMOD và thanh ghi điều khiển TCON; cấu hình cổng truyền thông nối tiếp thông qua thanh ghi SCON, bộ đệm SBUF và thanh ghi điều khiển nguồn PCON để thiết lập tốc độ baud.

  • Chương 4: Lập trình ngắt trong 8051 Phân tích cấu trúc ngắt của 8051 với 5 nguồn ngắt nội/ngoại chia thành 2 mức ưu tiên (Priority levels), điều khiển cho phép ngắt thông qua thanh ghi IE (Interrupt Enable) và lệnh trở về từ ngắt RETI.

  • Chương 5: Bộ vi xử lý ARM Giới thiệu kiến trúc phần cứng và cấu trúc vi xử lý RISC ARM, làm cơ sở nâng cao kiến thức từ vi điều khiển 8-bit sang hệ thống xử lý 32-bit.

Kiến thức nền tảng được xây dựng

Giáo trình cung cấp hệ thống lý thuyết chuẩn xác về kỹ thuật phần cứng và phần mềm:

  • Nguyên lý kiến trúc máy tính: Chu kỳ nhận lệnh (Fetch), giải mã (Decode), thực thi (Execute) của CPU; cấu trúc ghép nối 3 đường Bus (Bus địa chỉ, Bus dữ liệu, Bus điều khiển).
  • Tổ chức không gian nhớ: Phân biệt không gian nhớ chương trình (ROM/EPROM) và không gian nhớ dữ liệu (RAM/SRAM) nội và ngoại; cơ chế phân trang, phân vùng địa chỉ sử dụng các bit nhị phân cao ($A_{10} - A_{15}$) kết hợp IC giải mã 3 sang 8 (74HC138) để điều khiển đường chọn chip ($\overline{\text{CS}}$).
  • Cấu trúc thanh ghi trạng thái: Thanh ghi trạng thái chương trình (PSW - Program Status Word) gồm các cờ điều kiện: cờ nhớ chính (CY - D7H), cờ nhớ phụ (AC - D6H), cờ tràn (OV - D2H), cờ kiểm tra chẵn lẻ (P - D0H), cùng các bit chọn băng thanh ghi RS1 (D4H), RS0 (D3H) điều khiển 4 băng Bank 0 đến Bank 3.
  • 4 Chế độ định địa chỉ trong hợp ngữ: Địa chỉ tức thời (MOV A, #25), địa chỉ thanh ghi (MOV A, R0), địa chỉ trực tiếp (MOV A, 35H), địa chỉ gián tiếp qua thanh ghi (MOV A, @R0).

Kỹ năng phát triển

Thông qua nội dung tài liệu, người học được rèn luyện các kỹ năng kỹ thuật:

  • Kỹ năng lập trình hợp ngữ (Assembly): Viết và tối ưu hóa các chương trình xử lý số học (ADD, ADDC, SUBB, MUL AB, DIV AB), hiệu chỉnh thập phân BCD (DA), các phép toán logic (ANL, ORL, XRL, CPL, SWAP, quay bit RL, RR, RLC, RRC), các lệnh rẽ nhánh và vòng lặp (JZ, JNZ, DJNZ, CJNE, SJMP, LJMP).
  • Kỹ năng thiết kế phần cứng ghép nối: Tính toán số đường địa chỉ cho các IC nhớ dung lượng 1KB, 2KB, 4KB, 8KB, 16KB, 32KB, 64KB; lập bảng phân vùng địa chỉ logic; thiết kế sơ đồ mạch kết nối chân điều khiển ($\overline{\text{OE}}$, $\overline{\text{WR}}$, $\overline{\text{CS}}$) sử dụng IC giải mã 74HC138 và cổng logic cơ bản.
  • Kỹ năng điều khiển xuất nhập: Lập trình điều khiển trạng thái các cổng Port 0 đến Port 3 để giao tiếp với hệ thống hiển thị LED đơn, LED 7 đoạn (sử dụng chương trình con tạo độ trễ DELAY, lệnh hoán vị 4 bit SWAP A).

Phương pháp giảng dạy và học tập

Giáo trình được thiết kế theo phương pháp sư phạm tiếp cận từ lý thuyết cấu trúc phần cứng đến thực hành lập trình và thiết kế mạch:

[Khái niệm & Cấu trúc phần cứng] 
              ↓ 
[Tập lệnh & Chế độ định địa chỉ] 
              ↓ 
[Thuật toán & Khung chương trình Hợp ngữ] 
              ↓ 
[Thiết kế ghép nối phần cứng & Phân vùng bộ nhớ]

Phương pháp sư phạm và bài tập thực hành

Giáo trình triển khai bài giảng qua các ví dụ mã nguồn mẫu và sơ đồ mạch ghép nối cụ thể:

  • Bài toán lập trình điều khiển cổng I/O:

    • Chương trình dịch bit điều khiển chuỗi LED sáng tuần tự sử dụng lệnh quay trái thanh ghi RL A và gọi hàm trễ CALL DELAY.
    • Chương trình đếm và hiển thị ký số 0-9 ra cổng Port 2 sử dụng thanh ghi lặp R0 và lệnh giảm/nhảy DJNZ R0, TT1.
    • Chương trình đếm hiển thị 2 LED 7 đoạn từ 00 đến 99 kết hợp thanh ghi A, B, hàm hoán vị nibble SWAP A và hàm trễ lồng nhau (DJNZ 31, $ và DJNZ 30, DEL).
    • Chương trình kiểm tra trạng thái bit logic ngõ vào P1.0 bằng lệnh JNB ACC.0, NEXT1 để điều phối xuất dữ liệu từ thanh ghi R0 hoặc R1 ra Port 2.

  • Bài toán thiết kế phân vùng bộ nhớ ngoài:

    • Hệ thống bài tập xác định bảng phân vùng địa chỉ cho các tín hiệu chọn chip ($\overline{\text{CS}}$) dùng vi mạch giải mã 74HC138 với các chân điều khiển cho phép ($G_1, \overline{G_{2A}}, \overline{G_{2B}}$).
    • Thiết kế mạch ghép nối 8051 với 1 chip RAM 16KB ($2^{14}$ byte, 14 đường địa chỉ $A_0 - A_{13}$) và 2 chip RAM 8KB ($2^{13}$ byte, 13 đường địa chỉ $A_0 - A_{12}$), sử dụng 2 đường địa chỉ cao $A_{14}, A_{15}$ đưa vào bộ giải mã.
    • Phân vùng địa chỉ cho hệ thống gồm 2 chip RAM 8KB và 2 chip RAM 4KB; thiết kế mạch giải mã cho 4 chip RAM 2KB bắt đầu từ các địa chỉ xác định như C000H hoặc 4000H.

Hướng dẫn tự học và đánh giá

Người học tự đánh giá thông qua việc kiểm tra kết quả tính toán dung lượng ô nhớ, lập bản đồ phân bổ byte địa chỉ nhị phân ($A_{15} - A_0$) và phân tích trạng thái các cờ báo trong thanh ghi PSW sau khi thực thi từng câu lệnh hợp ngữ.

Điểm nổi bật và tính cập nhật của tài liệu

Tiêu chí Dữ kiện kỹ thuật trong tài liệu
Quy chuẩn thông số phần cứng 40 chân DIP; 128 byte RAM nội; 4KB ROM nội; 4 Port I/O 8-bit; 2 Timer 16-bit; tần số dao động 11.0592 MHz, 12 MHz, 24 MHz.
Phân loại tập lệnh toàn diện Tổng cộng 255 lệnh, phân chia thành: 139 lệnh 1 byte, 92 lệnh 2 byte, 24 lệnh 3 byte; thời gian thực thi từ 1 đến 4 chu kỳ máy.
Mở rộng phần cứng thực tế Cung cấp thông số dòng IC chuẩn: EPROM họ 27x (2708, 2716, 2732, 2764, 27128, 27256, 27512) và SRAM (6116, 6264, 62256, 62864).
Độ phủ kiến trúc vi xử lý Mở rộng phạm vi nghiên cứu từ kiến trúc 8-bit cổ điển (8051, 8086, 6800) sang họ vi xử lý hiện đại ARM tại Chương 5.

Tài liệu kết hợp giữa phân tích cấu trúc thanh ghi phần cứng (SFR) và hướng dẫn chi tiết các chỉ dẫn tiền xử lý hợp ngữ (ORG, EQU, BIT, END), giúp người học hình thành tư duy lập trình sát với phần cứng thực tế.

Đối tượng sử dụng giáo trình

  • Sinh viên đại học/cao đẳng: Sinh viên năm thứ hai hoặc năm thứ ba các chuyên ngành Kỹ thuật Điện, Điện tử - Viễn thông, Tự động hóa, Kỹ thuật Máy tính và Cơ điện tử đang học môn Kỹ thuật Vi xử lý hoặc Hệ vi điều khiển.
  • Kiến thức tiên quyết: Người học cần có kiến thức nền tảng về môn Kỹ thuật số (đại số logic Boolean, hệ đếm nhị phân/hexadecimal, bảng chân lý, các cổng logic cơ bản, Flip-Flop, vi mạch giải mã) và kiến thức cơ sở về cấu trúc máy tính.
  • Giảng viên chuyên ngành: Sử dụng làm đề cương bài giảng chuẩn, tài liệu hướng dẫn thực hành phòng lab vi xử lý, xây dựng ngân hàng đề thi tự luận và bài tập thiết kế mạch ghép nối bộ nhớ.
  • Kỹ sư và người tự học: Kỹ sư thiết kế phần cứng, lập trình viên hệ thống nhúng cần tra cứu nhanh tập lệnh hợp ngữ 8051, định dạng chân Port 3, cấu hình thanh ghi PSW, IE, TMOD, TCON, SCON và giải thuật ghép nối bộ nhớ ngoài.

Câu hỏi thường gặp (FAQ)

1. Giáo trình này phù hợp với ai?

Giáo trình được biên soạn phục vụ sinh viên khối kỹ thuật trình độ đại học, cao đẳng thuộc các ngành Điện tử, Viễn thông, Tự động hóa, Kỹ thuật Máy tính, cũng như kỹ thuật viên cần tài liệu tra cứu về vi điều khiển 8051 và vi xử lý ARM.

2. Cần kiến thức nền nào để học giáo trình này?

Người học cần nắm vững kiến thức môn Kỹ thuật số (hệ đếm nhị phân, thập lục phân, logic cổng, mạch giải mã 74HC138), nguyên lý mạch điện tử cơ bản và khái niệm tổ chức dữ liệu cơ sở.

3. Điểm khác biệt của giáo trình so với các tài liệu khác là gì?

Tài liệu tập trung chi tiết vào cấu trúc phần cứng của 8051 (sơ đồ chân, bảng chức năng Port 3, phân bổ RAM nội, IC nhớ EPROM/SRAM họ 27x/62x), cung cấp đầy đủ bảng phân loại 255 lệnh hợp ngữ kèm số chu kỳ máy và hệ thống bài tập thiết kế giải mã địa chỉ thực tế.

4. Làm sao để tự học giáo trình hiệu quả?

Người học nên kết hợp đọc lý thuyết cấu trúc thanh ghi, vẽ lại sơ đồ phân vùng bộ nhớ nhị phân cho từng bài tập giải mã chip nhớ, và tự viết lại các đoạn chương trình hợp ngữ mẫu (như quét LED, tạo trễ, định thời, ngắt) trước khi nạp mô phỏng.

5. Giáo trình có đề cập đến các kiến trúc vi xử lý nào khác ngoài 8051 không?

Có. Giáo trình giới thiệu tổng quan về các bộ vi xử lý đa năng kinh điển như Intel 8086/8088, Motorola 6800 tại Chương 1 và dành riêng Chương 5 để trình bày về bộ vi xử lý cấu trúc ARM.

Kết luận

Giáo trình Kỹ thuật Vi xử lý là tài liệu học thuật hoàn chỉnh, hệ thống hóa toàn bộ kiến thức nền tảng về cấu trúc vi xử lý và kỹ thuật ứng dụng vi điều khiển 8051. Nội dung tài liệu dẫn dắt người học qua lộ trình rõ ràng: từ khái niệm vi mạch LSI/VLSI, nguyên lý chu trình lệnh, kiến trúc chi tiết 40 chân và bộ nhớ của 8051, đến kỹ thuật lập trình 255 lệnh hợp ngữ, định thời, truyền thông nối tiếp, xử lý ngắt, thiết kế mạch giải mã IC 74HC138 và tổng quan bộ vi xử lý ARM. Tài liệu là nguồn học liệu quy chuẩn phục vụ công tác giảng dạy, học tập và tra cứu kỹ thuật phần cứng nhúng.