CHƯƠNG I: KHẢO SÁT VI XỬ LÝ 8085A __1. LICH SỬ PHÁT TRIỂN CỦA VI XỬ LÝ. Tóm tắt lịch sử phát triển của vi xử lí: Sự phát triển của Vi xử lí có thể chia ra thành 5 thế hệ sau: Thế hệ thứ nhất (1971 - 1973): Năm 1971, trong khi phát triển các vi mạch cho máy tính cầm tay, INTEL đã cho ra đời máy tính đầu tiên là 4004 (4 bit số liệu) và 8008 (8 bit). đặc điểm chung của Vi xứ lí thế hệ này này là: Độ dài từ thường là 4 bit (có thể dài thêm).
Công nghệ chế tạo PMOS (tốc độ thấp, giá rẻ, khả năng đưa ra dòng tải nhỏ) Tốc đồ thực hiện lệnh là Í ~10 ñ9/lệnh vái tán số xung đồng hồ là 0,1 OW MMe Tập lệnh đứn giản, cần có nhiều vị mạch phụ trợ. Thể hệ thê 2 (1974 - 1977): Địi diện cho thế hệ này là các Vị xử lí 3050, 8085 của INTEL và 6800, 6809 của MOTOROLA và Z80 của ZILOG. Ở thế hệ này, các Vi xử lí có tập lệnh phong phú hơn, có khả năng phân biệt địa chí bộ nhớ với dung lượng 64 Kbyte. Một số Vi xử lí có khả năng phân biệt được 265 địa chỉ cho các thiết bị ngoại vi.
Tất cả các Vi xử lí thế hệ này là được sản xuất bằng công nghệ NMOS hoặc CMOS, tốc độ thực hiện lệnh là 1 — 8 us/lệnh với tân số xung đồng hồ là 1 - 5 MHz. Thế hệ thứ 3 (1978 - 1982): Đại diện cho thế hệ này là các bộ Vi xử lí 8086/80186/80286 của INTEL va 68000 /68010 cia MOTOROLA. Điểm ưu việt của các Vi xử lí thế hệ này so với các thế trước đó là chúng có tập lệnh đa dạng với các lệnh nhân, chia và lệnh thao tác với chuỗi kí tự. Khả năng phân biệt địa chỉ cho bộ nhớ hoặc các thiết bị ngoại vi từ 1 Mbyte đến 16 Mbyte.
Các Vi xử lí thế hệ này được.sản xuất bằng công nghệ HMOS và cho phép đạt được tốc độ từ 0,1 us/lệnh - 1us/lệnh với tần số đồng hồ là 5 - 10 MHz. Thế hệ thứ4 (1983 - 1989): Các bộ Vi xử lí đại diện cho thế hệ này là các vi xử lí 32 bit 80386/80486 va 64 Bit Pentium của INTEL, các vi xử li 32 Bit 68020/68030/68040/68060 của MOTOROLA. Đặc điểm của các Vi xử lí thế hệ này là Bus địa chỉ đều là 32 Bit và có khả năng làm việc với bộ nhớ ảo. SYTH : NGUYEN YAN CHUONG 4 LUAN YAN TỐT NGHIỆP GYHD: NGUYÊÁÑ PHƯƠNG QUANG ————ễễễễễễễỄễễễễễ Các bộ vi xử lí này đều có bộ quản lí bộ nhớ (MMU) và nhiều khi có cả các bộ đồng xử lí toán học ở bên trong.
Các Vi xử lí thế hện này đều được sản xuất bằng công nghệ HCMO. Thế hệ thứ 5 (1990 - 2001): Các bộ xử lý đại diện cho thế hệ này là pentium của intel Như: pentuim II,pentium PRO,pentuim MMX,pentium III,ptIV bus địa chỉ là 64 có thể xử lý được hầu hết các phép toán và có khả năng lập trình trí tuệ nhân tạo. KHAO SAT VI _8085A 1. DAC TINH CO BẢN CỦA 8085A Ví xử lí RORSA.
có các đặc tính sau: Nguồn nuôi Šv £ 10% ; bingy = [70 mA, Vấn số xung đồng hồ 6 MhZ Mách tạo xung đồng hồ được tích hợp, có thể dùng thạch anh, RC hoặc LC rất) thế bến nguặt Chive nang điều Khiến hệ thống được tích hợp trên mạch. Có 4 veectf ngắt Trong đó có một yếu cấu ngất không che được (Non- markable int rupU và một tích hợp với 800A. Có cong VO noi tip Phần mềm tương thích 100% với 8080A. 6 Thực hiện được các phép tính số học: Thập phán, nhị phán và số 16 bit.
E Định địa chỉ trực tiếp 64 Kbyte ô nhớ. b Họ 8085 của hãng Intel là một sản phẩm mới có tập lệnh tương thích 100% với họ 8080A và được thiết kế nhằm tăng tốc độ làm việc của hệ thống dùng 8080 trước đây, nhờ mật độ tích hợp cao của vi mạch cho phép giảm tới mức tối thiểu số lượng linh kiện. Trong mạch còn 3 IC cơ bản: 8085(CPU); 8155(RAM) va 8355/8755 (ROM/PROM), 8085 còn kết hợp tất cả các tính năng của vi mạch tạo xung đông hồ 8224 và vi mạch điều khiển hệ thống 8228. Vi xử lí 8085 có cấu tao Bus dif liéu da 16, địa chỉ được tách ra từ 8 bit chung địa chỉ/dữ liệu, chốt địa chỉ bên trong của vi mạch nhớ 8155/8355/8755 cho phép ghép trực tiếp với 8085.
* “————————_———ễễễ--— SYTH : NGUYEN YAN CHUONG 5 LUẬN YÄÑ TỐT NGHIỆP GHD: NGUYEN PHUONG QUANG ' »2; CẤU TRÚC PHẦN CỨNG A. SƠ ĐÔ CHÂN VÀ SƠ ĐỒ LOGIC: - As— A x di VT 40h ve Read: eS AS X b HOLD 7 —> Resetout LÌ h HULDA Hold _—y sop ¢ I Clock out sip T J Renetin Int > ADo- AD7 Trap E 1 READY RST 7.5 | RSTTS À 1 10M\ pergs i > oe RST OS I 1S i —* —> So RNTSS | 1 RIP RST 5.5 > }—» S; INTR [ ý 1 WRK RD\ INTAL I BOSSA 1 AU Trap | BORSA > WR\ AD 1 : Resetin _ HLDA AD } nx ¬ a AG —> Ly INTA AD í H A: ? ——* |——> Reset out A sgod EB a " SID —Y | An, H Ai Voc ——p} —> SOD A7 Ay Nà ——> Clock out » Wv d20 21h Ay ° > B. CHỨC NĂNG, DẠNG TÍN HIỆU, TRẠNG THÁI CÁC CHÂN CỦA VI XỬ LÍ 8085A ĐƯỢC LIỆT KÊ 6 BANG SAU: Chân Ký hiệu In/Out- | Ý nghĩa 3 state, ‘ 1,2 X,, X2 I Xị, X¿: là hai ngõ vào đặt thạch anh, mạch RC, LC để xác định tần số xung đồng hồ, có thể đưa xung dao động ngoài vào X;, thay cho thach anh. 3 RESET Oo Tín hiệu đồng bộ xung đồng hồ cho biết.
OUT CPU dang trong trạng thái Reset, có thể s * 4 dùng để đặt lại hệ thống. 4` SOD oO Serial output data: Dif liéu ra néi tiếp được b điều khiển bởi lệnh SIM. 5%: SID I Serial input data: Ngõ vào nối tiếp được “————=—ễỄễễễ SYTH : NGUYEN YAN CHUONG 6 LUẬN YÄÑ TỐT NGHIỆP GYHD: NGUYEN PHUONG QUANG _— đặt vào bit 7 của bộ tích lũy khi thi hành chỉ thị RIM. 6 TRAP Tín hiệu yêu cầu ngắt không ngăn được, nó được nhận dạng cùng lúc như INTR_và | có mức ưu tiên cao nhất trong các yêu cầu ngắt.
7,8,9 INTR Interrupt request: Được dùng như một ngắt công dụng chung, ngắt chỉ được lấy mẫu trong suốt chu kì xung đồng hồ cuối cùng của chỉ thị. Khi ngắt tác động đến bộ đếm chương trình sẽ không tăng nội dung và tín hiệu INTA\ sẽ được tạo ra trong suốt chu kì lệnh Restart hoặc CALL có thể được chèn vao đế nhảy đến chương trình phục vụ ngất, INIER được cho phép và ngăn bằng phấn mém. Ngất này mất hiệu lực khi reset và được chấp nhận tức thời sau một ngắt khác. INTA\ Interrupt acknowledge: Duge ding thay cho RD\ trong chu kì lệnh sau khi một INTR chấp nhận, tín hiệu này có thể được dùng để tác động vi xử lí ngắt 8259 hoặc các cổng ngất khác.
AD7-AD0 0-3 Address/Data: Bus đa lộ địa chỉ byte thấp địa chỉ của bộ nhớ hoặc cổng LO trong khoảng thời gian chu kì xung đồng hồ đầu tiên và là 8 bit dữ liệu trong khoảng chu kì đồng hồ thứ hai và thứ ba, các chân này ở trạng thái Z cao trong chế độ HOLD và HALT. A15-A8 0-3 Byte cao địa chỉ của bộ nhớ 8 bit, các chân này ở trạng thái Z cao trong các chế độ HOLD và HALT. 0-3 Address latch enable : Ngõ ra chốt địa chỉ ở mức cao trong khoảng thời gian chu kì đông hổ đầu tiên (lúc này các chân AD0- “——ễễễễễễễễễễễễ SYTH : NGUYEN YAN CHUGNG 7 | LUẬN YÄÑ TỐT NGHIỆP GYHD: NGUYEN PHUONG QUANG ——— EễE AD7 là byte thấp địa chỉ), cho phép địa chỉ được đưa vào chốt địa chỉ trên mạch | ngoại vi, các chân này được treo lên trạng thái Z cao trong chế độ HOLD và HALT. 31 WR\ 0-3 Write :Dữ liệu trên bus dữ liệu đang được ghi vào bộ nhớ hoặc cổng LO, dữ liệu được thiết lập lại tại cạnh xuống của xung WR\, chân này treo lên trạng thái Z.
cao ở ché d6 HOLD va HALT | RDA 0-3 Read: Dữ liệu được đọc từ bộ nhớ hoặc cổng HO và truyền trên bus dữ liệu, ở trạng thái Z. cao trong chế độ HOLD và HALT 39,111 SON TTO/MA bit cho biết trạng thái chu kì máy. Ws READY chân #eady ở mức cao trong suốt chu kì đọc hoặc ghi có nghĩa là bộ nhớ hoặc thiết bị ngoại vi đã sấn sàng để gởi hoặc nhận dữ liệu. Khi Ready ở mức thấp CPU sẽ chờ trước khi hoàn tất chu kì đọc/ghi.
ìo RESETIN Tín hiệu vào đát bộ đếm chương trình về không, xóa cờ cho phép ngắt và FFE HOLDA, các cờ và các thanh ghi khác không ảnh hưởng (ngoại trừ thanh ghi chỉ th), CPU sẽ duy trì trạng thái reset khi chân này ở mức thấp. 37 CLK Ngõ ra đồng hồ có tần số bằng phân nửa tần số dao động tại Xị 39 HOLD Một linh kiện tác động nào đó ding tin hiệu này để yêu cầu CPU nhường quyển sử dụng bus địa chỉ và dữ liệu , khi nhận được yêu cầu này CPU sẽ nhường bus ngay sau khi hoàn tất chu kì máy hiện hành. CPU chỉ có thể chiếm lại bus khi không còn tín hiệu HOLD, khi chấp nhận lệnh HOLD của các đường địa chi , dữ liệu, RD\, WR\, IO/M\ và ALE được treo lên trạng thái Z, cao.-~-—- SÝTH : NGUYỄN YÄN CHUONG. 8 LUẬN YÄÑ TỐT NGHIỆP GHD: NGUYEN PHUONG QUANG eS 38 HLDA oO Hold acknowledge : Tin hiéu ra cho biét CPU đã chấp nhận yêu cầu HOLD va nó sẽ nhường bus trong chu kì đồng hồ kế tiếp , HOLDA về mức thấp khi không còn yêu cầu HOLD , CPU chiếm lại bus trong vòng nữa chu kì đồng hổ sau khi HOLDA ở mức thấp 40 Vee Power : Nguén cung cap +5V 3.
GIAN ĐỒ THỜI GIAN CỦA CHU KY BUS: 1" sun oc | T2 — T2 ADDRESS A15 - AB RO F TS = nh. Giản đồ của chu kì đọc Mỗi chu kì bus tương đương với chu kì máy. Mối liên hệ thời gian của các tín hiệu luôn khác nhau đối với mỗi loại chu kì máy. 8085 có 4 loại chu kì máy: chu kì READ, chu kì WRITE, chu kì INTERRUPT ACKNOWLEDGE và chu kì DMA.
Đối với chu kì đọc, có 3 sự thay đổi: đọc bộ nhớ, đọc IO và đón giải mã lệnh. Sơ đồ thời gian đọc bộ nhớ hoặc đọc IO không có trạng thái chờ.