Tổng quan về luận án

Sự bùng nổ của hạ tầng mạng Internet Protocol (IP) cùng các hệ thống điều khiển công nghiệp trọng yếu (SCADA, nhà máy điện hạt nhân, hệ thống hàng không, dẫn đường vệ tinh) và truyền thông đa phương tiện đã đặt ra yêu cầu cấp thiết về xử lý và bảo mật dữ liệu thời gian thực. Theo định nghĩa nền tảng trong nghiên cứu: "Dữ liệu thời gian thực là dữ liệu không được lưu trữ hoặc lưu trữ nhưng nó được chuyển đến người dùng cuối nhanh nhất khi nó được thu thập. Xử lý dữ liệu thời gian thực không chỉ yêu cầu đảm bảo tính đúng đắn của dữ liệu mà còn yêu cầu thời gian xử lý dữ liệu nhanh, kịp thời." Bất kỳ độ trễ tính toán phát sinh nào vượt quá ngưỡng dung sai của các tham số chất lượng dịch vụ (QoS: Latency, Jitter, Bandwidth, Packet Loss) đều trực tiếp làm suy thoái chất lượng hệ thống hoặc gây mất ổn định quy trình điều khiển vật lý.

Khoảng trống nghiên cứu (Research Gap) cốt lõi xuất phát từ thực trạng: "Các thuật toán mật mã hiện nay đang sử dụng để bảo mật cho dữ liệu thời gian thực trên mạng IP chưa được thiết kế riêng để phù hợp cho những ứng dụng chuyên biệt như ứng dụng thời gian thực. Các thuật toán thường được thiết kế cho tích hợp được cả trên phần cứng và phần mềm nên khi sử dụng các thuật toán này cho thiết kế các thiết bị mật mã chuyên dụng thì các thuật toán không chạy với hiệu năng cao nhất." Sự phức tạp của các chuẩn mã hóa phổ biến như Advanced Encryption Standard (AES) trong các giao thức lớp mạng như IPSec (RFC 4301) hay tầng truyền tải như Secure Real-time Transport Protocol (SRTP - RFC 3711) tạo ra chi phí tài nguyên phần cứng lớn, phát sinh độ trễ hàng đợi và giới hạn thông lượng xử lý.

Luận án thiết lập hệ thống câu hỏi nghiên cứu và giả thuyết khoa học chuẩn xác:

  • RQ1: Làm thế nào để loại bỏ các điểm yếu thám mã vi sai trong cấu trúc mạng chuyển vị - thay thế điều khiển được (Controlled Substitution-Permutation Network - CSPN) của thuật toán SPECTR-128 mà không làm suy giảm tốc độ mã hóa phần cứng?
  • RQ2: Kiến trúc phần tử nguyên thủy điều khiển được (Controlled Element - CE) nào tối ưu hóa 100% dung lượng cấu trúc bảng tra (LUT) trên mảng cổng khả trình dạng trường (FPGA)?
  • H1: Tái cấu trúc ma trận phân bố của khối mở rộng $E(U, A)$ trong SPECTR-128 sẽ triệt tiêu các đặc trưng vi sai hai vòng có xác suất cao, hạ thấp xác suất vi sai toàn cục xuống dưới ngưỡng thám mã khả thi.
  • H2: Việc chuyển dịch từ các phần tử nguyên thủy $F_{2/1}$ sang phần tử $F_{2/2}$ và đề xuất mới phần tử $F_{2/4}$ kết hợp cơ chế sinh khóa vòng "cùng bay" (on-the-fly) sẽ giải quyết triệt để sự đánh đổi giữa độ an toàn mật mã học và độ trễ xử lý dữ liệu thời gian thực.

Nghiên cứu tích hợp hệ thống khung lý thuyết gồm: Lý thuyết hệ thống mật mã bí mật của Claude Shannon (1949), Lý thuyết thám mã lượng sai của Eli Biham và Adi Shamir (1990), Lý thuyết thám mã tuyến tính của Mitsuru Matsui (1993), cùng Lý thuyết hàm logic phi tuyến Bent và chuỗi biến đổi Walsh. Phạm vi nghiên cứu tập trung vào khối dữ liệu chuẩn 128-bit, không gian khóa 256-bit, cài đặt tối ưu trên nền tảng công nghệ phần cứng FPGA với mục tiêu định chuẩn cho các thiết bị mật mã chuyên dụng bảo vệ hạ tầng thông tin trọng yếu quốc gia.

Literature Review và Positioning

Bản đồ nghiên cứu mật mã khối đương đại phản ánh cuộc tranh luận học thuật sâu sắc giữa hai trường phái thiết kế cấu trúc: Cấu trúc Feistel kinh điển (Horst Feistel, 1973) điển hình qua chuẩn DES (NIST FIPS PUB 46) và GOST 28147-89 của Liên Xô; và Cấu trúc mạng hoán vị - thay thế (SPN) được hoàn thiện bởi Joan Daemen và Vincent Rijmen (2002) qua chuẩn mã hóa nâng cao AES (Rijndael). Trong khi cấu trúc Feistel bảo toàn tính thuận nghịch mà không đòi hỏi các hộp thế (S-box) khả nghịch thì cấu trúc SPN tận dụng triệt để nguyên lý hỗn loạn (confusion) và khuếch tán (diffusion) của Shannon, cung cấp khả năng xử lý song song mạnh mẽ nhưng tiêu tốn tài nguyên chuyển đổi phi tuyến trên phần cứng.

graph TD
    A[Mật mã khối đối xứng] --> B[Cấu trúc Feistel]
    A --> C[Cấu trúc SPN]
    A --> D[Cấu trúc DDP / CSPN]
    
    B --> B1[DES - NIST 1977]
    B --> B2[GOST 28147-89 / Camellia]
    
    C --> C1[AES / Rijndael - NIST 2001]
    C --> C2[Wide-Trail Strategy]
    
    D --> D1[Toán tử DDP & CE P2/1, F2/1]
    D --> D2[SPECTR-128 & Lược đồ IKS]
    D --> D3[Đề xuất: SPECTR'-128 & Phần tử F2/2, F2/4]

Nhánh nghiên cứu về phép chuyển vị phụ thuộc dữ liệu (Data-Dependent Permutations - DDP) và mạng chuyển vị thay thế điều khiển được (CSPN) do các nhà mật mã học tiên phong phát triển (Moldovyan et al., 2002; công trình [33, 50]) đã mở ra hướng đi mới. DDP cho phép thực hiện các phép chuyển vị biến thiên cực nhanh theo giá trị của khối dữ liệu đang xử lý, biến các phép toán tuyến tính cố định thành các toán tử phi tuyến động. Thuật toán SPECTR-128 (công bố trong tài liệu gốc [36]) là đại diện tiêu biểu cho hướng tiếp cận này. Tuy nhiên, các phân tích từ Viện Mật mã Quốc gia và các hội đồng đánh giá chuẩn quốc tế (như dự án NESSIE của Châu Âu hay dự án INRIA) đã chỉ ra rằng các thiết kế DDP ban đầu thường phụ thuộc vào lược đồ sinh khóa nội vi (Internal Key Scheduling - IKS) đơn giản, dẫn tới các điểm yếu trước các đòn tấn công vi sai nâng cao.

So sánh với các nghiên cứu quốc tế đương đại:

  1. Công trình cứng hóa giao thức IPSec trên FPGA của A. Wu, Yun Niu và X. Zhang (2013) sử dụng thuật toán chuẩn AES cho ESP và trao đổi khóa Diffie-Hellman RSA 1024/2048-bit cho IKEv2 đã đạt thông lượng cao nhưng chi phí tài nguyên LUTs/BRAMs quá lớn, không phù hợp cho các thiết bị nhúng thời gian thực biên mạng (edge devices).
  2. Các nghiên cứu tối ưu hóa đường ống (pipelining) AES trên FPGA của Kaur, Bhardwaj và Naveen Kumar (2013), Ashwini R. Tonde và Akshay P. Dhande (2014), cùng báo cáo tổng quan của Shylashree N., Nagarjun Bhat và V. Shridhar (2012) tuy tăng tốc độ xung nhịp nhưng cấu trúc bảng S-box cố định 8x8 của AES vẫn tạo ra độ trễ khởi động đường ống (pipeline latency), gây bất lợi lớn khi xử lý các gói tin thoại/video dung lượng nhỏ có yêu cầu jitter khắt khe.

Vị trí của luận án được xác lập rõ nét: Khắc phục triệt để khoảng trống về sự thiếu hụt các nguyên thủy mật mã được thiết kế chuyên biệt cho phần cứng chuyên dụng, vượt qua giới hạn của cấu trúc AES truyền thống bằng hệ thuật toán mật mã khối dựa trên CSPN cải tiến, vừa tối ưu hóa cấu trúc phần cứng mức bit vừa thỏa mãn các tiêu chuẩn an toàn mật mã nghiêm ngặt nhất.

Đóng góp lý thuyết và khung phân tích

Đóng góp cho lý thuyết

Nghiên cứu mở rộng và làm sâu sắc thêm nền tảng lý thuyết hàm Boolean và toán học mật mã trên không gian vector Galois Field $GF(2^n)$:

  • Lý thuyết hàm phi tuyến Bent: Luận án chuẩn hóa ánh xạ hàm phi tuyến $G: {0,1}^{64} \times {0,1}^{64} \times {0,1}^{64} \rightarrow {0,1}^{64}$ thông qua mô hình nối tiếp của các toán tử thay thế điều khiển được (CTPO - Controlled Two-Place Operation). Hàm cơ sở 12 biến $f(z_1, \dots, z_{12}) = z_{11} \oplus z_{12} \oplus \varphi(z_1, \dots, z_{10})$ với $\varphi$ là hàm Bent bậc 4 đạt độ phi tuyến $N(f) = 2^{n-1} - 2^{(n+2)/2 - 1} = 2^{11} - 2^5 = 1984$, tiệm cận tối đa giá trị cực đại lý thuyết $N_{\max} = 2016$.
  • Lý thuyết bậc đại số Knudsen (1994): Luận án chứng minh dạng chuẩn đại số (Algebraic Normal Form - ANF) của hàm $f$ có bậc $\text{deg}(f) = 4$ và thỏa mãn tính không tương quan (correlation immunity) đối với mọi vector khi $z_{11} \oplus z_{12} \neq 0$, triệt tiêu khả năng xấp xỉ affine.
  • Tiêu chuẩn thác lũ chặt (Strict Avalanche Criterion - SAC): Chứng minh toán học cho thấy phổ biến đổi Walsh (Walsh transform spectrum) của hàm $f$ chỉ gồm 1024 phần tử có $|U_w| = 128$ và 3072 phần tử bằng 0, đảm bảo tính cân bằng tuyệt đối khi một bit đầu vào đảo trạng thái thì trung bình $50%$ số bit đầu ra thay đổi.
classDiagram
    class BooleanFunctionF {
        +int Variables: 12
        +int NonLinearity: 1984
        +int MaxTheoreticalNL: 2016
        +int ANFDegree: 4
        +WalshSpectrum: 1024 non-zero / 3072 zero
        +CorrelationImmunity: Valid
        +evaluateSAC()
    }
    class ControlledPrimitive {
        +P2_1: Permutation
        +F2_1: 50% LUT utilization
        +F2_2: 100% LUT utilization
        +F2_4: Novel Extension
    }
    class CSPN_Architecture {
        +int BlockSize: 128
        +int KeySize: 256
        +int Rounds: 12
        +ExpansionMatrix E: Optimized
        +executeCrypt()
    }
    BooleanFunctionF --> CSPN_Architecture : Integrates into G-Function
    ControlledPrimitive --> CSPN_Architecture : Core Building Block

Khung phân tích độc đáo

Khung phân tích của luận án tích hợp đa tầng ba trụ cột lý thuyết: (1) Lý thuyết cấu trúc CSPN đối hợp và ma trận chuyển vị khả nghịch; (2) Chiến lược vết rộng (Wide-Trail Strategy) kiểm soát số nhánh khuếch tán; (3) Mô hình xác suất vi sai Markov trên mạng hoán vị điều khiển được.

Đóng góp định niệm mang tính bước ngoặt nằm ở phân tích hiệu suất phần cứng của các lớp phần tử nguyên thủy: "Thực tế khi thiết kế trên FPGA, với mỗi khối nhớ dùng để biểu diễn một phần tử F2/1 thì tài nguyên của ô nhớ chỉ được sử dụng một nửa, tức là chỉ sử dụng 50% dung lượng ô nhớ và khi đó, phần còn lại là không tận dụng được. Còn khi sử dụng CE F2/2 sẽ tận dụng được 100% dung lượng ô nhớ." Luận án mở rộng quy luật này để đề xuất phần tử nguyên thủy thế hệ mới $F_{2/4}$, thiết lập điều kiện biên cho phép ánh xạ trực tiếp các bảng biến đổi phi tuyến 4-bit/8-bit vào kiến trúc logic cấu hình sâu (Configurable Logic Blocks - CLBs) của FPGA mà không tạo ra các trạng thái trễ dư thừa.

Phương pháp nghiên cứu tiên tiến

Thiết kế nghiên cứu

Nghiên cứu theo đuổi trường phái Triết học Thực chứng (Positivism) kết hợp Hiện thực Phê phán (Critical Realism) trong khoa học máy tính và mật mã học toán học. Thiết kế phương pháp luận là sự kết hợp đa phương pháp (Multi-level Experimental & Formal Proof Design):

  • Cấp độ 1 (Hình thức hóa toán học): Chứng minh định lý về bậc phi tuyến, độ lệch tuyến tính và xác suất chuyển dịch trạng thái vi sai thông qua đại số Boole trên trường $GF(2)$.
  • Cấp độ 2 (Mô phỏng thám mã vi mô): Phân tích toàn diện $2^{128}$ không gian trạng thái khối và $2^{256}$ không gian khóa bằng các kịch bản tấn công vi sai (Differential Cryptanalysis) và tuyến tính (Linear Cryptanalysis).
  • Cấp độ 3 (Thực thi phần cứng vĩ mô): Tổng hợp và mô phỏng trên nền tảng công nghệ phần cứng FPGA với bộ công cụ chuyên dụng (Xilinx ISE / Vivado), đo kiểm các thông số trễ truyền lan, diện tích lát cắt (slice count) và tần số hoạt động cực đại ($F_{\max}$).

Quy trình nghiên cứu rigorous

Quy trình thẩm định độ an toàn và hiệu năng tuân thủ nghiêm ngặt theo tiêu chuẩn của Dự án NESSIE (New European Schemes for Signatures, Integrity and Encryption):

flowchart LR
    A[Mô hình toán học Boolean & CSPN] --> B[Phân tích Thám mã Vi sai & Tuyến tính]
    B --> C[Thiết kế Khối mở rộng Tối ưu E]
    C --> D[Cấu trúc phần cứng VHDL/Verilog trên FPGA]
    D --> E[Kiểm định Tiêu chuẩn NESSIE & Đo kiểm QoS]
  1. Giao thức phân tích vi sai: Xác định hàm mật độ xác suất lan truyền vi sai qua các phần tử chuyển vị $P_{2/1}$, các khối $P_{64/192}$, $P^{-1}_{64/192}$ và toán tử phi tuyến $G$.
  2. Kỹ thuật Triangulation: Đối soát chéo giữa mô hình giải tích lý thuyết, mô phỏng phần mềm Monte Carlo và kết quả thực thi trên chip FPGA thực tế.
  3. Tính vững chắc (Construct & External Validity): Kiểm chứng tính khả nghịch hoàn hảo của cấu trúc $P_{n/m}$ và $F_{n/m}$ trong toàn bộ không gian vector điều khiển $V \in GF(2^m)$, đảm bảo thuật toán giải mã $X = \text{Decr}(C, K)$ phục hồi chính xác $100%$ bản rõ $X$ từ bản mã $Y = \text{Encr}(X, K)$.

Data và phân tích

Phân tích toán học định lượng chi tiết trên các cấu trúc cơ sở:

  • Ma trận mở rộng $E(U, A)$: Ánh xạ từ vector $64$-bit $U$ và khóa con $A$ thành vector điều khiển $192$-bit $V = (V_1, \dots, V_6)$ điều khiển 6 lớp phần tử $P_{2/1}$ (tổng cộng 96 phần tử $P_{2/1}$ trong khối $P_{64/192}$).
  • Xác suất lan truyền vi sai qua toán tử $G$: Khi một bit $l_i$ của nhánh trái bị nghịch đảo ($1^{L_i}$), xác suất xuất hiện các vi sai đầu ra $Y_g$ được đo lường chính xác: với $i \in [7, 55]$, $l_i$ gây biến đổi xác định lên $y_i$ và biến đổi xác suất với $p = 0.5$ tại các vị trí $y_{i+1}, y_{i+3}, y_{i+6}, y_{i+7}, y_{i+8}, y_{i+9}$.
  • Hệ số tương quan và độ lệch tuyến tính: Áp dụng Bổ đề Xếp chồng Matsui (Piling-up Lemma), xác định độ lệch (bias) của đặc trưng tuyến tính một vòng là $b^{(1)} \le 2^{-7}$.

Phát hiện đột phá và implications

Những phát hiện then chốt

Luận án đã đạt được các phát hiện đột phá mang tính bản lề:

  1. Phát hiện lỗ hổng vi sai nghiêm trọng trong SPECTR-128 gốc: Phân tích giải tích chỉ ra rằng đặc trưng vi sai hai vòng với giá trị vi sai đầu vào $(0^L, 1^R)$ có xác suất chuyển đổi rất cao: $P \approx 1.5 \times 2^{-21}$, $P' \approx 1.4 \times 2^{-21}$, và tổng xác suất đặc trưng hai vòng $P(2) \approx P + P' + P'' + P_0 \approx 1.5 \times 2^{-11}$. Do đó, sau toàn bộ 12 vòng mã hóa, đặc trưng vi sai tích lũy đạt: $$P(12) \approx (1.5 \times 2^{-11})^4 \approx 5.06 \times 2^{-44}$$ Mức xác suất này lớn hơn nhiều so với ngưỡng an toàn lý thuyết ($2^{-128}$), khiến SPECTR-128 nguyên bản không đủ khả năng chống lại đòn tấn công thám mã vi sai (DCA).
  2. Nguyên nhân cốt lõi từ cấu trúc ma trận khối mở rộng $E$: Sự xuất hiện của các trường hợp tương quan trực tiếp (Trường hợp 1, 2, 3) tại vị trí bit $i = 43$ đóng góp tới $70%$ vào xác suất vi sai do các phần tử $P_{2/1}$ số 109, 133 và 182 bị kích hoạt đồng thời.
  3. Phát hiện về độ an toàn trước thám mã tuyến tính (LCA): Trái ngược với thám mã vi sai, SPECTR-128 có khả năng kháng thám mã tuyến tính cực mạnh. Độ lệch toàn cục sau 12 vòng đạt: $$b(12) \le \frac{1}{2} (2 \cdot b^{(1)})^{12} = \frac{1}{2} (2 \cdot 2^{-7})^{12} = 2^{-73}$$ Với 11 vòng, độ lệch $b(11) \le 2^{-67} < 2^{-64}$ (ngưỡng của thuật toán ngẫu nhiên), chứng minh 11 vòng là đủ để kháng thám mã tuyến tính.
  4. Đột phá từ cấu trúc khối mở rộng cải tiến SPECTR'-128: Bằng việc thiết kế lại ma trận phân bố vector $U$ trong khối mở rộng $E$ (Bảng 2.9), các trường hợp 1, 2 và 3 bị triệt tiêu hoàn toàn (đóng góp xác suất bằng 0). Xác suất vi sai hai vòng $P(2)$ giảm ngay lập tức một hệ số $2^8$ (tương đương 256 lần), vô hiệu hóa hoàn toàn đòn tấn công DCA mà không cần tăng thêm 2 vòng mã hóa (giữ nguyên 12 vòng, bảo toàn $100%$ tốc độ xử lý).
Thuật toán Số vòng Xác suất vi sai 2 vòng $P(2)$ Xác suất vi sai toàn cục $P(12)$ Độ lệch tuyến tính $b(12)$ Đánh giá an toàn
SPECTR-128 (Gốc) 12 $\approx 1.5 \times 2^{-11}$ $\approx 5.06 \times 2^{-44}$ $\le 2^{-73}$ Không kháng được DCA
SPECTR'-128 (Cải tiến) 12 Giảm $\ge 2^8$ lần $< 2^{-128}$ (ngưỡng an toàn) $\le 2^{-73}$ Kháng tuyệt đối DCA và LCA

Implications đa chiều

  • Về mặt lý thuyết: Cung cấp phương pháp luận mới trong việc thiết kế các khối khuếch tán bất đối xứng trên nền mạng DDP/CSPN, chứng minh rằng tối ưu cấu trúc vi mô của khối mở rộng có hiệu quả vượt trội so với giải pháp thô sơ là tăng số vòng lặp.
  • Về mặt phương pháp: Thiết lập quy trình toán học tiêu chuẩn để lượng hóa tương quan giữa ma trận điều khiển bit và các đường dẫn vi sai trong cấu trúc CSPN nhiều tầng.
  • Về mặt thực tiễn và chính sách: Đặt nền móng vững chắc cho việc tự chủ công nghệ phần cứng mật mã tại Việt Nam, phục vụ Đề án KC.01 của Bộ Khoa học và Công nghệ về an toàn thông tin mạng IP, từng bước thay thế sự phụ thuộc vào các thiết bị nhập ngoại trong hệ sinh thái Chính phủ điện tử và Quốc phòng - An ninh.

Limitations và Future Research

Nghiên cứu thẳng thắn thừa nhận các giới hạn kỹ thuật:

  1. Giới hạn phân tích vi sai chủ yếu tập trung vào các đặc trưng vi sai cổ điển bậc một; các biến thể tấn công vi sai bậc cao (Higher-order Differential) hoặc tấn công đại số phi tuyến kết hợp chưa được thực nghiệm đầy đủ trên toàn bộ các không gian khóa yếu.
  2. Thiết kế $F_{2/2}$ và $F_{2/4}$ đòi hỏi cấu trúc định tuyến (routing resources) nội tại của FPGA phải có băng thông cao, có thể phát sinh hiện tượng nghẽn định tuyến trên các dòng chip FPGA thế hệ cũ.
  3. Nghiên cứu chưa tích hợp các cơ chế chống tấn công kênh kề (Side-Channel Attacks - SCA) như phân tích năng lượng vi sai (DPA) hay phân tích lỗi điện từ (EMA) ở mức vật lý.

Chương trình nghiên cứu 5-10 năm tới bao gồm:

  • Mở rộng chuẩn hóa lớp phần tử $F_{2/4}$ trên tiến trình công nghệ vi mạch ASIC chuyên dụng (ASIC Standard Cell 28nm/14nm).
  • Phát triển cấu trúc sinh khóa động kháng lượng tử (Post-Quantum Cryptography integration) tích hợp cùng mạng CSPN.
  • Xây dựng chuẩn giao thức đóng gói trực tiếp thuật toán cải tiến vào tầng phần cứng NIC (Network Interface Card) cho các trung tâm dữ liệu đám mây thời gian thực.

Tác động và ảnh hưởng

  • Tác động học thuật: Định hình hướng tiếp cận mới trong thiết kế mật mã đối xứng phần cứng, dự kiến tạo ra các công bố bước ngoặt trên các tạp chí chuyên ngành IEEE Transactions on Information Forensics and Security, IEEE Transactions on Computers và Cryptology ePrint Archive.
  • Chuyển đổi công nghiệp: Ứng dụng trực tiếp trong các hệ thống điều khiển tự động hóa công nghiệp SCADA/DCS, thiết bị định tuyến bảo mật cao cấp (Secure IP Router), và thiết bị đầu cuối VoIP/Truyền hình hội nghị bảo mật phục vụ mạng liên lạc cơ yếu.
  • Lợi ích an ninh quốc gia: Cung cấp giải pháp công nghệ lõi độc lập, tự chủ cho Ban Cơ yếu Chính phủ và các cơ quan trọng yếu, loại bỏ triệt để nguy cơ cửa sau (backdoors) trong các chuẩn mã hóa thương mại quốc tế.

Đối tượng hưởng lợi

  • Nghiên cứu sinh & Nhà toán học mật mã: Tiếp cận mô hình toán học giải tích chính xác về xác suất vi sai của mạng CSPN và các tính chất cực trị của hàm Boolean Bent đa biến.
  • Kỹ sư thiết kế phần cứng (FPGA/ASIC Designers): Sở hữu giải pháp kiến trúc tối ưu hóa $100%$ dung lượng khối nhớ LUT, loại bỏ $50%$ lãng phí tài nguyên của phần tử $F_{2/1}$ truyền thống.
  • Chuyên gia an toàn mạng & QoS: Có trong tay thuật toán mã hóa khối có độ trễ cấp độ nano-giây, bảo toàn tuyệt đối các chỉ số QoS cho luồng dữ liệu thời gian thực.
  • Cơ quan quản lý Nhà nước: Có luận cứ khoa học thực chứng để xây dựng Tiêu chuẩn Mật mã Khối Quốc gia trong các giao dịch mạng IP trọng yếu.

Câu hỏi chuyên sâu

1. Đóng góp lý thuyết độc đáo nhất của luận án là gì? Đó là việc thiết lập và chứng minh thành công mô hình tối ưu hóa khối mở rộng $E(U, A)$ trong mạng CSPN, kết hợp với việc lượng hóa chính xác độ phi tuyến $N(f) = 1984$ của hàm Bent 12 biến, chứng minh tính khả thi của việc triệt tiêu đường dẫn vi sai xác suất cao mà không phải đánh đổi bằng tài nguyên tính toán hay số vòng lặp.

2. Đột phá phương pháp luận so với các nghiên cứu quốc tế trước đây? So với các công trình của A. Wu et al. (2013) hay Kaur et al. (2013) vốn chỉ đơn thuần "cứng hóa" (hardware porting) thuật toán AES lên FPGA bằng kỹ thuật đường ống, luận án đã can thiệp từ gốc cấu trúc nguyên thủy mật mã: chuyển đổi từ $F_{2/1}$ sang $F_{2/2}$ và $F_{2/4}$, giải quyết tận gốc bài toán lãng phí $50%$ dung lượng ô nhớ FPGA và tối ưu hóa hàm phân bố vector điều khiển.

3. Phát hiện bất ngờ và phản trực giác nhất trong quá trình nghiên cứu? Phát hiện phản trực giác là: Thuật toán SPECTR-128 nguyên bản có độ an toàn vượt bậc trước thám mã tuyến tính (chỉ cần 11 vòng đã đạt độ lệch $b(11) \le 2^{-67}$, vượt qua ngưỡng ngẫu nhiên $2^{-64}$), nhưng lại suy sụp hoàn toàn trước thám mã vi sai ở vòng thứ 12 ($P(12) \approx 5.06 \times 2^{-44}$) chỉ do sự mất cân bằng trong ma trận phân bố bit tại duy nhất vị trí bit $i = 43$ của nhánh trái.

4. Luận án có cung cấp giao thức tái lập (Replication Protocol) hoàn chỉnh không? Có. Toàn bộ bảng chân lý ma trận phân bố bit của vector $U$ (Bảng 2.9), hệ phương trình logic Boolean của hàm $G$, quy tắc liên kết giữa các tầng $P_{8/12}$ và $P^{-1}_{8/12}$, cùng các công thức giải tích xác suất đều được trình bày minh bạch, cho phép tái lập chính xác $100%$ trên mọi công cụ mô phỏng phần cứng chuẩn.

5. Lộ trình nghiên cứu 10 năm được vạch ra như thế nào? Lộ trình tập trung vào 3 giai đoạn: (1) Chuẩn hóa dòng họ thuật toán dựa trên $F_{2/4}$ và lược đồ sinh khóa "cùng bay"; (2) Hiện thực hóa dòng vi mạch mật mã chuyên dụng ASIC đạt chuẩn NESSIE và FIPS 140-3; (3) Mở rộng cấu trúc CSPN tích hợp khả năng kháng thám mã lượng tử (Quantum-resistant DDP).

Kết luận

  1. Khảo sát và chỉ rõ khoảng trống công nghệ của các giao thức IPSec, SRTP và chuẩn mã hóa AES trong việc đáp ứng các tham số QoS khắt khe của luồng dữ liệu thời gian thực trên mạng IP.
  2. Phát hiện và chứng minh toán học lỗ hổng thám mã vi sai mang tính hệ thống của thuật toán SPECTR-128 nguyên bản với xác suất tích lũy $P(12) \approx (1.5 \times 2^{-11})^4$.
  3. Đề xuất thành công thuật toán cải tiến SPECTR'-128 thông qua tái cấu trúc ma trận khối mở rộng $E$, nâng cao độ an toàn vi sai thêm $2^8$ lần ở từng chu kỳ 2 vòng mà vẫn bảo toàn cấu trúc 12 vòng và hiệu năng phần cứng tối đa.
  4. Phát triển hệ phương pháp luận thiết kế phần tử nguyên thủy điều khiển được thế hệ mới ($F_{2/2}, F_{2/4}$) giúp khai thác $100%$ hiệu suất ô nhớ FPGA so với mức $50%$ của $F_{2/1}$.
  5. Thiết lập cơ sở khoa học và thực tiễn vững chắc cho chương trình phát triển khoa học Ngành Cơ yếu (KCM) và Đề án Nhà nước KC.01, khẳng định năng lực tự chủ công nghệ bảo mật thông tin quốc gia trong kỷ nguyên số.