Tổng quan luận án
Bảo mật dữ liệu thời gian thực trên mạng IP là yêu cầu cấp thiết trong bối cảnh các hệ thống thông tin hiện đại ngày càng mở rộng. Dữ liệu thời gian thực được định nghĩa là dữ liệu không được lưu trữ hoặc lưu trữ tạm thời nhưng bắt buộc phải chuyển đến người dùng cuối nhanh nhất ngay khi thu thập. Việc xử lý dữ liệu thời gian thực đòi hỏi tính đúng đắn đồng thời áp đặt giới hạn nghiêm ngặt về thời gian xử lý và chất lượng dịch vụ mạng (QoS). Các ứng dụng thực tế bao gồm: sản xuất công nghiệp, kiểm soát tiến trình (nhà máy, viện hạt nhân, hệ thống hàng không, hệ thống dẫn đường tích hợp trên máy bay và vệ tinh), y tế, truyền thông đa phương tiện, hệ thống dự phòng thảm họa và phân tích dữ liệu khoa học.
Các tham số QoS chính chi phối chất lượng dịch vụ thời gian thực gồm:
- Độ trễ (Latency): Thời gian phân phát gói tin; nếu vượt quá ngưỡng cho phép, dịch vụ sẽ bị suy giảm chất lượng.
- Jitter: Biến thiên độ trễ cực đại giữa các gói tin trong cùng một phiên truyền (ví dụ độ trễ tối thiểu 1 ms và tối đa 10 ms thì jitter là 9 ms).
- Băng tần (Bandwidth): Tốc độ kết nối bảo đảm thông lượng yêu cầu.
- Độ mất mát (Packet Loss): Tỷ lệ phần trăm gói tin bị mất do vi phạm trễ, tràn bộ đệm hoặc suy hao đường truyền (đặc biệt nhạy cảm trong mạng không dây).
Mạng IP (sử dụng bộ giao thức TCP/IP như LAN, WAN, Internet) tiềm ẩn nhiều nguy cơ bị tấn công, đánh cắp và phá hủy dữ liệu. Các thuật toán mã hóa phổ biến hiện nay thường được thiết kế đa mục đích (chạy chung cho cả phần cứng và phần mềm), dẫn đến hiệu năng chưa tối ưu khi triển khai trên các thiết bị phần cứng chuyên dụng, gây tăng độ trễ và suy giảm tham số QoS. Khoảng trống nghiên cứu được luận án xác định là: thiếu các thuật toán mật mã khối được tối ưu hóa cấu trúc chuyên biệt cho việc thực thi trên nền tảng phần cứng FPGA nhằm bảo vệ dữ liệu thời gian thực trên mạng IP với độ trễ tối thiểu.
Mục tiêu nghiên cứu tổng quát của luận án là nghiên cứu, cải tiến và phát triển các thuật toán mật mã khối mới có khả năng tích hợp cao trên nền tảng phần cứng chuyên dụng FPGA, làm cơ sở thiết kế thiết bị mật mã bảo vệ dữ liệu thời gian thực trên mạng IP.
Các nhiệm vụ nghiên cứu cụ thể được xác định bao gồm:
- Cải tiến độ an toàn của thuật toán mật mã khối SPECTR-128 nhằm ứng dụng trong bảo mật dữ liệu thời gian thực.
- Phát triển họ thuật toán hiệu năng cao trên nền tảng FPGA dựa trên lớp phần tử điều khiển được $F_{2/1}$ và $F_{2/2}$.
- Đề xuất lớp phần tử nguyên thủy mật mã mới $F_{2/4}$ và phát triển họ thuật toán tương ứng trên nền tảng FPGA.
- Đề xuất phương án xây dựng lược đồ sinh khóa vòng "cùng bay" (on-the-fly) cho họ thuật toán đề xuất nhằm bảo đảm hiệu năng khi thay đổi khóa thường xuyên và khắc phục điểm yếu của lược đồ sinh khóa đơn giản trên mạng CSPN.
- Đánh giá hiệu quả thực hiện của thuật toán trên nền tảng phần cứng FPGA.
- Đánh giá độ an toàn của thuật toán theo tiêu chuẩn NESSIE, thám mã vi sai và thám mã tuyến tính.
Đối tượng nghiên cứu của luận án là dữ liệu thời gian thực trên mạng IP, các thuật toán mật mã khối đối xứng, mạng chuyển vị - thay thế điều khiển được (CSPN), các phần tử nguyên thủy điều khiển được ($P_{2/1}$, $F_{2/1}$, $F_{2/2}$, $F_{2/4}$) và thuật toán SPECTR-128. Phạm vi nghiên cứu tập trung vào phân tích mật mã học lý thuyết (thám mã vi sai, thám mã tuyến tính) và thiết kế kiến trúc thuật toán hướng tới thực thi trên vi mạch khả trình FPGA.
Tổng quan tài liệu và vị trí của luận án
Luận án tổng quan các giao thức bảo mật dữ liệu thời gian thực và dữ liệu mạng IP hiện hành:
- Giao thức SRTP (Secure Real-time Transport Protocol): Được chuẩn hóa theo RFC 3711 (công bố tháng 3 năm 2004 bởi Cisco và Ericsson), cung cấp tính toàn vẹn, xác thực và bảo mật cho RTP/RTCP trong truyền dẫn thoại, video và đa phương tiện. SRTP sử dụng thuật toán AES làm chuẩn mã hóa mặc định và HMAC-SHA1 (RFC 2104) để chứng thực. SRTP không tự quản lý khóa mà phải dựa vào các giao thức báo hiệu (được bảo vệ bởi TLS, IPSec) để phân phối khóa.
- Giao thức IPSec: Hoạt động tại tầng mạng, gồm hai giao thức chính là AH (Authentication Header - cung cấp chứng thực và toàn vẹn thông qua ISAKMP SA và IPSec SA) và ESP (Encapsulating Security Payload - bảo vệ tải trọng). IPSec có kiến trúc phức tạp, tiêu tốn nhiều tài nguyên xử lý.
- Các công trình cứng hóa IPSec và AES trên FPGA: Công trình của A. Wu, Yun Niu, X. Zhang (2013) [32] cứng hóa IPSec trên FPGA sử dụng AES cho ESP và Diffie-Hellman với tham số RSA 1024/2048 bit cho IKEv2. Các nghiên cứu cứng hóa AES trên FPGA sử dụng kỹ thuật pipeline nhằm nâng cao tốc độ xử lý của Kaur A., Bhardwaj P., Naveen Kumar (2013) [31], Ashwini R. Tonde, Akshay P. Dhande (2014) [3], và khảo sát tổng quan của Shylashree N., Nagarjun Bhat, V. Shridhar (2012) [46]. Tuy nhiên, các công trình này chỉ dừng lại ở việc tối ưu hóa sơ đồ mạch cho thuật toán chuẩn sẵn có mà ít can thiệp cải tiến cấu trúc nguyên thủy mật mã.
Về tình hình nghiên cứu thuật toán mật mã khối:
- Trên thế giới: Chính phủ Mỹ đã tổ chức các đợt tuyển chọn chuẩn quốc gia gồm DES (1976/1977–1998, cấu trúc Feistel) và AES (2000, thuật toán Rijndael, cấu trúc SPN). Châu Âu triển khai các dự án NESSIE và INRIA để đánh giá và chuẩn hóa mật mã. Nga ban hành chuẩn GOST 28147-89 (mạng Feistel, khối 64 bit, khóa 256 bit). Nhật Bản phát triển chuẩn Camellia (mạng Feistel, khối 192 bit, khóa 256 bit). Các thuật toán mật mã khối dựa trên phép hoán vị phụ thuộc dữ liệu (DDP) và mạng chuyển vị điều khiển được (CP/CSPN) được khởi xướng và phát triển trong các công trình của các tác giả quốc tế [19, 33, 34, 35, 36, 37, 50, 51].
- Trong nước: Nghiên cứu mật mã khối phục vụ an ninh quốc phòng do Ban Cơ yếu Chính phủ thực hiện trong Chương trình Khoa học Công nghệ Mật mã (KCM) và được quản lý theo chế độ bảo mật. Ở lĩnh vực công bố dân sự, Đề tài cấp Nhà nước KC.01 ("Nghiên cứu một số vấn đề bảo mật và an toàn thông tin cho các mạng dùng giao thức liên mạng IP") đã đề xuất các mô hình an toàn thông tin ứng dụng cho thương mại điện tử và Chính phủ điện tử tại Việt Nam.
Khoảng trống nghiên cứu được lựa chọn giải quyết là: Tập trung cải tiến cấu trúc toán tử mật mã khối, khắc phục các điểm yếu vi sai của thuật toán dựa trên CSPN (cụ thể là SPECTR-128), thiết kế các phần tử nguyên thủy có hiệu suất sử dụng tài nguyên phần cứng tối đa (như $F_{2/2}$, $F_{2/4}$ trên bộ nhớ FPGA) và xây dựng thuật toán mã hóa tối ưu cho thiết bị phần cứng bảo vệ dữ liệu thời gian thực.
Cơ sở lý thuyết và phương pháp nghiên cứu
Luận án sử dụng nền tảng cơ sở toán học và lý thuyết mật mã học đối xứng:
- Đại số Boole và hàm logic: Không gian vector logic trên trường $GF(2)$, phép cộng XOR ($\oplus$) và phép nhân AND ($\cdot$). Hàm logic $f: GF(2)^n \to GF(2)^m$. Hàm Affine có dạng $f(x_1, \dots, x_n) = c_0 \oplus c_1 x_1 \oplus \dots \oplus c_n x_n$ (tuyến tính khi $c_0 = 0$).
- Khoảng cách Hamming: $d(f, \phi) = W(f(x) \oplus \phi(x))$, trong đó $W(x)$ là trọng số Hamming.
- Khái niệm mật mã khối (Shannon, 1949): Nguyên lý hỗn loạn (confusion) và khuếch tán (diffusion) xây dựng qua hai cấu trúc phổ biến là mạng Feistel và mạng SPN (Substitution-Permutation Network).
- Tiêu chuẩn thiết kế mật mã:
- Tiêu chuẩn thác lũ nghiêm ngặt (SAC): Khi một bit đầu vào thay đổi thì mỗi bit đầu ra thay đổi với xác suất $1/2$.
- Chiến lược vết rộng và số nhánh (Wide-trail strategy & Branch number): Đánh giá và tối ưu lớp khuếch tán.
- Độ phi tuyến ($NL$): $NL(f) = \min_{\phi} d(f, \phi)$, đo khoảng cách tới tập các hàm Affine.
- Đặc trưng vi sai: Xác suất chuyển dịch vi sai $\Delta x \to \Delta y$.
- Bậc phi tuyến đại số (Lars Knudsen [27]): Bậc cực đại $i$ mà đạo hàm bậc $i$ của hàm logic không phải là hằng số.
| Thành phần lý thuyết |
Định nghĩa / Biểu thức toán học |
Vai trò trong thiết kế |
| Trường $GF(2)$ |
Phần tử ${0, 1}$, phép toán $\oplus$ (XOR) và $\cdot$ (AND) |
Nền tảng biểu diễn bit và logic mạch |
| Hàm Affine |
$f(x) = c_0 \oplus \bigoplus_{i=1}^n c_i x_i$ ($c_0=0$ là tuyến tính) |
Cơ sở đánh giá tính tuyến tính |
| Độ phi tuyến $NL(f)$ |
$NL(f) = \min_{c_0, c_i} d(f, \phi)$ |
Kháng thám mã tuyến tính |
| Bậc Knudsen $deg(f)$ |
Cấp đạo hàm vi sai bậc cao lớn nhất khác hằng số |
Kháng thám mã đại số và vi sai bậc cao |
| Tiêu chuẩn SAC |
$f(x) \oplus f(x \oplus e_i)$ là hàm cân bằng $\forall i$ |
Đảm bảo hiệu ứng khuếch tán cực đại |
Luận án xây dựng lý thuyết Mạng chuyển vị - thay thế điều khiển được (CSPN) dựa trên các nguyên thủy mật mã điều khiển được (CE):
- Phần tử $P_{2/1}$: Hoán vị 2 bit đầu vào $(x_1, x_2)$ thành $(y_1, y_2)$ dưới sự điều khiển của 1 bit $v$ ($y_1 = x_1, y_2 = x_2$ khi $v=0$; $y_1 = x_2, y_2 = x_1$ khi $v=1$).
- Mạng chuyển vị điều khiển được $P_{n/m}$: Gồm nhiều lớp $P_{2/1}$, số lớp chủ động $s = 2m/n$. Khối nghịch đảo $P_{n/m}^{-1}$ được tạo bằng cách đảo ngược thứ tự các tầng và vị trí kết nối.
- Phần tử $F_{2/1}$: Điều khiển bởi 1 bit $v$, biểu diễn qua 2 hàm Boole 3 biến hoặc 2 phép thế $2 \times 2$ ($F_{2/1}^{(0)}$ và $F_{2/1}^{(1)}$). Khi triển khai trên FPGA, mỗi ô nhớ chỉ sử dụng $50%$ dung lượng.
- Phần tử $F_{2/2}$: Điều khiển bởi 2 bit $(v, z)$, biểu diễn qua cặp hàm Boole 4 biến hoặc 4 phép thế $2 \times 2$. $F_{2/2}$ sử dụng $100%$ dung lượng ô nhớ LUT trên FPGA, có độ phi tuyến $NL(f_1) = NL(f_2) = NL(f_3) = 4$ ($f_3 = f_1 \oplus f_2$).
- Mạng mở rộng $F_{n/m}$: Xây dựng bằng cách xếp chồng các lớp phần tử điều khiển được song song kết hợp với các hoán vị xoắn đối xứng cố định $\pi_j$.
Phương pháp nghiên cứu thực tế:
- Phương pháp phân tích giải tích và xác suất mật mã: Đánh giá xác suất truyền vi sai hai vòng và toàn phần (DCA); tính toán độ lệch tuyến tính của các mặt nạ qua từng vòng và toàn bộ các vòng mã hóa (LCA).
- Phương pháp mô hình hóa cấu trúc phần cứng: Thiết kế logic ma trận chuyển mạch và bảng phân bố bit điều khiển trên FPGA.
Nội dung chính theo từng chương
Chương 1: Tổng quan về giải pháp bảo mật dữ liệu thời gian thực trên mạng IP
Chương 1 thiết lập bức tranh tổng thể về bảo mật dữ liệu thời gian thực và cơ sở toán học cho thiết kế mật mã khối:
- Phân tích các đặc trưng của dữ liệu thời gian thực và 4 tham số QoS then chốt: độ trễ, jitter, băng thông, tỷ lệ mất gói. Khẳng định thuật toán mã hóa phải đạt tốc độ cao nhằm giảm thiểu độ trễ xử lý.
- Tổng quan các giao thức SRTP và IPSec, chỉ ra hạn chế về hiệu năng của IPSec và các hướng nghiên cứu cứng hóa trên FPGA của các tác giả quốc tế (A. Wu et al., Kaur et al., Tonde et al., Shylashree et al.).
- Điểm luận các tiêu chuẩn mật mã khối trên thế giới (DES, AES, GOST 28147-89, Camellia, NESSIE, INRIA) và trong nước (Ban Cơ yếu Chính phủ, Đề tài KC.01).
- Trình bày cơ sở toán học: trường $GF(2)$, hàm logic, khoảng cách Hamming, SAC, chiến lược vết rộng, số nhánh, độ phi tuyến, vi sai, bậc Knudsen.
- Mô tả chi tiết nguyên lý thiết kế mạng CSPN, các lớp nguyên thủy điều khiển được $P_{2/1}$, $F_{2/1}$, $F_{2/2}$ và cấu trúc mở rộng $F_{n/m}$.
- Xác định hướng nghiên cứu tổng thể của luận án gồm 6 nội dung trọng tâm triển khai ở các chương sau: cải tiến SPECTR-128, phát triển họ thuật toán dựa trên $F_{2/1}, F_{2/2}$, đề xuất nguyên thủy mới $F_{2/4}$, xây dựng lược đồ sinh khóa on-the-fly, đánh giá thực thi trên FPGA và kiểm định an toàn theo chuẩn NESSIE.
Chương 2: Cải tiến thuật toán mật mã khối SPECTR-128 dùng cho bảo mật dữ liệu thời gian thực
Chương 2 đi sâu vào cấu trúc giải thuật, phân tích độ an toàn và đề xuất giải pháp cải tiến cho thuật toán SPECTR-128:
1. Cấu trúc thiết kế của thuật toán SPECTR-128:
- Kích thước khối dữ liệu: 128 bit; Chiều dài khóa bí mật: 256 bit; Số vòng mã hóa: 12 vòng.
- Cấu trúc gồm: Biến đổi khởi đầu (IT), 12 vòng thủ tục
Crypt, và biến đổi kết thúc (FT).
- Thủ tục
Crypt thực hiện biến đổi trên khối dữ liệu nhánh phải $R$ (64 bit) dưới sự điều khiển của nhánh trái $L$ (64 bit) và các khóa con 64 bit $A^{(1)}, A^{(2)}, A^{(3)}, A^{(4)}$:
- Phép dịch vòng trái
$<<< 21$.
- Phép XOR ($\oplus$).
- Hàm phi tuyến $G(L, A^{(3)}, A^{(4)})$.
- Các toán tử DDP $P_{64/192}$ và $P_{64/192}^{-1}$ (kết hợp tạo thành $P_{64/384}$ có bậc cực đại).
- Khối mở rộng $E$ ánh xạ khối 64 bit thành vector điều khiển 192 bit $V = (V_1, \dots, V_6)$.
- Sử dụng Lược đồ sinh khóa nội vi (Internal Key Scheduling - IKS) thông qua các phép biến đổi hai vị trí điều khiển được phụ thuộc dữ liệu (CTPO / COS).
- Hàm phi tuyến $G$: Xây dựng từ hàm bent 12 biến $\psi(z_1, \dots, z_{10}) = z_1 z_2 \oplus z_3 z_4 \oplus z_5 z_6 \oplus z_7 z_8 \oplus z_9 z_{10} \oplus z_1 z_5 z_9 \oplus z_1 z_3 z_7 z_9$ kết hợp dạng $f(z_1, \dots, z_{12}) = z_{11} z_{12} \oplus \psi(z_1, \dots, z_{10})$. Phổ Walsh chứa 1024 phần tử $|U_w| = 128$ và 3072 phần tử $U_w = 0$. Độ phi tuyến $N(f) = 2^{11} - 2^6 = 1984$ (tiệm cận mức cực đại 2016), bậc chuẩn đại số $deg(f) = 4$, có tính miễn nhiễm tương quan và tự tương quan tốt.
| Thông số kỹ thuật SPECTR-128 |
Giá trị chi tiết trong văn bản |
| Kích thước khối dữ liệu |
128 bit (chia thành 2 nhánh $L, R$ mỗi nhánh 64 bit) |
| Độ dài khóa bí mật ($K$) |
256 bit (chia thành 4 khóa con $K_1, K_2, K_3, K_4$) |
| Số vòng mã hóa |
12 vòng |
| Toán tử hoán vị điều khiển |
Cặp nghịch đảo $P_{64/192}$ và $P_{64/192}^{-1}$ tạo thành $P_{64/384}$ |
| Hàm phi tuyến $G$ |
Xây dựng từ hàm bent 12 biến, độ phi tuyến $N(f) = 1984$, bậc ANF $= 4$ |
| Đặc trưng vi sai 2 vòng $P(2)$ (Gốc) |
$\approx 1.5 \times 2^{-19}$ |
| Xác suất vi sai 12 vòng $P(12)$ (Gốc) |
$\approx (1.5 \times 2^{-19})^6 \approx 11.39 \times 2^{-114} \approx 2^{-110.5}$ |
| Độ lệch thám mã tuyến tính 12 vòng |
$b(12) \le 2^{-73}$ (11 vòng đạt $b(11) \le 2^{-67} < 2^{-64}$) |
2. Đánh giá độ an toàn và phương án cải tiến:
- Phân tích thám mã lượng sai (DCA):
- Khảo sát đặc trưng vi sai 2 vòng $(\Delta 0^L, \Delta 1^R) \to (\Delta 1^L, \Delta 0^R)$. Xác suất chuyển dịch 2 vòng là $P(2) \approx P' + P'' + P^* + P_0 \approx 1.5 \times 2^{-19}$, trong đó các thành phần đóng góp chính gồm Trường hợp 1 ($P' \approx 15 \times 2^{-21}$, chủ yếu tại vị trí $i = 43$), Trường hợp 2 ($P'' \approx 14 \times 2^{-21}$ tại các vị trí $i = 54, 57, 9, 10, 11, 44$), Trường hợp 3 ($P^* = P'$), và $P_0 \approx 1.5 \times 2^{-19}$.
- Xác suất vi sai sau 12 vòng của SPECTR-128 gốc là $P(12) \approx (1.5 \times 2^{-19})^6 \approx 2^{-110.5}$. Do $2^{-110.5} > 2^{-128}$, thuật toán gốc chưa bảo đảm an toàn trước thám mã vi sai.
- Tác giả đề xuất phương án cải tiến: Thay đổi bảng phân bố bit của vector $U$ trong khối mở rộng $E$ để tạo nên thuật toán SPECTR'-128. Sơ đồ phân bố mới triệt tiêu hoàn toàn đóng góp của các Trường hợp 1, 2, 3 (chuyển sang các trường hợp 4a, 4b, 5a, 5b, 6a), làm giảm xác suất vi sai 2 vòng $P(2)$ xuống khoảng $2^{-8}$ lần (tức $P(2) \approx 2^{-27}$), bảo đảm độ an toàn trước thám mã vi sai mà không làm suy giảm hiệu năng phần cứng.
- Phân tích thám mã tuyến tính (LCA):
- Mặt nạ tuyến tính hiệu quả nhất có 2 bit chủ động ở vị trí ngoài cùng bên trái với độ lệch 1 vòng $b(1) \le 2^{-7}$.
- Sau 12 vòng, độ lệch tuyến tính toàn phần $b(12) \le \frac{1}{2} (2 \cdot b(1))^{12} \le 2^{-73}$. Với 11 vòng, độ lệch là $b(11) \le 2^{-67} < 2^{-64}$. Do đó, cấu trúc 12 vòng của SPECTR-128 và SPECTR'-128 kháng an toàn các tấn công thám mã tuyến tính.
| Lớp vector |
Phân bố bit của vector $U$ trong khối mở rộng $E$ cải tiến (SPECTR'-128) |
| $V_1$ |
$33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 62, 63, 34, 60, 35, 36, 37, 43, 44, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64$ |
| $V_2$ |
$50, 41, 52, 53, 42, 61, 56, 57, 61, 38, 48, 55, 45, 46, 47, 49, 64, 49, 50, 51, 38, 39, 40, 41, 42, 48, 53, 45, 46, 47, 52, 33$ |
| $V_3$ |
$58, 59, 45, 58, 62, 49, 64, 63, 33, 51, 52, 53, 54, 55, 39, 54, 57, 46, 44, 60, 43, 47, 48, 50, 34, 35, 36, 37, 59, 56, 40, 51$ |
| $V_4$ |
$26, 27, 28, 29, 1, 19, 10, 17, 18, 31, 20, 21, 14, 23, 24, 25, 32, 11, 8, 9, 22, 15, 16, 30, 2, 3, 4, 5, 6, 7, 12, 13$ |
| $V_5$ |
$18, 19, 20, 21, 14, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 17, 2, 3, 4, 5, 6, 7, 8, 9, 10, 1, 12, 13, 22, 15, 16, 11$ |
| $V_6$ |
$1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 28, 23, 24, 25, 26, 27, 22, 29, 30, 31, 32$ |
Định hướng nội dung các chương tiếp theo của luận án
Dựa trên cấu trúc mục tiêu xác lập tại Chương 1, các nội dung nghiên cứu tiếp theo bao gồm:
- Phát triển các họ thuật toán mật mã khối mới trên FPGA dựa trên các lớp phần tử $F_{2/1}$ và $F_{2/2}$ (tận dụng $100%$ tài nguyên ô nhớ).
- Đề xuất và mô hình hóa lớp phần tử nguyên thủy mới $F_{2/4}$, phát triển họ thuật toán mật mã khối tương ứng trên cấu trúc khung chung nhằm đối sánh đặc tính mật mã.
- Thiết kế lược đồ sinh khóa vòng "cùng bay" (on-the-fly key schedule) để tối ưu hóa hiệu năng khi thay đổi khóa liên tục, loại trừ nhược điểm của các lược đồ khóa đơn giản trên CSPN.
- Đánh giá thực nghiệm hiệu năng trên phần cứng FPGA và kiểm định độ an toàn mật mã theo tiêu chuẩn NESSIE, thám mã vi sai và tuyến tính.
Kết quả và những đóng góp mới
Luận án tự xác định các đóng góp mới về mặt lý luận và thực tiễn:
Đóng góp về mặt lý luận:
- Chỉ ra chính xác điểm yếu vi sai của thuật toán SPECTR-128 nguyên bản: xác suất đặc trưng vi sai 2 vòng đạt mức $P(2) \approx 1.5 \times 2^{-19}$, dẫn đến xác suất sau 12 vòng là $P(12) \approx 2^{-110.5}$, chưa đáp ứng ngưỡng an toàn $2^{-128}$ đối với khối 128 bit.
- Đề xuất phương án cải tiến cấu trúc khối mở rộng $E$ (thuật toán SPECTR'-128), triệt tiêu các đặc trưng vi sai nguy hiểm của các Trường hợp 1, 2, 3 và làm giảm xác suất vi sai 2 vòng xuống $2^{-8}$ lần ($P(2) \approx 2^{-27}$).
- Chứng minh bằng toán học độ an toàn của cấu trúc SPECTR-128 trước thám mã tuyến tính với độ lệch toàn phần sau 12 vòng đạt $b(12) \le 2^{-73}$ (11 vòng đạt $b(11) \le 2^{-67} < 2^{-64}$).
- Đặt nền móng lý thuyết cho việc phát triển họ thuật toán mật mã khối trên mạng CSPN sử dụng các nguyên thủy điều khiển được $F_{2/1}$, $F_{2/2}$ và đề xuất mới nguyên thủy $F_{2/4}$.
Đóng góp về mặt thực tiễn và giải pháp kỹ thuật:
- Cung cấp giải pháp thuật toán SPECTR'-128 có khả năng cài đặt trực tiếp trên phần cứng chuyên dụng FPGA với hiệu năng cao, không tốn thêm tài nguyên tính toán nhưng nâng cao độ an toàn mật mã.
- Đề xuất cơ chế sinh khóa "cùng bay" giúp duy trì tốc độ mã hóa cao khi khóa thay đổi liên tục trong các phiên truyền dữ liệu thời gian thực.
- Cung cấp mô hình thuật toán mật mã khối tối ưu phần cứng phục vụ thiết kế các thiết bị bảo mật chuyên dụng cho mạng IP (thoại VoIP, truyền hình hội nghị, điều khiển tự động hóa công nghiệp, y tế, hàng không).
Hạn chế và hướng nghiên cứu tiếp
Hạn chế của nghiên cứu:
- Các nội dung nghiên cứu chuyên sâu và ứng dụng thực tế trong lĩnh vực an ninh quốc gia của Ban Cơ yếu Chính phủ thuộc chế độ quản lý "MẬT" nên không được công bố chi tiết trong văn bản luận án.
- Dữ liệu văn bản tập trung chủ yếu vào giải tích toán học mật mã và phân tích thám mã vi sai, thám mã tuyến tính; chưa công bố chi tiết số liệu đo đạc tiêu thụ năng lượng thực tế hoặc các kiểm thử kháng tấn công kênh kề (side-channel attacks) trên chip vật lý.
Hướng nghiên cứu tiếp theo:
- Hoàn thiện việc thiết kế và kiểm thử thực nghiệm họ thuật toán mật mã khối dựa trên lớp phần tử mới $F_{2/4}$ trên phần cứng FPGA.
- Hiện thực hóa chi tiết lược đồ sinh khóa vòng "cùng bay" và đo đạc hiệu năng thông lượng (throughput), tài nguyên logic (LUTs/Slices) và độ trễ trên các dòng chip FPGA cụ thể.
- Kiểm định thống kê toàn diện độ an toàn của họ thuật toán mới theo bộ tiêu chuẩn đánh giá NESSIE.
Giá trị tham khảo
Bản mô tả luận án mang lại giá trị tham khảo chuyên môn cho các nhóm đối tượng:
- Nghiên cứu sinh, học viên cao học, giảng viên chuyên ngành Mật mã học và An toàn thông tin: Tham khảo phương pháp xây dựng hàm phi tuyến từ hàm bent 12 biến, kỹ thuật phân tích xác suất đặc trưng vi sai qua các lớp hoán vị điều khiển được và phương pháp đánh giá độ lệch thám mã tuyến tính.
- Kỹ sư thiết kế hệ thống nhúng và phần cứng vi mạch FPGA: Tham khảo kiến trúc mạng CSPN, mô hình phần tử nguyên thủy $F_{2/2}$ (sử dụng $100%$ dung lượng bộ nhớ) và bảng phân bố khối mở rộng $E$ để tối ưu hóa mạch mã hóa tốc độ cao.
- Các nhà phát triển hệ thống mạng IP và bảo mật thời gian thực: Tham khảo cơ chế tối ưu hóa độ trễ mã hóa nhằm duy trì các tham số chất lượng dịch vụ (QoS) cho các dịch vụ truyền thông đa phương tiện, VoIP và điều khiển công nghiệp.
Câu hỏi thường gặp
1. Dữ liệu thời gian thực có những đặc thù gì và chịu ràng buộc bởi các tham số QoS nào?
Dữ liệu thời gian thực là dữ liệu không lưu trữ hoặc chỉ lưu trữ tạm thời, phải được chuyển đến người dùng cuối nhanh nhất ngay khi thu thập. Các ứng dụng thời gian thực chịu sự chi phối nghiêm ngặt của 4 tham số QoS: Độ trễ (thời gian phân phát gói tin không được vượt quá giới hạn cho phép), Jitter (biến thiên độ trễ cực đại giữa các gói tin trong cùng một phiên), Băng tần (tốc độ kết nối bảo đảm thông lượng), và Độ mất mát (tỷ lệ phần trăm gói tin bị mất trong quá trình truyền dẫn).
2. Tại sao việc sử dụng phần tử nguyên thủy $F_{2/2}$ lại hiệu quả hơn $F_{2/1}$ khi thiết kế trên FPGA?
Khi cài đặt trên FPGA, mỗi khối nhớ (LUT) dùng để biểu diễn một phần tử $F_{2/1}$ chỉ sử dụng $50%$ dung lượng ô nhớ, làm lãng phí một nửa tài nguyên bộ nhớ còn lại. Trong khi đó, phần tử $F_{2/2}$ (được điều khiển bởi 2 bit và biểu diễn qua cặp 4 phép thế $2 \times 2$) tận dụng được $100%$ dung lượng ô nhớ, đồng thời các hàm logic 4 biến của $F_{2/2}$ có độ phi tuyến cao ($NL=4$) và đặc trưng vi sai tốt hơn $F_{2/1}$.
3. Hàm phi tuyến $G$ trong thuật toán SPECTR-128 được xây dựng như thế nào và sở hữu những đặc tính gì?
Hàm $G$ là ánh xạ từ ${0,1}^{64} \times {0,1}^{64} \times {0,1}^{64} \to {0,1}^{64}$, xây dựng dựa trên hàm bent 12 biến $f(z_1, \dots, z_{12}) = z_{11} z_{12} \oplus \psi(z_1, \dots, z_{10})$. Hàm $G$ có các đặc tính: Phổ Walsh có 1024 phần tử nhận giá trị $|U_w| = 128$ và 3072 phần tử nhận giá trị $U_w = 0$; Độ phi tuyến đạt $N(f) = 1984$ (tiệm cận cực đại 2016); Miễn nhiễm tương quan với mọi vector khi không cố định đồng thời $z_{11}, z_{12}$; Đặc tính tự tương quan tốt (thỏa mãn tiêu chuẩn lan truyền); Bậc dạng chuẩn đại số $deg(f) = 4$.
4. Vì sao thuật toán SPECTR-128 nguyên bản chưa đủ an toàn trước thám mã vi sai và giải pháp cải tiến trong SPECTR'-128 là gì?
SPECTR-128 nguyên bản có xác suất đặc trưng vi sai 2 vòng $P(2) \approx 1.5 \times 2^{-19}$, dẫn đến xác suất toàn phần sau 12 vòng là $P(12) \approx 2^{-110.5}$. Mức xác suất này lớn hơn $2^{-128}$ nên chưa kháng triệt để thám mã vi sai. Thuật toán cải tiến SPECTR'-128 thay đổi bảng phân bố bit của vector $U$ trong khối mở rộng $E$, triệt tiêu đóng góp xác suất của các Trường hợp vi sai 1, 2, 3, làm giảm xác suất $P(2)$ xuống khoảng $2^{-8}$ lần ($P(2) \approx 2^{-27}$), bảo đảm khả năng kháng vi sai hoàn toàn.
5. Kết quả phân tích thám mã tuyến tính đối với SPECTR-128 cho thấy số vòng tối thiểu cần thiết là bao nhiêu?
Phân tích thám mã tuyến tính chỉ ra rằng mặt nạ hiệu quả nhất có độ lệch 1 vòng $b(1) \le 2^{-7}$. Với 11 vòng mã hóa, độ lệch tuyến tính là $b(11) \le 2^{-67} < 2^{-64}$ (nhỏ hơn độ lệch của thuật toán ngẫu nhiên $2^{-64}$). Với 12 vòng, độ lệch đạt $b(12) \le 2^{-73}$. Do đó, cấu trúc từ 11 đến 12 vòng là đủ để kháng lại các tấn công thám mã tuyến tính trong trường hợp khóa xấu nhất.
Kết luận
Luận án đã giải quyết bài toán bảo mật dữ liệu thời gian thực trên mạng IP thông qua việc nghiên cứu, cải tiến và thiết kế các thuật toán mật mã khối định hướng thực thi phần cứng FPGA. Nghiên cứu đã chỉ ra điểm yếu vi sai của thuật toán SPECTR-128 ($P(12) \approx 2^{-110.5}$) và đề xuất thành công giải pháp cải tiến SPECTR'-128 giúp giảm xác suất vi sai 2 vòng đi $2^{-8}$ lần, đồng thời chứng minh cấu trúc đạt độ an toàn trước thám mã tuyến tính ($b(12) \le 2^{-73}$). Các kết quả này cùng định hướng phát triển họ thuật toán dựa trên các nguyên thủy điều khiển được ($F_{2/1}, F_{2/2}, F_{2/4}$) và cơ chế sinh khóa "cùng bay" tạo lập cơ sở khoa học vững chắc cho việc chế tạo thiết bị bảo mật chuyên dụng hiệu năng cao.