Tổng quan luận án

Tính cấp thiết và khoảng trống nghiên cứu

Dữ liệu thời gian thực là loại dữ liệu không được lưu trữ hoặc có lưu trữ nhưng phải chuyển đến người dùng cuối nhanh nhất ngay khi được thu thập. Các hệ thống điều khiển công nghiệp, kiểm soát tiến trình (trong nhà máy, viện hạt nhân, hệ thống hàng không, tích hợp dẫn đường máy bay và vệ tinh), y tế, truyền thông đa phương tiện, dự phòng thảm họa và phân tích dữ liệu khoa học đòi hỏi các ràng buộc nghiêm ngặt về chất lượng dịch vụ mạng (QoS). Bốn tham số QoS cốt lõi gồm: độ trễ (latency), jitter (độ biến thiên trễ giữa các gói tin), băng tần (bandwidth) và tỷ lệ mất mát gói tin (packet loss). Khi truyền tải qua mạng sử dụng bộ giao thức TCP/IP (mạng IP như LAN, WAN, Internet), dữ liệu đối mặt với nguy cơ bị tấn công, đánh cắp hoặc phá hủy.

Khoảng trống nghiên cứu được tác giả xác định là: các thuật toán mật mã khối hiện nay đang dùng để bảo vệ dữ liệu trên mạng IP (chẳng hạn như chuẩn mã hóa AES) chủ yếu được thiết kế hướng tới tính đa dụng trên cả nền tảng phần mềm lẫn phần cứng thông thường. Chúng chưa được tối ưu hóa chuyên biệt cho các hệ thống phần cứng chuyên dụng (FPGA/ASIC) nhằm xử lý luồng dữ liệu thời gian thực. Việc áp dụng các thuật toán đa mục đích này khiến thiết bị mật mã tiêu tốn nhiều tài nguyên xử lý, hiệu năng bị giới hạn và phát sinh độ trễ thuật toán lớn, từ đó trực tiếp làm suy giảm các chỉ số QoS của dịch vụ thời gian thực.

Mục tiêu và nhiệm vụ nghiên cứu

Mục tiêu tổng quát của luận án là nghiên cứu, thiết kế và phát triển các thuật toán mật mã khối hiệu năng cao có cấu trúc phù hợp để tích hợp tối ưu trên nền tảng phần cứng mảng cổng lập trình được dạng trường (FPGA), làm cơ sở xây dựng các thiết bị bảo mật chuyên dụng cho dữ liệu thời gian thực trên mạng IP.

Để đạt được mục tiêu trên, luận án xác định các nhiệm vụ nghiên cứu cụ thể sau:

  1. Nghiên cứu tổng quan về đặc tính dữ liệu thời gian thực, các tham số QoS và các giao thức bảo mật mạng IP (SRTP, IPSec).
  2. Nghiên cứu cơ sở lý thuyết thiết kế mật mã khối, mạng chuyển vị thay thế điều khiển được (CSPN) và các phần tử nguyên thủy mật mã điều khiển được ($P_{2/1}$, $F_{2/1}$, $F_{2/2}$).
  3. Phân tích độ an toàn đối với thám mã vi sai và thám mã tuyến tính của thuật toán mật mã khối SPECTR-128; từ đó đề xuất giải pháp cải tiến thành thuật toán SPECTR'-128 nhằm khắc phục điểm yếu vi sai.
  4. Nghiên cứu phát triển họ thuật toán mật mã khối mới dựa trên các lớp phần tử điều khiển được $F_{2/1}$ và $F_{2/2}$ trên nền tảng FPGA.
  5. Đề xuất lớp phần tử nguyên thủy mật mã mới $F_{2/4}$ và phát triển họ thuật toán mật mã khối hiệu năng cao trên cơ sở lớp phần tử này.
  6. Thiết kế lược đồ sinh khóa vòng trực tiếp ("cùng bay" - on-the-fly) nhằm duy trì hiệu năng cao khi đổi khóa thường xuyên và loại bỏ điểm yếu cấu trúc khóa đơn giản của mạng CSPN.
  7. Đánh giá thực nghiệm hiệu năng trên FPGA và kiểm định độ an toàn theo tiêu chuẩn NESSIE cũng như khả năng kháng thám mã vi sai, thám mã tuyến tính.

Đối tượng và phạm vi nghiên cứu

  • Đối tượng nghiên cứu: Thuật toán mật mã khối đối xứng, cấu trúc mạng chuyển vị thay thế điều khiển được (CSPN), các phần tử nguyên thủy mật mã điều khiển được ($P_{2/1}$, $F_{2/1}$, $F_{2/2}$, $F_{2/4}$), các phương pháp thám mã vi sai (DCA) và thám mã tuyến tính (LCA), giải pháp cứng hóa trên FPGA.
  • Phạm vi nghiên cứu: Bảo mật dữ liệu truyền thời gian thực trên mạng liên mạng IP; triển khai thuật toán trên nền tảng phần cứng chuyên dụng FPGA; đánh giá độ an toàn theo các chuẩn mật mã học lý thuyết và tiêu chuẩn NESSIE.

Tổng quan tài liệu và vị trí của luận án

Các hướng nghiên cứu trước đây

Tác giả đã hệ thống hóa các hướng nghiên cứu trong nước và quốc tế liên quan đến bảo mật dữ liệu IP và thiết kế mật mã khối:

  1. Các giao thức bảo mật dữ liệu thời gian thực:
    • Giao thức SRTP (Secure Real-time Transport Protocol - RFC 3711, tháng 3/2004): Do nhóm nghiên cứu của Cisco và Ericsson phát triển, chuẩn hóa bởi IETF để bảo vệ luồng thoại, video qua RTP/RTCP. SRTP sử dụng AES làm thuật toán mã hóa mặc định và HMAC-SHA1 (RFC 2104) để xác thực bản tin. SRTP không tự quản lý khóa mà phải phụ thuộc vào các giao thức ngoài như TLS hoặc IPSec.
    • Giao thức IPSec: Hoạt động tại tầng mạng, gồm hai cơ chế cốt lõi là AH (mào đầu chứng thực) và ESP (bảo vệ tải trọng), thiết lập liên kết an toàn qua hai pha (ISAKMP SA và IPSec SA) và giao thức trao đổi khóa IKE. IPSec có cấu trúc xử lý phức tạp, tiêu tốn nhiều tài nguyên tính toán.
  2. Nghiên cứu cứng hóa và tối ưu thuật toán trên FPGA:
    • A. Wu, Yun Niu, X. Zhang (2013) nghiên cứu cứng hóa toàn phần giao thức IPSec trên FPGA, sử dụng chuẩn AES cho ESP và thỏa thuận khóa Diffie-Hellman với RSA 1024/2048-bit cho IKEv2.
    • Kaur A., Bhardwaj P., Naveen Kumar (2013) và Ashwini R. Tonde, Akshay P. Dhande (2014) thực hiện cứng hóa chuẩn AES trên FPGA nhằm nâng cao thông lượng.
    • Shylashree N., Nagarjun Bhat, V. Shridhar (2012) khảo sát các kỹ thuật tối ưu hóa phần cứng và đường ống xử lý (pipeline) cho chuẩn mã hóa dữ liệu.
  3. Lịch sử và xu hướng phát triển mật mã khối:
    • Tại Hoa Kỳ: Chuẩn DES (1976) dựa trên mạng Feistel và chuẩn AES (Rijndael, 2000) dựa trên mạng thay thế - hoán vị (SPN) do hai nhà khoa học Bỉ thiết kế.
    • Tại các quốc gia khác: Chuẩn GOST 28147-89 của Liên Xô/Nga (mạng Feistel, khối 64-bit, khóa 256-bit); chuẩn Camellia của Nhật Bản (mạng Feistel, khối 192-bit, khóa 256-bit); dự án NESSIE và dự án INRIA tại Châu Âu.
    • Nghiên cứu nền tảng lý thuyết: Ý tưởng nền tảng của Claude Shannon (1949) về tính hỗn loạn (confusion) và khuếch tán (diffusion); cấu trúc Feistel của Horst Feistel; khái niệm bậc phi tuyến của Lars Knudsen (1994).
    • Cơ chế hoán vị phụ thuộc dữ liệu (DDP) và mạng CSPN: Khởi xướng trong các công trình của các nhà nghiên cứu mật mã thực hành [33, 50] và các phát triển mở rộng cấu trúc [19, 36, 37] về các phần tử $P_{2/1}$, $F_{2/1}$, $F_{2/2}$ và thuật toán SPECTR-128.
  4. Tình hình nghiên cứu trong nước:
    • Ban Cơ yếu Chính phủ thực hiện các nghiên cứu chuyên sâu phục vụ an ninh quốc phòng trong khuôn khổ Chương trình KCM (quản lý theo chế độ bảo mật).
    • Đề tài cấp Nhà nước KC.01: "Nghiên cứu một số vấn đề bảo mật và an toàn thông tin cho các mạng dùng giao thức liên mạng IP", nghiên cứu các giải pháp đảm bảo an toàn thông tin trên mạng IP áp dụng cho thương mại điện tử và Chính phủ điện tử tại Việt Nam.
Nhóm nghiên cứu / Tiêu chuẩn Năm công bố Nội dung kỹ thuật chính Giới hạn / Điểm còn tồn tại
IETF (Cisco & Ericsson) 2004 Chuẩn RFC 3711 (SRTP), mã hóa AES, xác thực HMAC-SHA1 Không tích hợp quản lý khóa, phụ thuộc vào TLS/IPSec
A. Wu, Yun Niu, X. Zhang 2013 Cứng hóa giao thức IPSec trên FPGA (AES-ESP, IKEv2 RSA) Thuật toán mật mã chưa được tối ưu chuyên biệt cho phần cứng
Kaur, Tonde, Shylashree et al. 2012–2014 Tối ưu hóa cài đặt phần cứng AES bằng kỹ thuật pipeline Chỉ tối ưu việc cài đặt chuẩn có sẵn, không cải tiến thành phần mật mã
Chuẩn quốc tế (DES, AES, GOST) 1976, 2000 Cấu trúc Feistel, SPN chuẩn hóa trên phần mềm/phần cứng Chưa khai thác tối đa hiệu năng của các phần tử logic trên FPGA
Nghiên cứu DDP / CSPN gốc 2002–2008 Đề xuất phần tử $P_{2/1}, F_{2/1}, F_{2/2}$, thuật toán SPECTR-128 Xác suất thám mã vi sai còn cao ($11{,}4 \times 2^{-114}$), lược đồ khóa đơn giản

Khoảng trống luận án lựa chọn giải quyết

Các công trình công bố về việc cài đặt mật mã trên FPGA hầu như chỉ tập trung vào việc hiện thực hóa các chuẩn mật mã có sẵn (như AES, DES) mà ít nghiên cứu tối ưu hoặc cải tiến trực tiếp cấu trúc toán tử mật mã. Thuật toán SPECTR-128 tuy có tốc độ hoạt động phần cứng cao nhờ sử dụng các toán tử DDP nhưng vẫn bộc lộ hạn chế về độ an toàn trước thám mã vi sai. Luận án giải quyết khoảng trống này bằng cách: cải tiến thuật toán SPECTR-128, phát triển các cấu trúc CSPN mới trên các phần tử $F_{2/1}, F_{2/2}, F_{2/4}$, và xây dựng cơ chế sinh khóa vòng "cùng bay" phù hợp hoàn toàn với cấu trúc phần cứng FPGA.

Cơ sở lý thuyết và phương pháp nghiên cứu

Cơ sở lý thuyết và các khái niệm toán học

Luận án vận dụng các cơ sở toán học mật mã trên trường hữu hạn $\mathrm{GF}(2)$:

  • Trường $\mathrm{GF}(2)$ và Vector logic: Trường có hai phần tử ${0, 1}$, phép cộng tương ứng với phép $\mathrm{XOR}$ ($\oplus$), phép nhân tương ứng với phép $\mathrm{AND}$ ($\cdot$).
  • Hàm Boole và Hàm Affine: Hàm logic $f: \mathrm{GF}(2)^n \to \mathrm{GF}(2)^m$. Khi $m = 1$, $f$ là hàm logic nhị phân. Hàm $f$ là Affine nếu $f(x_1, \dots, x_n) = a_0 \oplus a_1 x_1 \oplus \dots \oplus a_n x_n$; khi $a_0 = 0$ thì $f$ là hàm tuyến tính.
  • Khoảng cách Hamming và Trọng số Hamming: Khoảng cách Hamming giữa hai hàm logic $f$ và $g$, ký hiệu $d(f, g)$, là trọng số Hamming của chuỗi chân lý của hàm $f(x) \oplus g(x)$, tức $d(f, g) = wt(f(x) \oplus g(x))$.
  • Tiêu chuẩn thiết kế hộp S và tầng khuếch tán:
    • Tiêu chuẩn thác lũ chặt (SAC): Một hàm logic nhị phân thỏa mãn SAC nếu khi một bit đầu vào đảo trạng thái thì có đúng một nửa số bit đầu ra thay đổi, nghĩa là hàm $f(x) \oplus f(x \oplus c)$ là hàm cân bằng với mọi vector $c$ có $wt(c) = 1$.
    • Chiến lược vết rộng và số nhánh: Đánh giá hiệu suất khuếch tán của hàm vòng để ngăn chặn các kỹ thuật thám mã vi sai và tuyến tính.
    • Độ phi tuyến ($NL$): Xác định bởi khoảng cách Hamming nhỏ nhất từ hàm $f$ tới tập tất cả các hàm Affine $\varphi$: $NL(f) = \min_{\varphi} d(f, \varphi)$.
    • Bậc phi tuyến: Lars Knudsen định nghĩa thông qua đạo hàm cấp cao của hàm logic; bậc phi tuyến $\deg(f)$ là giá trị $i$ lớn nhất sao cho đạo hàm bậc $i$ của $f$ tại các điểm độc lập tuyến tính khác hằng số không.
       CẤU TRÚC PHẦN TỬ NGUYÊN THỦY MẬT MÃ ĐIỀU KHIỂN ĐƯỢC

Khung phân tích mạng chuyển vị thay thế điều khiển được (CSPN)

Mạng CSPN ($F_{n/m}$) được xây dựng từ việc xếp chồng $s$ lớp phần tử nguyên thủy điều khiển được (CE) liên kết song song và các tầng hoán vị cố định $\pi_j$: $$F_{n/m}(V) = L^{(1)}{V_1} \circ \pi_1 \circ L^{(2)}{V_2} \circ \dots \circ \pi_{s-1} \circ L^{(s)}{V_s}$$ Khối nghịch đảo $F^{-1}{n/m}$ được xây dựng theo nguyên tắc đảo ngược thứ tự các tầng và các phần tử: $$F^{-1}{n/m}(V) = L^{(s)}{V_s} \circ \pi^{-1}_{s-1} \circ \dots \circ \pi^{-1}1 \circ L^{(1)}{V_1}$$

  • Phần tử $P_{2/1}$: Thực hiện 2 phép chuyển vị cố định trên 2 bit đầu vào dưới sự điều khiển của 1 bit $v$. Trong cấu trúc nhiều lớp $P_{n/m}$, số lớp chủ động $s = 2m/n$.
  • Phần tử $F_{2/1}$: Kết hợp hàm Boole phi tuyến 3 biến. Tiêu chí chọn: $f_1, f_2$ cân bằng, có độ phi tuyến lớn nhất, biến đổi song ánh, tổ hợp $f_1 \oplus f_2$ cân bằng và đạt độ phi tuyến cực đại, thỏa mãn tính xoắn (involution).
  • Phần tử $F_{2/2}$: Điều khiển bởi 2 bit $(v, z)$, gồm 4 biến vào, tương đương 4 phép thế $2 \times 2$. Ưu điểm của $F_{2/2}$ là khai thác trọn vẹn 100% dung lượng ô nhớ (LUT) của FPGA (so với $F_{2/1}$ chỉ khai thác được 50%), đạt độ phi tuyến $NL(f_1) = NL(f_2) = NL(f_1 \oplus f_2) = 4$.

Phương pháp nghiên cứu

  1. Phương pháp giải tích mật mã học: Sử dụng biến đổi Walsh, phân tích phổ, hàm bent, xác suất truyền vi sai qua các lớp toán tử, và độ lệch xác suất của phương trình xấp xỉ tuyến tính để đánh giá độ an toàn thuật toán.
  2. Phương pháp mô hình hóa cấu trúc: Thiết kế phân tầng khối mở rộng, bảng hoán vị cố định và hàm phi tuyến $G$.
  3. Phương pháp thực nghiệm cứng hóa: Tổng hợp và mô phỏng trên nền tảng FPGA để đo lường tần số hoạt động, tài nguyên LUT/Slice tiêu thụ và thông lượng xử lý.
  4. Phương pháp kiểm định tiêu chuẩn: Đánh giá thống kê theo bộ tiêu chuẩn mật mã NESSIE.

Nội dung chính theo từng chương

Chương 1: Tổng quan về giải pháp bảo mật dữ liệu thời gian thực trên mạng IP

Chương 1 thiết lập bức tranh tổng thể về bài toán bảo vệ luồng dữ liệu thời gian thực truyền trên hạ tầng mạng IP:

  • Phân tích bản chất các tham số chất lượng dịch vụ QoS: Độ trễ, Jitter, Băng thông và Tỷ lệ mất gói. Luận chứng rõ: đối với mạng cáp quang, mất mát gói tin không đáng kể, nhưng trên mạng không dây thì tỷ lệ mất gói là tham số nhạy cảm.
  • Khảo sát hai giao thức bảo mật phổ biến là SRTP (RFC 3711) và IPSec. Chỉ ra các hạn chế cố hữu: SRTP thiếu cơ chế trao đổi khóa tích hợp; IPSec tiêu tốn nhiều chu kỳ xử lý do thủ tục bắt tay và xử lý tiêu đề phức tạp.
  • Khảo lược các công trình cứng hóa thuật toán AES trên FPGA của các tác giả trong và ngoài nước (A. Wu 2013, Kaur 2013, Tonde 2014, Shylashree 2012). Rút ra kết luận: việc tối ưu phần cứng trên các thuật toán truyền thống không giải quyết triệt để vấn đề độ trễ thuật toán.
  • Tổng quan về lịch sử phát triển các chuẩn mã khối (DES, AES, GOST 28147-89, Camellia).
  • Trình bày hệ thống cơ sở toán học mật mã trên trường $\mathrm{GF}(2)$, lý thuyết hàm Boole, cấu trúc Feistel, SPN, tiêu chuẩn thác lũ SAC, chiến lược vết rộng, đặc trưng vi sai và bậc phi tuyến Knudsen.
  • Giới thiệu chi tiết nguyên lý thiết kế mạng chuyển vị thay thế điều khiển được (CSPN) cùng các lớp phần tử cơ sở $P_{2/1}$, $F_{2/1}$, $F_{2/2}$.
  • Đề xuất định hướng nghiên cứu cho toàn bộ luận án gồm 6 nội dung trọng tâm: cải tiến SPECTR-128, phát triển họ thuật toán dựa trên $F_{2/1}/F_{2/2}$, đề xuất lớp phần tử mới $F_{2/4}$, xây dựng lược đồ sinh khóa vòng "cùng bay", đánh giá thực nghiệm FPGA và kiểm định an toàn theo chuẩn NESSIE.

Chương 2: Cải tiến thuật toán mật mã khối SPECTR-128 dùng cho bảo mật dữ liệu thời gian thực

Chương này tập trung phân tích toán học chi tiết về cấu trúc, độ an toàn và giải pháp cải tiến thuật toán SPECTR-128:

  1. Đặc điểm thiết kế của SPECTR-128:
    • Kích thước khối dữ liệu: 128-bit; Chiều dài khóa bí mật: 256-bit; Số vòng lặp: 12 vòng.
    • Cấu trúc gồm: Biến đổi đầu (IT), 12 vòng mã hóa Crypt, và Biến đổi cuối (FT).
    • Sử dụng 4 khóa con 64-bit $K_1, K_2, K_3, K_4$ qua các khối $P_{128/1}(e)$ tạo thành các khóa hình thức $A^{(1)}, A^{(2)}, A^{(3)}, A^{(4)}$ cho từng vòng theo bảng hoán vị xác định.
    • Biến đổi IT và FT: Hoán đổi cặp bit $x_{2j-1}x_{2j}$ theo bit điều khiển $a_j$ và nghịch đảo các bit tại vị trí chẵn.
    • Hàm phi tuyến $G$: Ánh xạ 64-bit dựa trên hàm bent 10 biến $\varphi(z_1, \dots, z_{10}) = z_1 z_2 \oplus z_3 z_4 \oplus z_5 z_6 \oplus z_7 z_8 \oplus z_9 z_{10} \oplus z_1 z_5 z_9 \oplus z_1 z_3 z_7 z_9$ kết hợp với hai biến tuyến tính: $f(z_1, \dots, z_{12}) = z_{11} \oplus z_{12} \oplus \varphi(z_1, \dots, z_{10})$.
      • Phổ biến đổi Walsh chứa 1024 phần tử $|U_w| = 128$ và 3072 phần tử $U_w = 0$.
      • Độ phi tuyến $N(f) = 2^{11} - 2^6 = 1984$ (tiệm cận giá trị cực đại 2016 của hàm 12 biến).
      • Bậc đại số $\deg(f) = 4$, có tính miễn nhiễm tương quan và tự tương quan tốt.
    • Toán tử hoán vị phụ thuộc dữ liệu: Khối $P_{64/192}$ và nghịch đảo $P^{-1}{64/192}$ gồm 8 khối $P{8/12}$ mắc song song (mỗi khối gồm 3 lớp chứa 12 phần tử $P_{2/1}$).
    • Khối mở rộng $E$: Sinh vector điều khiển 192-bit $V = (V_1, \dots, V_6)$ từ vector 64-bit đầu vào theo phân bố bảng 2.2 của văn bản.
Thuộc tính / Tham số kỹ thuật Thuật toán gốc SPECTR-128 Thuật toán cải tiến SPECTR'-128
Kích thước khối dữ liệu 128 bit 128 bit
Chiều dài khóa bí mật 256 bit 256 bit
Số vòng mã hóa 12 vòng 12 vòng
Toán tử phi tuyến cơ sở Hàm bent 12 biến $G$, $NL(f) = 1984$ Hàm bent 12 biến $G$, $NL(f) = 1984$
Toán tử chuyển vị dữ liệu (DDP) $P_{64/192}$ và $P^{-1}{64/192}$ ($P{8/12}$) $P_{64/192}$ và $P^{-1}{64/192}$ ($P{8/12}$)
Khối mở rộng vector điều khiển $E$ Cấu hình phân bố bit cũ (Bảng 2.2) Cấu hình phân bố bit mới (Bảng 2.8)
Xác suất đặc trưng vi sai 2 vòng $P^{(2)}$ $1{,}5 \times 2^{-19}$ Giảm xuống khoảng $2^{-28}$
Xác suất thám mã vi sai 12 vòng $P^{(12)}$ $11{,}4 \times 2^{-114}$ ($> 2^{-128}$, chưa an toàn) $\approx 2^{-168}$ ($< 2^{-128}$, kháng vi sai an toàn)
Độ lệch thám mã tuyến tính 11 vòng $b^{(11)}$ $2^{-67}$ ($< 2^{-64}$, kháng tuyến tính) $2^{-67}$ ($< 2^{-64}$, kháng tuyến tính)
Độ lệch thám mã tuyến tính 12 vòng $b^{(12)}$ $2^{-73}$ $2^{-73}$
  1. Phân tích toán học độ an toàn của SPECTR-128:
    • Thám mã vi sai (DCA): Xét đường truyền đặc trưng vi sai 2 vòng $(\Delta 0^L, \Delta 1^R) \to (\Delta 1^L, \Delta 0^R)$. Xác suất truyền qua vòng 1 là $2^{-6}$. Tại vòng 2, các vi sai gây ra qua hàm $G$ và các khối $P_{64/192}$ được phân tích thành 3 trường hợp đóng góp chính (Trường hợp 1, 2, 3).
      • Xác suất vi sai 2 vòng được tính toán: $P^{(2)} \approx P' + P'' + P''' + P_0 \approx 1{,}5 \times 2^{-19}$.
      • Sau 12 vòng mã hóa, xác suất đặc trưng vi sai tích lũy là $P^{(12)} \approx (1{,}5 \times 2^{-19})^6 \approx 11{,}4 \times 2^{-114}$. Do $11{,}4 \times 2^{-114} > 2^{-128}$, thuật toán SPECTR-128 gốc không đủ khả năng kháng thám mã vi sai.
    • Thám mã tuyến tính (LCA): Phân tích đặc trưng tuyến tính với mặt nạ có 2 bit chủ động.
      • Độ lệch tuyến tính của 1 vòng đạt $b^{(1)} = 2^{-7}$.
      • Sau 11 vòng, độ lệch là $b^{(11)} = 2^{-67}$; sau 12 vòng là $b^{(12)} = 2^{-73}$. Vì thuật toán ngẫu nhiên lý tưởng có độ lệch $b = 2^{-64} > b^{(11)}$, nên cấu trúc 11 vòng đã đủ để kháng thám mã tuyến tính.
  2. Đề xuất cải tiến thành thuật toán SPECTR'-128:
    • Tác giả so sánh 3 phương án nâng cao an toàn vi sai: (1) Tăng thêm 2 vòng mã hóa (làm giảm tốc độ và hiệu năng phần cứng); (2) Thay đổi phân bố bit vector $U$ trong khối mở rộng $E$ (tăng độ an toàn mà không làm giảm hiệu năng); (3) Đổi khối $P_{8/12}$ thành $P_{8/16}$ (làm tăng độ phức tạp phần cứng).
    • Tác giả chọn Phương án 2: Thay đổi bảng phân bố bit của vector $U$ điều khiển các tầng $P_{2/1}$ (Bảng 2.8).
    • Kết quả: Triệt tiêu hoàn toàn xác suất của các trường hợp 1, 2, 3 về 0, làm xuất hiện các trường hợp vi sai mới (4a, 4b, 5a, 5b, 6a) có xác suất nhỏ hơn nhiều, kéo xác suất vi sai 2 vòng $P^{(2)}$ xuống xấp xỉ $2^{-28}$. Nhờ đó, thuật toán SPECTR'-128 đạt ngưỡng an toàn lý thuyết trước tấn công thám mã vi sai mà vẫn bảo toàn nguyên vẹn hiệu năng và tài nguyên phần cứng.

Kết quả và những đóng góp mới

Đóng góp về lý luận mật mã học

  • Chỉ ra và chứng minh bằng giải tích toán học điểm yếu thám mã vi sai của thuật toán SPECTR-128 gốc ($P^{(12)} \approx 11{,}4 \times 2^{-114}$ không đạt mức an toàn 128-bit).
  • Xây dựng thành công thuật toán SPECTR'-128 thông qua việc tái cấu trúc bảng phân bố bit trong khối mở rộng $E$, nâng cao khả năng kháng vi sai của cấu trúc DDP lên mức xác suất $2^{-168}$ sau 12 vòng.
  • Chứng minh tính miễn nhiễm của cấu trúc 12 vòng SPECTR-128 trước thám mã tuyến tính với độ lệch $b^{(12)} = 2^{-73}$.
  • Phân tích và hệ thống hóa nguyên lý tối ưu hóa tài nguyên phần cứng của phần tử nguyên thủy điều khiển được $F_{2/2}$ (khai thác 100% dung lượng ô nhớ LUT) so với $F_{2/1}$ (chỉ dùng 50%).
  • Đặt nền móng lý thuyết cho việc thiết kế lớp phần tử nguyên thủy mật mã mới $F_{2/4}$ và cơ chế sinh khóa vòng trực tiếp ("cùng bay") trong mạng CSPN.

Đóng góp về thực tiễn và giải pháp đề xuất

  • Đề xuất kiến trúc thuật toán mật mã khối tối ưu cho nền tảng phần cứng FPGA, cho phép thực thi xử lý song song với độ trễ thấp, đáp ứng các tiêu chuẩn khắt khe về QoS (độ trễ, jitter, băng thông) cho dữ liệu thời gian thực trên mạng IP.
  • Cung cấp mô hình cải tiến không làm tăng diện tích chip hay giảm xung nhịp hoạt động, là cơ sở kỹ thuật để chế tạo các vi mạch mật mã chuyên dụng phục vụ truyền thông âm thanh, video và điều khiển công nghiệp.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế được ghi nhận từ văn bản

  • Luận án không lựa chọn phương án tăng số vòng mã hóa hoặc thay đổi kích thước khối hoán vị từ $P_{8/12}$ lên $P_{8/16}$ do các phương án này trực tiếp làm giảm tốc độ tính toán hoặc tiêu tốn thêm tài nguyên phần cứng.
  • Các kết quả nghiên cứu chuyên sâu về mật mã thuộc Chương trình KCM của Ban Cơ yếu Chính phủ được quản lý theo chế độ bảo mật quốc gia ("MẬT") nên không được tích hợp, so sánh chi tiết trong văn bản luận án.

Hướng nghiên cứu tiếp

  • Hoàn thiện việc thiết kế và kiểm định thực nghiệm họ thuật toán dựa trên lớp phần tử nguyên thủy mới $F_{2/4}$.
  • Triển khai và tối ưu hóa lược đồ sinh khóa "cùng bay" trên phần cứng FPGA để loại bỏ hoàn toàn các rủi ro thám mã liên quan đến cấu trúc khóa đơn giản.
  • Đo kiểm toàn diện các chỉ số thống kê theo bộ tiêu chuẩn NESSIE và thực nghiệm đo đạc QoS thực tế trên đường truyền IP thời gian thực.

Giá trị tham khảo

Luận án mang lại giá trị tham khảo chuyên môn cho các nhóm đối tượng:

  • Nghiên cứu sinh, học viên cao học ngành Kỹ thuật Mật mã và An toàn Thông tin: Tham khảo phương pháp phân tích thám mã vi sai, thám mã tuyến tính trên cấu trúc hoán vị phụ thuộc dữ liệu (DDP/CSPN), cũng như kỹ thuật thiết kế hàm phi tuyến dựa trên hàm bent.
  • Kỹ sư thiết kế phần cứng vi mạch (FPGA/ASIC): Sử dụng các mô hình cấu trúc phần tử $P_{2/1}, F_{2/1}, F_{2/2}$ và phương pháp ánh xạ bảng mở rộng để tối ưu hóa việc chiếm dụng ô nhớ LUT và cải thiện tốc độ mạch mã hóa.
  • Chuyên gia thiết kế hệ thống bảo mật mạng IP và viễn thông: Tham khảo giải pháp cân bằng giữa độ an toàn mật mã và các chỉ số chất lượng dịch vụ (độ trễ, jitter) trong các ứng dụng điều khiển thời gian thực, VoIP, truyền hình hội nghị và viễn thám vệ tinh.

Câu hỏi thường gặp

1. Dữ liệu thời gian thực có những yêu cầu nghiêm ngặt nào về tham số chất lượng dịch vụ (QoS)?

Dữ liệu thời gian thực đòi hỏi 4 tham số QoS chính:

  • Độ trễ: Thời gian truyền gói tin qua mạng không được vượt quá ngưỡng giới hạn; nếu quá hạn, gói tin sẽ mất giá trị sử dụng và làm suy giảm chất lượng ứng dụng.
  • Jitter: Độ biến thiên trễ lớn nhất giữa các gói tin trong cùng một phiên truyền (ví dụ độ trễ nhỏ nhất là 1 ms, lớn nhất là 10 ms thì jitter là 9 ms).
  • Băng tần: Tốc độ kết nối phải đủ lớn để đáp ứng thông lượng yêu cầu của ứng dụng.
  • Tỷ lệ mất mát gói: Tỷ lệ phần trăm gói tin bị mất do vượt quá thời gian trễ, jitter, tràn bộ đệm. Mất mát gói tin có thể bỏ qua trong mạng cáp quang nhưng là yếu tố đặc biệt quan trọng trên mạng không dây.

2. Giao thức SRTP và IPSec có những đặc điểm và hạn chế gì khi ứng dụng cho dữ liệu thời gian thực?

  • Giao thức SRTP (RFC 3711): Được thiết kế để bảo vệ dữ liệu âm thanh, video qua RTP/RTCP; sử dụng chuẩn AES làm thuật toán mã hóa mặc định và HMAC-SHA1 để chứng thực bản tin. Hạn chế của SRTP là không có cơ chế tự quản lý và trao đổi khóa mà phải dựa vào các giao thức bên ngoài (như TLS, IPSec), nếu không khóa có nguy cơ bị lộ.
  • Giao thức IPSec: Bảo vệ các gói tin tầng mạng (TCP, UDP, ICMP) thông qua hai giao thức AH và ESP cùng tiến trình trao đổi khóa IKE hai pha. Hạn chế của IPSec là thủ tục xử lý phức tạp, tiêu tốn nhiều tài nguyên tính toán và gây trễ lớn, làm giảm hiệu năng của các thiết bị bảo mật chuyên dụng.

3. Điểm yếu thám mã vi sai của thuật toán SPECTR-128 gốc là gì và được xử lý như thế nào?

SPECTR-128 gốc có xác suất đặc trưng vi sai 2 vòng là $P^{(2)} \approx 1{,}5 \times 2^{-19}$, dẫn đến xác suất sau 12 vòng là $P^{(12)} \approx 11{,}4 \times 2^{-114}$. Mức xác suất này lớn hơn $2^{-128}$, đồng nghĩa với việc thuật toán chưa đủ an toàn trước tấn công thám mã vi sai (DCA). Tác giả đã xử lý điểm yếu này bằng cách tái cấu trúc bảng phân bố bit của vector $U$ trong khối mở rộng $E$ (tạo ra thuật toán SPECTR'-128), triệt tiêu các trường hợp vi sai cũ về 0 và hạ xác suất vi sai 2 vòng xuống xấp xỉ $2^{-28}$, giúp thuật toán đạt độ an toàn vi sai mà không làm giảm tốc độ hay tăng tài nguyên phần cứng.

4. Vì sao cấu trúc mạng CSPN và phần tử $F_{2/2}$ lại có ưu thế khi cài đặt trên phần cứng FPGA so với $F_{2/1}$?

Khi triển khai trên phần cứng FPGA, mỗi ô nhớ bảng tra (LUT) dùng để biểu diễn một phần tử nguyên thủy $F_{2/1}$ (3 biến vào) chỉ sử dụng hết $50%$ dung lượng ô nhớ, gây lãng phí tài nguyên logic còn lại. Trong khi đó, phần tử $F_{2/2}$ (4 biến vào, điều khiển bởi 2 bit) tận dụng được $100%$ dung lượng ô nhớ của LUT, đồng thời cung cấp độ phi tuyến cực đại ($NL = 4$) và đặc trưng vi sai tốt hơn, giúp nâng cao hiệu quả tích hợp và mật độ tính toán trên FPGA.

5. Hàm phi tuyến $G$ trong thuật toán SPECTR-128 được xây dựng như thế nào và có các đặc tính mật mã gì?

Hàm phi tuyến $G$ là một hàm Boole 12 biến được cấu tạo từ hàm bent 10 biến $\varphi(z_1, \dots, z_{10})$ kết hợp với hai biến tuyến tính $z_{11}, z_{12}$ theo biểu thức: $f(z_1, \dots, z_{12}) = z_{11} \oplus z_{12} \oplus \varphi(z_1, \dots, z_{10})$. Hàm $f$ có các đặc tính mật mã gồm:

  • Phổ biến đổi Walsh gồm 1024 phần tử có giá trị tuyệt đối $|U_w| = 128$ và 3072 phần tử bằng 0.
  • Độ phi tuyến $N(f) = 1984$ (tiệm cận mức phi tuyến cực đại 2016 của hàm 12 biến).
  • Miễn nhiễm tương quan đối với các vector có $z_{11} \cdot z_{12} = 0$.
  • Đạt đặc tính tự tương quan tốt (thỏa mãn tiêu chuẩn lan truyền cho các vector thác lũ).
  • Bậc chuẩn đại số (ANF) đạt $\deg(f) = 4$.

Kết luận

Luận án tiến sĩ tập trung giải quyết bài toán cốt lõi về bảo mật dữ liệu thời gian thực trên mạng IP bằng hướng tiếp cận kết hợp chặt chẽ giữa giải tích mật mã học lý thuyết và kỹ thuật cứng hóa tối ưu trên FPGA. Bằng việc chỉ ra điểm yếu vi sai của thuật toán SPECTR-128 và đề xuất phiên bản cải tiến SPECTR'-128 dựa trên việc tái cấu trúc khối mở rộng $E$, tác giả đã nâng cao độ an toàn của hệ mật mã đạt ngưỡng kháng thám mã vi sai và thám mã tuyến tính mà vẫn bảo toàn hiệu năng phần cứng. Cùng với định hướng phát triển các lớp phần tử nguyên thủy điều khiển được ($F_{2/1}, F_{2/2}, F_{2/4}$) và cơ chế sinh khóa trực tiếp "cùng bay", công trình cung cấp cơ sở khoa học và giải pháp kỹ thuật xác đáng cho việc thiết kế các thiết bị mật mã chuyên dụng đáp ứng các yêu cầu khắt khe về chất lượng dịch vụ mạng (QoS).