Mở đầu Khả năng loIu trữ và xử lý thông in lốc độ ca0 đã đạt đơiợc những sơjớc tiến đáng kế nhờ công nghệ vi mạch. Tuy vậy, khả năng lích hợp đang liến dần đến giới hạn. The0 định luật MOOre, số linh kiện trén mot don vi dién tich trOng mach lích hợp lăng gấp đôi sau 18 tháng [10]. D0 vậy, hiệu năng của các hệ thống lính l0án đơn lẻ sẽ đại đến giới hạn.
Dé lận dụng hiệu suất tính l0án, việc xử lý s0ng s0ng rõ ràng cần phải đơiợc sử dụng ở cả cấp độ thấp (mức vi xử lý) và cấp độ ca0 hơn (mức hệ thống) đề ch0 phép triển khai các nền tang lính l0án hiệu năng ca0 [34][21]. các nền láng lính l0án hiệu năng ca0 này ch0 phép lính l0án và loIu trữ dữ liệu lớn, phục vụ các pài l0án lính †0án khOa học, vật lý học, thiên văn và 1 kh0a học sự sống. Một ví dụ là các siêu máy lính đơjợc ứng dụng rộng rãi lr0ng lĩnh vực lính 10án lốc độ ca0, vật lý học và thiên văn học. Mội ví dụ khác có liên quan là các lrung lâm dữ liệu và máy chủ, xuất hiện nhờ sự thúc đây của Internet.
c4c trung tam dữ liệu không chỉ ch0 phép phục hồi nhanh chóng các thông tin đojợc loiu lrữ ch0 ngơjời dòng kết nối Inlernel, mà còn có thể hỗ trợ các ứng dụng liên tiễn (nhơI điện l0án đám mây), cung cấp dịch vụ tính 104m va lou trv. Kiến trúc của các bộ vi xử lý hiện đại đang chuyền sang kiến lrúc đa lõi (mulhicOre) nhơi chỉ ra ở hình 1. băng thông của gia0 diện DI AM không có khả năng mở rộng quy mô với nhu cầu lõi ngày càng lăng và cuối còng sẽ hạn chế hiệu năng mà hệ thống có thể đạt đơjợc [7]. Với các sản phẩm máy lính dé bàn, liêu chuẩn gia0 điện bộ nhớ thế hệ mới DDT4 SDTAM sẽ có thể đạt lốc độ truyền dữ liệu 266 Gsps.
Với các hệ thống server thoJơng mại, g1a0 diện bộ nhớ có thê đại 2560 Gbps. 4 512 256 : Ky nguyen 128 a Intel @ Tiera í1Ï1¡©LI loi 64 Tlops @ TILEGS al He Intel 48-core Xeon WIA Inte! 60 PN 8 oe Cavdum @©T200-————— 16 Octeon © Razae 9-0. — BAN” XU” Rgok 8 Niagre® ®Call Barcelona # @@ Nehalem leron ® XBox360 2 Powor4 Opt ee 296 386 486 Pentium P2Ppap4 Coe2 Power6 1 đe ° ° © 680 © llenum Athalon > 1980 1985 1990 1995 2000 2005 2010 2015 2020 Năm hình 1.1: Sự phái triển của các kiến trúc đa lõi Thậm chí trên các thiết sị di động, xu hơiớng lăng băng thông, bộ nhớ cũng đang xây ra (hình1. Để đáp ứng đơiợc các yêu cầu này, lốc độ tín hiệu điện phải đojợc cải thiện, nhơIng vojớng phải công suất phát ca0, liêu thụ công suất lớn và gid thamh đóng gói, chế lạ0 ca0.
The0 dự đÓán, chỉ có công nghệ quang và xử lý 1ín hiệu quang mới đáp ứng đojợc các yêu cầu về săng thông ca0, tốc độ lớn, công suất liêu thụ và giá thành chế †ạ0 nhỏ. Tr0ng nhiều thập kỷ qua đã có các tiến bộ đáng kế trOng công nghệ chế †ạ0 vi mạch, dẫn đến khả năng lính 1040 ngày càng ca0, kích thojớc nhỏ, tich hop dojgc 3 nhiều chức năng lrên một chip. Từ đó đã có những cải thiện lr0ng hầu hết các khía cạnh của các hệ thống lính l0án hiệu năng ca0. các mô hình kiến trúc nhơi mô hình bộ nhớ chia sẻ phân 56 DSM (Distributed Shared Mem0ry) va m6 hình truyền thông điệp MP (Message Passing m0del)đang nổi lên nhơi là sự lựa chọn thích hợp ch0 các hệ thống lính l0án hiệu năng ca0 có khả năng mở rộng.
Số transis0r lr0ng các vi mạch sẽ lăng theO thời gian, điều này dẫn đến việc lăng đáng kế nhu cầu về ăng thông ở các mức độ khác nhau, từ kết nối 0n-chip, chip- 10-chip, s0ard-10-s0ard và mức hệ thống. Khả năng lính l0án lrên chip lăng sẽ ké0 the0 việc lăng băng thông truyền dẫn giữa các chip và các s0ard. Sự chênh lệch lr0ng việc cải thiện băng thông của các thành phần hệ thống khác nhau đojợc chỉ ra ở hình 1. Tr0ng đó, băng thông cPU đơjợc lính bằng cách nhân sự gia lăng lốc độ đồng hồ với các đojờng dẫn dữ liệu nội sộ.
Tốc độ liên đ0án của cPU, đơjờng nối 0ff-chip, sộ nhớ và cổng và0/ra đơjợẹc tham khả0 ITTS (Imernal0Onal Techn0l0gsy I0admap f0r SemicOnduciOrs) năm 2003 [18]. Tr0ng khi lổng số băng thông 1⁄0 , Off-chip (tinh bằng số chân x lốc độ sil/chân) lăng 1,5 lần thì hiệu năng chip sẽ đơjợc cải thiện 4 lần. Khi lốc độ đồng hồ lăng đến hang Ghz, các lín hiệu điện và kết nối điện sẽ là trở ngại lớn lr0ng các hệ thống lính l0án hiệu năng ca0 ở cả mức chip-†0-chip và b0ard-10-s0ard. BE | | 8 ề iPhone 3G iPhone Tốc độ truyền dữ liệu (Gbps) 2 @ oc 5 N °o i ă iPhone 3GS/iPad 2007 2008 2009 2010 2011 2012 «2013 2014 Nam hình 1.2: Tốc độ truyền dẫn lr0ng các kiến trúc smarlph0ne Đối với hệ thống kết nói quang, khi một lõi từ chip vi xử lý muốn gia0 liếp với lõi khác, nó gửi gói dữ liệu tới mặt phẳng quang, khi đó tín hiệu đojợc chuyên đổi 5 từ điện thành lín hiệu quang dùng sộ điều chế quang.
Gói đữ liệu quang sau đó sẽ đojợc định luyến qua mạng quang lrên chip để tới đích dùng các sộ chuyền mạch quang bang rong. Ở phía †hu, dữ liệu gói quang lại đojợc chuyền lrở lại tín hiệu điện dòng ph010di0de. Kết quả là đữ liệu điện cuối cong dojo truyền lới mặt phẳng vi xử lý của lõi phía đích. Khi một chip vi xử lý muốn kết nối với sộ nhớ hay chip vi xử lý khác ở ng0ài, không lrên còng một s0ard thì nó có thề dòng còng một mạng lruyền dẫn quang lrên chip đề thiết lập đoyờng truyền giữa hai mạng.
Lúc này sợi quang đơn m0de có thể đơiợc str dung lam dojong truyền. Khái niệm lrên đojợc minh họa ở hình 1.3: Sơ đồ của một chip kết nối quang gia0 tiếp ngÖài với sộ nhớ, vi xử lý khác 350 ——= Tốc độ CPU 2: 3007 | a Tốc do off-chip > — Tốc độ bộ nhớ R207 | Téc dd 1/0 ——- Go Sự sai khác giữa tốc độ CPU S 200 Z và off-chip theo năm 6 150 - 100 0 T T T T 2002 2004 2006 2008 2010 2012 Năm hình 1.4: S0 sánh bang thông của cPU, 0ff-chip, bộ nhớ và I/0 7 hình 1.5 mô phỏng kết quả công suất liêu thụ ở các đojờng kết nối điện 2, 4, 6, 8 Gsps và đơjờng kết nối quang 4 Gsps. công suất của các kết nối điện lăng the0 chiều dài và lốc độ bil vi có suy ha0 lớn hơn và vì vậy sẽ hạn chế các hệ thống lính 10án hiệu năng ca0. 50 ¬ — 2 Gbis Kết nối điện ==4Gbis Kết nối điện —-6 Gb/s Kết nối điện —==8Gbis Kết nối điện / / / ||[-®4Gb/s Kết nối quang > oO } I Công suất tiêu thụ (mW) 8 Ss |-—~_] |-——_] rte MJ = o 0 T T 0.8 Chiéu dai két ndi (m) hình 1.5: S0 sánh công suất liêu thụ của các đojờng kết nối điện và quang hiện nay, hiệu năng của các chip vi xử lý chủ yếu bị hạn chế bởi liêu thụ công suất và sự lỏa nhiệt.
Xu hojớng này vẫn đang diễn ra lr0ng việc thiết kế các hệ thống nhiều đơn vị xử lý trung lâm cPU (mulli-cPU) và hệ thống đa lõi (mulHi- c0re) nhoi đojợc chỉ ra ở hình 1. các kết quả nghiên cứu đã chứng lỏ rằng gần 1/2 lổng công suất liêu thụ tr0ng các hệ thống này là 6 day dan (electrical wiring) chit khong phai là 6 cdc tranzil0 [27]. The0 dự đ0án, công suất lính 10án cua cPU (tinh sằng FL0PS-FL0aling p0in† 0perali0ns Per Sec0nd) vẫn lăng the0 hàm mũ nhơ| ở hình 1. Đối với các hệ thống dây dẫn điện, các ty điện và điện trở lrên đơjờng dây †ạ0 thành các bộ lọc thông thấp làm ảnh hơjởng đến lốc độ truyền và băng thông hệ thống.
Đối với các đolờng truyền quang thì không bị anh hong boi yéu 16 này. Vì vậy, nếu nhơ chúng ta có thể phái triển các thiết bi xử lý thông tin lr0ng miền quang với công suất liêu thụ thấp thi co thé tojong lai 8 sẽ thay thế các hệ thống điện lử hiện nay. Tuy nhiên, việc phát triển các hệ thống lính l0án l0àn quang phải có lộ trình. Đầu liên các kết nối điện tử lr0ng các hệ thống lính l0án hiệu năng ca0 có thé dojgc thay thé bằng các đojờng kết nối quang nhọ hình I.
Multi-CPU/ Multi-Core Many-Core / Network-On-Chip H ae quang Dinh tuyén quang Mang quang trén chip ri a t er" a # isa vs , — Ldp dién (Si CMOS) Mang quang kích cỡ lớn với công nghệ CMOS hình 1.6: Xu hojong thiét ké chip gần đây Về mặt lích hợp, hình 1.7 thể hiện số linh kiện quang đojợc tích hợp trên một chip quang cùng với số lranzi10 trên một chip dién tir [28]. Who, vậy định luật M0Œre lr0ng quang khá giống với định luật M0Ore tr0ng điện tir. Xu hojong này ch0 thấy số linh kiện quang tử lích hợp lrên một chip có thê đạt đến hàng lriệu va0 mam 2025. : 4 Dinh luat Moore (tinh theo FLOPS) trên một chip = 10000 r—y : : 10ME F- j mm " 2 ime 4 ao 10008 5 Định luật Moore J9 100kE [pm luật Moore 4 5 100 + 8 =" i 'O 10kE mm J S wh ø bền ọ 1k 4 Qo fr moe 400 L Số thiết bị quang 3 ư „ La ví dụ trên một chip 017 với CPU của Intel 10E 3 e* 2/9 oo1 Lo.
, xi - - - - - - 1990 2000 2010 2020 1960 1970 1980 1990 2000 2010 2020 Nam Năm hình 1.7: Xu hojớng thiết kế chip gần đây và định luật M00re Xử lý s0ng s0ng ch0 phép các nhiệm vụ ứng dụng đojợc thực hiện s0ng sÖng 1( trên nhiều bộ vi xử lý khác nhau, dẫn đến việc giảm thời gian thực hiện và lăng hiệu 11 quả sử dụng. Đề có đojợc lợi thế này, các hệ thống máy lính phải đojợc kết nối thông qua một mạng kết nối dung lojợng ca0. Tr0ng các hệ thống hiện lại, xử lý s0ng s0ng đạt đojợc bằng cách phân nhóm các máy chủ đồng nhất. Thông thojờng, rack chứa vài chục server kết nối qua một chuyển mạch rack nhơi chỉ ra ở hình 1.8 để mỗi server có thể kết nối với sất kỳ server mà0.
cơ sở hạ lang thông lin liên lạc ba0 gồm Thiết bi chuyền mạch dién thojong dua trén Ethernet (ch0 chỉ phí thấp và lính linh h0ạl) hOặc gia0 thức Infinieand (ch0 hiệu suất ca0).