Tổng quan nghiên cứu

Sự phát triển của ngành công nghiệp vi mạch bán dẫn trong hơn 50 năm qua luôn tuân theo định luật Moore với quy luật mật độ linh kiện trên mỗi chip tăng gấp đôi sau mỗi chu kỳ 18 tháng. Tuy nhiên, khi công nghệ chế tạo bán dẫn silicon truyền thống tiến gần đến ngưỡng giới hạn vật lý 10 nanomet, các hiện tượng rò rỉ electron và sự gia tăng mật độ nhiệt cục bộ đã trở thành rào cản lớn đối với việc nâng cao hiệu năng xử lý. Để giải quyết thách thức này, ống nano carbon đơn vách (SWCNT) phát hiện từ năm 1991 nổi lên như một vật liệu thay thế hàng đầu nhờ các đặc tính cơ điện vượt trội: suất điện trở đạt mức 10^-4 Ω.cm, mật độ dòng điện tối đa lên tới 10^13 A/m2 và độ bền cơ học đạt ngưỡng 1 TPa.

Nghiên cứu của tác giả Hoàng Hải Liêm được thực hiện tại Phòng thí nghiệm Công nghệ Nano trực thuộc Đại học Quốc gia TP. Hồ Chí Minh nhằm mục tiêu thiết kế, chế tạo hoàn chỉnh và đánh giá chi tiết các đặc tính điện học của transistor hiệu ứng trường sử dụng ống nano carbon (CNTFET) với cấu hình cổng sau (Back-gated CNTFET). Phạm vi thực nghiệm tập trung vào việc chuẩn hóa quy trình công nghệ 6 bước trên nền phiến bán dẫn Silic đường kính 100 mm, đồng thời tối ưu hóa thông số quang khắc và ủ nhiệt tiếp xúc. Kết quả của luận văn mang ý nghĩa nền tảng quan trọng, tạo tiền đề kỹ thuật vững chắc cho việc làm chủ công nghệ nano vi điện tử trong nước, mở ra khả năng thu nhỏ kích thước linh kiện logic xuống dưới 100 nanomet và tối ưu hóa điện năng tiêu thụ cho các mạch tích hợp thế hệ mới.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu ứng dụng hệ thống lý thuyết vật lý chất rắn và linh kiện nano vi điện tử, tập trung vào ba trụ cột nền tảng:

Thứ nhất là lý thuyết cấu trúc điện tử của ống nano carbon. Cấu trúc mạng tổ ong của SWCNT được xác định thông qua vector chiral Ch = na1 + ma2 và góc chiral θ trong khoảng từ 0 đến 30 độ. Khi hiệu số (n - m) chia hết cho 3, ống nano thể hiện tính chất kim loại với độ rộng vùng cấm 0 eV (chiếm khoảng 33,3%); trong các trường hợp còn lại, vật liệu mang tính chất bán dẫn với vùng cấm xấp xỉ 0,5 eV (chiếm tỷ lệ 66,7%).

Thứ hai là mô hình transistor hiệu ứng trường cổng cách ly (MOSFET) kết hợp cơ chế dẫn điện đường đạn đạo (ballistic conduction). Do cấu trúc hình học một chiều với đường kính chỉ khoảng 0,8 nm, các hạt mang điện tự do di chuyển dọc theo thân ống hầu như không bị tán xạ bởi mạng tinh thể, giúp giảm thiểu tối đa hiện tượng sinh nhiệt Joules so với kênh dẫn silicon thông thường.

Thứ ba là mô hình điều khiển trường tĩnh điện trên cấu trúc Back-gated CNTFET, trong đó điện trường vuông góc sinh ra từ điện áp cực cổng (Vgs) điều biến nồng độ hạt tải trong kênh dẫn SWCNT nằm trên lớp điện môi SiO2 dày từ 100 nm đến 150 nm, quyết định trạng thái đóng cắt của dòng điện cực máng (Id).

Phương pháp nghiên cứu

Nghiên cứu sử dụng phương pháp thực nghiệm phòng sạch đa bước kết hợp kiểm chuẩn vật lý hiện đại trong khung thời gian 12 tháng:

Cỡ mẫu và phương pháp chọn mẫu: Nghiên cứu khảo sát 3 lô mẫu nồng độ dung dịch SWCNT (mẫu 1: 4 ml SWCNT nguyên chất nồng độ 0,05 mg/ml; mẫu 2: tỷ lệ 3 ml SWCNT phối trộn 1 ml dung môi NMP; mẫu 3: tỷ lệ 2 ml SWCNT phối trộn 2 ml NMP) trên đế Silic P++ đường kính 100 mm, độ dày 525 µm. Mẫu được chọn theo phương pháp chọn mẫu có chủ đích kết hợp ma trận mặt nạ quang khắc gồm 36 ô vị trí (từ 11 đến 66), mỗi ô chứa 16 cặp điện cực với các kích thước hình học kênh dẫn biến thiên: chiều rộng kênh W (2 µm, 5 µm, 7 µm, 10 µm) và chiều dài kênh L (từ 10 µm đến 200 µm).

Quy trình chế tạo: Chế tạo lớp cách điện SiO2 bằng phương pháp oxy hóa nhiệt khô ở nhiệt độ 1050 độ C trong 100 phút; phủ mạng lưới SWCNT bằng súng phun áp suất 2 MPa ở nhiệt độ đế 250 độ C; quang khắc tiếp xúc cứng (hard contact) với bước sóng tử ngoại 365 nm, công suất 350 W và thời gian phơi sáng 5 giây; tạo điện cực nguồn - máng (S-D) bằng phương pháp bốc bay chùm điện tử hệ kim loại Pt/Ti (lớp đệm Ti dày 1,17 nm và lớp Pt) kết hợp kỹ thuật lift-off; tạo điện cực cổng bằng phún xạ màng Nhôm (Al) dày 500 nm ở áp suất 8.10^-3 mbar; và ủ nhiệt tạo tiếp xúc Ohmic ở 400 - 450 độ C trong môi trường khí N2 suốt 20 phút.

Lý do lựa chọn phương pháp phân tích: Sử dụng kính hiển vi quang học Olympus GX51, kính hiển vi lực nguyên tử (AFM) và kính hiển vi điện tử quét (SEM) để kiểm tra độ đồng đều hình thái mạng sợi nano; phổ vi Raman (LABRAM 300) kiểm tra chất lượng tinh thể carbon; và hệ đo tham số bán dẫn Agilent 4155C nhằm đo chính xác các đường đặc tính dòng - áp (I-V) với độ phân giải dòng điện đạt mức picoampe.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Nghiên cứu đã ghi nhận 4 kết quả thực nghiệm nổi bật phản ánh hiệu quả của quy trình công nghệ chế tạo:

Thứ nhất, phân bố hình thái màng SWCNT: Hình ảnh AFM và SEM xác nhận màng ống nano carbon phân bố đều khắp bề mặt đế SiO2 mà không xảy ra hiện tượng vón cục lớn. Mẫu 1 (dung dịch nồng độ cao nhất) cho mật độ sợi bao phủ cao hơn khoảng 45% so với mẫu 3, tạo nên các cầu nối dẫn điện liên tục giữa hai điện cực nguồn và máng với khoảng cách kênh 10 µm.

Thứ hai, chất lượng tinh thể SWCNT qua phổ vi Raman: Phổ Raman ghi nhận pic G-band đặc trưng sắc nét tại vùng tần số 1590 cm^-1 và pic D-band có cường độ cực nhỏ tại 1350 cm^-1. Tỷ số cường độ ID/IG đạt giá trị dưới 0,08, khẳng định mạng tinh thể SWCNT có độ sạch cao trên 90%, cấu trúc ống không bị phá hủy hay biến tính sau quá trình xử lý siêu âm 4 giờ và nung nhiệt độ 250 độ C.

Thứ ba, đặc tính truyền dẫn dòng điện của transistor: Các phép đo trên hệ Agilent 4155C cho thấy linh kiện thể hiện rõ đặc tính của transistor hiệu ứng trường kênh dẫn bán dẫn loại P (p-type MOSFET). Khi tăng điện áp cổng Vgs từ -10 V sang giá trị dương +10 V, dòng qua kênh Id giảm mạnh, chứng minh tính năng điều khiển trường rõ rệt. Với cấu trúc có chiều rộng kênh W = 10 µm, dòng điện cực máng bão hòa đạt mức cao hơn khoảng 60% so với cấu trúc W = 5 µm tại cùng điện áp phân cực Vds = -2 V.

Thứ tư, hiệu quả giảm điện trở tiếp xúc sau ủ nhiệt: Chế độ ủ nhiệt ở dải nhiệt độ 400 - 450 độ C trong dòng khí N2 trong 20 phút đã giúp chuyển đổi tiếp xúc rào Schottky sang tiếp xúc Ohmic hoàn hảo giữa màng Pt/Ti và SWCNT, làm giảm điện trở tiếp xúc xuống dưới 1,5 MΩ, qua đó cải thiện độ dẫn của kênh tăng hơn 35% so với trước khi ủ.

Thảo luận kết quả

Cơ chế vật lý giải thích cho tính chất bán dẫn loại P của linh kiện CNTFET chế tạo trong điều kiện môi trường tự nhiên bắt nguồn từ sự hấp phụ của các phân tử oxy (O2) và hơi nước lên bề mặt của ống nano carbon. Các phân tử này đóng vai trò như các tâm nhận electron (acceptors), dịch chuyển mức Fermi về gần dải hóa trị và làm gia tăng mật độ lỗ trống tự do trong kênh dẫn.

So sánh với các nghiên cứu chế tạo CNTFET cổng sau kinh điển trên thế giới, tỷ số dòng on/off của linh kiện đạt mức trung bình do sự tồn tại ngẫu nhiên của 33,3% ống nano kim loại trong dung dịch thương mại chưa qua tách lọc chirality đơn lẻ. Dù vậy, dòng dẫn thu được ở mức vài microampe tại điện áp phân cực thấp đã chứng minh tính khả thi vượt bậc của công nghệ phun phủ chi phí thấp so với phương pháp mọc trực tiếp bằng lắng đọng hơi hóa học (CVD).

Trong việc biểu diễn dữ liệu khoa học, các kết quả này được trình bày trực quan và khoa học nhất thông qua Bảng ma trận 6x6 đối chiếu kích thước hình học W/L với dòng điện bão hòa, kết hợp cùng Hệ đồ thị đặc tuyến ra Id - Vd tại các mức điện áp cổng Vgs khác nhau và Đồ thị phổ tán xạ Raman đa điểm nhằm minh chứng tính lặp lại và độ ổn định của cấu trúc màng nano.

Đề xuất và khuyến nghị

Dựa trên kết quả chế tạo và đo đạc thực nghiệm, luận văn đưa ra 4 khuyến nghị then chốt nhằm nâng cấp hiệu năng linh kiện CNTFET:

  1. Triển khai phân tách chọn lọc ống nano carbon bán dẫn: Áp dụng kỹ thuật ly tâm gradient mật độ hoặc chức hóa bề mặt polymer chuyên biệt để nâng độ tinh khiết của SWCNT bán dẫn từ mức 66,7% lên trên 98%, qua đó nâng tỷ số dòng đóng/ngắt (Ion/Ioff) lên hơn 10^4 lần, hoàn thành trong 6 tháng, do Nhóm nghiên cứu Hóa lý Vật liệu Nano đảm nhiệm.

  2. Nâng cấp cấu trúc sang Transistor cổng trên (Top-gated CNTFET) với điện môi High-k: Ứng dụng kỹ thuật lắng đọng lớp nguyên tử (ALD) để tạo lớp điện môi HfO2 hoặc Al2O3 có độ dày từ 10 nm đến 15 nm với hằng số điện môi k > 15, giúp hạ điện áp điều khiển cổng từ ±10 V xuống dưới mức 1,5 V và nâng độ dẫn xuyên (transconductance) vượt mốc 15 µS, thực hiện trong 9 tháng, do Nhóm kỹ thuật Vi điện tử chủ trì.

  3. Thu hẹp kích thước kênh dẫn bằng công nghệ quang khắc chùm điện tử (E-beam Lithography): Thay thế kỹ thuật quang khắc quang học UV bằng khắc chùm điện tử nhằm giảm chiều dài kênh dẫn L từ 10 µm xuống dưới 100 nm, hướng tới tần số cắt đạt ngưỡng hàng chục GHz, triển khai trong 12 tháng, do Đội ngũ kỹ sư Phòng sạch phối hợp các chuyên gia chế tạo chip thực hiện.

  4. Tối ưu hóa điều kiện ủ nhiệt chân không cao: Nâng cấp quy trình ủ nhiệt trong môi trường chân không 10^-6 mbar ở nhiệt độ 450 độ C trong thời gian 30 phút để loại bỏ hoàn toàn bẫy điện tích bề mặt, hạ điện trở tiếp xúc Ohmic xuống dưới 50 kΩ và tăng độ bền hoạt động của transistor lên hơn 10.000 giờ liên tục, tiến hành trong 3 tháng, do Nhóm đo kiểm linh kiện phụ trách.

Đối tượng nên tham khảo luận văn

Tài liệu luận văn mang lại giá trị học thuật và thực tiễn phong phú cho 4 nhóm đối tượng chuyên môn:

  1. Học viên cao học và nghiên cứu sinh chuyên ngành Vật lý Bán dẫn và Công nghệ Nano: Nắm bắt toàn diện chuỗi công nghệ 6 bước chế tạo Back-gated CNTFET từ khâu xử lý đế wafer 525 µm đến khâu kiểm chuẩn I-V, giúp rút ngắn thời gian thiết lập thực nghiệm từ 6 tháng xuống còn 2 tháng.

  2. Kỹ sư R&D trong ngành công nghiệp thiết kế và chế tạo vi mạch tích hợp: Tham khảo giải pháp thiết kế mặt nạ quang khắc Clewin dạng ma trận 36 vị trí với 16 cặp điện cực đa kích thước nhằm phục vụ mục đích kiểm tra tham số linh kiện quy mô lớn (parametric test).

  3. Giảng viên và nhà nghiên cứu tại các trường đại học khối kỹ thuật: Sử dụng tài liệu và bộ dữ liệu phổ vi Raman, ảnh SEM/AFM làm giáo trình tham khảo nâng cao cho các môn học Vật lý linh kiện bán dẫn, Vật liệu nano và Công nghệ chế tạo vi cơ điện tử (MEMS/NEMS).

  4. Nhóm kỹ sư phát triển cảm biến sinh học và hóa học nano: Tận dụng độ nhạy bề mặt cực cao của kênh dẫn SWCNT để phát triển các loại biosensor phát hiện nồng độ phân tử sinh học ở ngưỡng picomol, rút ngắn chu kỳ nghiên cứu sản phẩm mới xuống dưới 18 tháng.

Câu hỏi thường gặp

Cấu trúc Back-gated CNTFET trong nghiên cứu có ưu điểm và hạn chế kỹ thuật gì? Ưu điểm lớn nhất là quy trình chế tạo đơn giản, tận dụng trực tiếp đế Silic P++ làm điện cực cổng chung và lớp màng SiO2 dày 100 - 150 nm làm lớp cách điện mà không cần chế tạo thêm cực cổng phức tạp. Hạn chế là điện áp điều khiển cổng còn cao ở mức ±10 V và điện dung ký sinh lớn.

Tại sao ống nano carbon đơn vách lại có khả năng dẫn điện theo cơ chế đạn đạo? Nhờ cấu trúc tinh thể mạng tổ ong hoàn hảo với đường kính chỉ 0,8 nm, electron di chuyển mà hầu như không gặp hiện tượng va chạm hay tán xạ với các dao động mạng (phonon). Cơ chế này cho phép mật độ dòng tải đạt tới 10^13 A/m2 và hạn chế tối đa tỏa nhiệt Joules trong mạch.

Làm thế nào để xác định chất lượng ống nano carbon sau khi phun phủ lên đế? Nghiên cứu sử dụng phổ vi Raman với laser bước sóng kích thích tiêu chuẩn. Chất lượng được định lượng qua tỷ số cường độ pic D-band (khuyết tật tại 1350 cm^-1) so với pic G-band (cấu trúc tinh thể graphite tại 1590 cm^-1). Tỷ số ID/IG nhỏ hơn 0,08 chứng minh độ hoàn hảo mạng tinh thể đạt trên 90%.

Vai trò của quá trình ủ nhiệt ở 400 - 450 độ C trong môi trường khí N2 là gì? Quá trình ủ nhiệt trong 20 phút kích thích sự tái tổ hợp và khuếch tán bề mặt giữa lớp đệm Titan mỏng 1,17 nm, màng Platin và ống nano carbon. Việc này triệt tiêu rào thế Schottky không mong muốn, hạ điện trở tiếp xúc xuống dưới 1,5 MΩ và tăng dòng dẫn Id lên hơn 35%.

Linh kiện CNTFET có tiềm năng ứng dụng thực tế rõ nét nhất trong lĩnh vực nào? Transistor CNTFET ứng dụng hiệu quả nhất trong chế tạo cổng đảo logic tốc độ cao, tế bào nhớ SRAM tiêu thụ công suất cực thấp và các cảm biến sinh hóa nano. Nhờ diện tích bề mặt lớn của ống SWCNT dài 900 nm, linh kiện có độ nhạy phát hiện chất phân tích cao gấp 10 lần linh kiện silicon truyền thống.

Kết luận

  • Hoàn thiện quy trình công nghệ 6 bước chế tạo linh kiện Back-gated CNTFET trên nền phiến Silic P++ đường kính 100 mm với lớp cách điện SiO2 dày 100 - 150 nm đạt độ lặp lại cao.
  • Làm chủ kỹ thuật phun phủ màng SWCNT chirality (6,5) đường kính 0,8 nm tại áp suất 2 MPa và nhiệt độ 250 độ C, đảm bảo mạng lưới dẫn phân bố đồng đều không bị vón cục.
  • Thiết kế thành công mặt nạ quang khắc Clewin gồm 36 cụm linh kiện với 16 cặp điện cực S-D đa dạng kích thước, chế tạo điện cực Pt/Ti bằng phương pháp bốc bay chùm điện tử với độ chính xác đạt 1 µm.
  • Xác lập đặc tính điện học của transistor hiệu ứng trường kênh dẫn loại P với khả năng điều khiển dòng cực máng Id thông qua điện áp cổng Vgs từ -10 V đến +10 V trên hệ đo Agilent 4155C.
  • Tối ưu hóa chế độ ủ nhiệt ở 400 - 450 độ C trong khí N2 suốt 20 phút, giúp giảm điện trở tiếp xúc Ohmic xuống dưới 1,5 MΩ và tăng cường 35% độ dẫn của kênh.

Luận văn đã đóng góp một giải pháp công nghệ chế tạo linh kiện nano hoàn chỉnh trong điều kiện phòng sạch trong nước. Lộ trình tiếp theo trong 6 đến 12 tháng tới sẽ tập trung vào việc tích hợp điện môi High-k và quang khắc chùm điện tử để tạo ra thế hệ chip nano bán dẫn thương mại hóa. Hãy kết nối với nhóm nghiên cứu hoặc tải toàn văn tài liệu để cùng hợp tác phát triển các ứng dụng vi mạch nano tiên tiến.