Nghiên cứu nâng cao hiệu năng RO PUF ứng dụng trong bảo mật phần cứng

Luận án tiến sĩ nghiên cứu nâng cao hiệu năng RO PUF ứng dụng trong bảo mật phần cứng, đóng góp quan trọng cho lĩnh vực an ninh công nghệ.

• Tác giả: Trần Văn Toàn
• Người hướng dẫn: PGS. Hoàng Văn Phúc
• Trường học: Học viện Kỹ thuật Quân sự
• Chuyên ngành: Kỹ thuật Điện tử
• Đề tài: Nghiên cứu nâng cao hiệu năng RO PUF trong bảo mật phần cứng
• Loại tài liệu: luận án tiến sĩ
• Năm xuất bản: 2023
• Địa điểm: Hà Nội

Mục lục chi tiết

• LỜI CAM ĐOAN
• LỜI CẢM ƠN
• MỤC LỤC
• DANH MỤC CÁC TỪ VIẾT TẮT
• DANH MỤC HÌNH VẼ
• DANH MỤC BẢNG
• DANH MỤC KÝ HIỆU TOÁN HỌC
• DANH MỤC CÁC THUẬT NGỮ VÀ ĐỊNH NGHĨA
• MỞ ĐẦU
• 1. CHƯƠNG 1: TỔNG QUAN VỀ MẠCH TẠO HÀM KHÔNG THỂ SAO CHÉP VỀ VẬT LÝ
• 1.1. Khái quát về PUF
• 1.2. Phân loại PUF
• 1.3. Phân loại PUF theo công nghệ chế tạo
• 1.4. Phân loại PUF theo mức độ bảo mật
• 1.5. Các tham số đánh giá hiệu năng của PUF
• 1.6. Mô hình toán của PUF
• 1.7. Các tham số định lượng phẩm chất PUF
• 1.8. Các chỉ tiêu chất lượng của PUF
• 1.9. Ứng dụng của PUF
• 1.10. Định danh và xác thực thiết bị
• 1.11. Tạo khóa mã bảo mật
• 1.12. Tạo số ngẫu nhiên
• 1.13. Bảo vệ IP
• 1.14. Kết luận chương 1
• 2. CHƯƠNG 2: THIẾT KẾ RO PUF TRÊN FPGA
• 2.1. Thiết kế phần cứng RO PUF trên FPGA
• 2.2. Thiết kế PUF trên FPGA. Kiến trúc RO PUF trên FPGA
• 2.3. Mô hình thống kê của tần số RO PUF. Khảo sát ảnh hưởng của các nhân tố biến thiên lên tần số RO
• 2.4. Ảnh hưởng của thăng giáng tức thời
• 2.5. Ảnh hưởng của nhiệt độ môi trường
• 2.6. Ảnh hưởng của các nhân tố biến thiên toàn cục và cục bộ
• 2.7. Kết luận chương 2
• 3. CHƯƠNG 3: ỨNG DỤNG RO PUF ĐỊNH DANH VÀ XÁC THỰC ID CHO THIẾT BỊ
• 3.1. Cơ sở của việc định danh và xác thực ID cho thiết bị
• 3.2. Phương pháp truyền thống
• 3.3. Sử dụng độ đo Euclid định lượng một số tham số của RO PUF
• 3.4. Đặc trưng thống kê của khoảng cách Euclid
• 3.5. Thiết kế kỹ thuật sơ đồ định danh và xác thực ID
• 3.6. Thực nghiệm định danh và xác thực ID cho thiết bị
• 3.7. Mô hình thực nghiệm
• 3.8. Ước lượng tính ổn định của ID
• 3.9. Ước lượng tính duy nhất của ID
• 3.10. So sánh mức tiêu thụ tài nguyên phần cứng
• 3.11. Đánh giá hiệu quả của phương pháp
• 3.12. Kết luận chương 3
• 4. CHƯƠNG 4: KỸ THUẬT ỔN ĐỊNH CHUỖI BIT TRÍCH XUẤT TỪ RO PUF
• 4.1. Khái quát về ổn định chuỗi bit ra RO PUF ứng dụng trong mã hóa bảo mật
• 4.2. Các phương pháp ổn định chuỗi bit ra RO PUF
• 4.3. Phương pháp trung bình mẫu
• 4.4. Thuật toán tách chuỗi bit ổn định bằng cách loại bỏ phần thăng giáng trong dữ liệu tần số hiệu
• 4.5. Thuật toán tách chuỗi bit ổn định sử dụng mặt nạ dữ liệu thích nghi
• 4.6. Thuật toán trích xuất phần tử lặp lại nhiều nhất từ phân bố thống kê
• 4.7. Thực thi thiết kế tạo chuỗi bit ổn định trên FPGA
• 4.8. Kết luận chương 4
• DANH MỤC CÔNG TRÌNH ĐÃ CÔNG BỐ
• TÀI LIỆU THAM KHẢO

Tóm tắt

I. Nghiên cứu hiệu năng RO PUF

Luận án tập trung vào việc nâng cao hiệu năng của RO PUF (Ring Oscillator Physically Unclonable Function) trong lĩnh vực bảo mật phần cứng. RO PUF là một công nghệ quan trọng trong việc tạo ra các khóa bảo mật dựa trên đặc tính vật lý không thể sao chép của phần cứng. Nghiên cứu này đánh giá các tham số hiệu năng như tính ổn định, tính duy nhất và độ tin cậy của RO PUF. Các kết quả thực nghiệm cho thấy sự cải thiện đáng kể trong việc tối ưu hóa hiệu năng của RO PUF trên các nền tảng FPGA.

1.1. Phân tích hiệu năng RO PUF

Phần này phân tích các yếu tố ảnh hưởng đến hiệu năng của RO PUF, bao gồm biến thiên nhiệt độ, thăng giáng tức thời và các nhân tố biến thiên toàn cục. Các thí nghiệm được thực hiện trên các FPGA khác nhau như Spartan-6 và Spartan-3E, cho thấy sự ổn định của tần số dao động vòng (RO) trong các điều kiện môi trường khác nhau. Kết quả chỉ ra rằng RO PUF có khả năng chống lại các biến đổi môi trường, đảm bảo tính bảo mật cao.

1.2. Tối ưu hóa hiệu năng RO PUF

Nghiên cứu đề xuất các phương pháp tối ưu hóa hiệu năng của RO PUF thông qua việc điều chỉnh cấu trúc mạch và sử dụng các thuật toán xử lý tín hiệu. Các phương pháp như trung bình mẫu và loại bỏ phần thăng giáng được áp dụng để cải thiện tính ổn định của chuỗi bit đầu ra. Kết quả thực nghiệm cho thấy sự cải thiện đáng kể trong việc giảm tỷ lệ lỗi và tăng độ tin cậy của RO PUF.

II. Ứng dụng RO PUF trong bảo mật phần cứng

Luận án khám phá các ứng dụng thực tế của RO PUF trong lĩnh vực bảo mật phần cứng, bao gồm định danh thiết bị, tạo khóa mã bảo mật và bảo vệ quyền sở hữu trí tuệ (IP). RO PUF được sử dụng để tạo ra các ID duy nhất cho thiết bị, đảm bảo tính xác thực và chống giả mạo. Nghiên cứu cũng đề xuất các phương pháp sử dụng RO PUF trong việc tạo số ngẫu nhiên và bảo vệ dữ liệu nhạy cảm.

2.1. Định danh và xác thực thiết bị

Phần này trình bày phương pháp sử dụng RO PUF để định danh và xác thực thiết bị. Các thí nghiệm được thực hiện trên các FPGA cho thấy khả năng tạo ra các ID duy nhất và ổn định. Phương pháp sử dụng khoảng cách Euclid để đánh giá tính duy nhất của ID được đề xuất, mang lại kết quả chính xác và đáng tin cậy.

2.2. Tạo khóa mã bảo mật

Nghiên cứu đề xuất việc sử dụng RO PUF để tạo các khóa mã bảo mật dựa trên đặc tính vật lý của phần cứng. Các khóa này được tạo ra từ chuỗi bit ổn định của RO PUF, đảm bảo tính bảo mật cao và khó bị tấn công. Kết quả thực nghiệm cho thấy hiệu quả của phương pháp này trong việc bảo vệ dữ liệu nhạy cảm.

III. Phân tích bảo mật và đánh giá hiệu quả

Luận án đưa ra các phân tích chi tiết về hiệu quả bảo mật của RO PUF trong các tình huống thực tế. Các phương pháp đánh giá bao gồm phân tích tỷ lệ lỗi, tính ổn định và khả năng chống lại các tấn công mô hình. Kết quả cho thấy RO PUF có khả năng chống lại các tấn công kênh bên và tấn công dựa trên mô hình, đảm bảo tính bảo mật cao.

3.1. Đánh giá khả năng chống tấn công

Phần này phân tích khả năng chống lại các tấn công kênh bên và tấn công dựa trên mô hình của RO PUF. Các thí nghiệm được thực hiện để đánh giá tính bảo mật của RO PUF trong các tình huống thực tế. Kết quả cho thấy RO PUF có khả năng chống lại các tấn công phức tạp, đảm bảo tính bảo mật cao.

3.2. Phân tích hiệu quả thực tế

Nghiên cứu đánh giá hiệu quả thực tế của RO PUF trong các ứng dụng bảo mật phần cứng. Các kết quả thực nghiệm cho thấy sự cải thiện đáng kể trong việc bảo vệ dữ liệu và đảm bảo tính xác thực của thiết bị. RO PUF được xem là một giải pháp hiệu quả trong việc nâng cao hiệu năng bảo mật của các hệ thống phần cứng.

Nội dung chính

Tổng quan luận án

Luận án tiến sĩ kỹ thuật chuyên ngành Kỹ thuật điện tử (mã số 9 52 02 03) của nghiên cứu sinh Trần Văn Toàn, do PGS. Hoàng Văn Phúc hướng dẫn khoa học tại Học viện Kỹ thuật Quân sự (Hà Nội, 2023), tập trung vào đề tài: "Nghiên cứu nâng cao hiệu năng RO PUF dùng trong bảo mật phần cứng".

Sự phát triển của mạng không dây và Internet vạn vật (IoT) dẫn đến sự gia tăng số lượng thiết bị kết nối số, ước tính đạt khoảng 75,44 tỷ thiết bị vào năm 2025 theo thống kê của Statista. Sự mở rộng này đi kèm các nguy cơ an ninh mạng như mã độc và tấn công từ chối dịch vụ, đòi hỏi các giải pháp định danh (Identification) và xác thực (Authentication) chính xác ở cấp độ phần cứng. Trong lĩnh vực quân sự và quốc phòng, nguy cơ thâm nhập của linh kiện điện tử giả qua chuỗi cung ứng vật tư vũ khí trang bị gây suy giảm độ tin cậy và tuổi thọ thiết bị. Báo cáo của Trenton Systems (2020) chỉ ra linh kiện giả chiếm khoảng 15% tổng số linh kiện thay thế trong quân đội Mỹ, gây thiệt hại hơn 7,5 tỷ USD/năm và ảnh hưởng 11.000 việc làm trong ngành bán dẫn. Đối với Quân đội nhân dân Việt Nam, việc tham gia vào chuỗi cung ứng toàn cầu đặt ra yêu cầu nhận biết, loại bỏ linh kiện giả và xác định lý lịch trang bị kỹ thuật.

Ở lớp vật lý, các phương thức lưu trữ khóa mã truyền thống trong bộ nhớ số bền vững (non-volatile digital memory) dễ bị tổn thương trước các kỹ thuật tấn công phần cứng như tấn công kênh bên (khai thác công suất, bức xạ điện từ, thời gian), mã độc phần cứng (hardware Trojan) hoặc dựng lại cấu trúc vật lý. Mạch tạo hàm không thể sao chép về vật lý (PUF - Physically Unclonable Function) được sử dụng nhằm tạo ra các đặc trưng ngẫu nhiên không thể sao chép dựa trên các thăng giáng vi mô xuất hiện trong quá trình chế tạo vi mạch bán dẫn. Khoảng trống nghiên cứu mà tác giả xác định gồm:

• Các phương pháp định danh dựa trên PUF dao động vòng (RO PUF) truyền thống sử dụng độ đo khoảng cách Hamming và tỷ lệ lỗi cân bằng (EER) có độ chính xác chưa cao, loại bỏ thông tin về biến thiên cục bộ giữa các mạch dao động vòng trên cùng một chip vi mạch, đồng thời chưa đánh giá đầy đủ tác động của điều kiện nhiệt độ môi trường và thăng giáng tức thời.
• Các kỹ thuật ổn định chuỗi bit đáp ứng PUF phục vụ mã hóa mật hiện nay phụ thuộc vào các sơ đồ mã sửa lỗi (ECC), mã hóa Lehmer-Gray hoặc giải mã BCH phức tạp, tiêu tốn nhiều tài nguyên phần cứng và chưa khai thác tối ưu dữ liệu tần số hiệu.

Mục tiêu nghiên cứu của luận án được xác định như sau:

1. Mục tiêu chung: Nghiên cứu các giải pháp nâng cao hiệu năng mạch RO PUF, dùng trong các ứng dụng bảo mật phần cứng.
2. Mục tiêu cụ thể:
   • Đề xuất mô hình trích xuất đặc trưng cục bộ của mạch RO PUF, ứng dụng trong định danh và xác thực thiết bị;
   • Nghiên cứu các kỹ thuật ổn định chuỗi bit ra đáp ứng RO PUF;
   • Thiết kế mạch ứng dụng và thực nghiệm kiểm chứng kết quả trên FPGA.

Đối tượng và phạm vi nghiên cứu:

• Đối tượng nghiên cứu: Mạch PUF dao động vòng (RO PUF).
• Phạm vi nghiên cứu:
  • Về lý thuyết: Nghiên cứu mô hình thống kê của tần số mạch RO PUF, các tham số định lượng phẩm chất (khoảng cách nội $D_{\text{intra}}$, khoảng cách tương quan $D_{\text{inter}}$) và tính khả thi của các ứng dụng RO PUF.
  • Về thực nghiệm: Thiết kế, triển khai mạch RO PUF trên các dòng chip FPGA (Xilinx Spartan-3E, Spartan-6, Artix-7) nhằm tách, xác thực định danh (ID) và tạo chuỗi bit ổn định phục vụ mã hóa bảo mật trong dải nhiệt độ khảo sát từ 25°C đến 80°C.

---

Tổng quan tài liệu và vị trí của luận án

Luận án tổng hợp các hướng nghiên cứu về an toàn bảo mật phần cứng và mạch PUF ở trong nước và quốc tế:

Nghiên cứu trong nước

• Nhóm nghiên cứu tại Học viện Kỹ thuật Quân sự do PGS. Hoàng Văn Phúc chủ trì phát triển thiết kế RO PUF kết hợp bộ chuyển đổi thời gian-số (TDC - Time-to-Digital Converter).
• Các nhóm nghiên cứu thuộc Ban Cơ yếu Chính phủ thực thi các thuật toán và giao thức bảo mật thông tin trong ngành cơ yếu.
• Nhóm nghiên cứu tại Đại học Bách khoa Hà Nội nghiên cứu bảo mật thông tin và mã mật sử dụng kỹ thuật hỗn loạn trên nền tảng phần mềm.
• Phòng thí nghiệm Hệ thống tích hợp thông minh (SISLAB) thuộc Đại học Quốc gia Hà Nội do PGS. Trần Xuân Tú chủ trì nghiên cứu thiết kế các lõi phần cứng mã mật tốc độ cao, công suất thấp cho hệ thống IoT.
• Phòng thí nghiệm Xử lý tín hiệu số và hệ thống nhúng (DESLAB) thuộc Trường Đại học Khoa học Tự nhiên - ĐHQG TP. Hồ Chí Minh do TS. Lê Đức Hùng chủ trì tập trung vào vi mạch số tiết kiệm năng lượng, cấu trúc vi xử lý RISC-V và lõi mã mật nhẹ.
• Các đơn vị khác như Đại học Bách khoa TP. Hồ Chí Minh, Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh, Đại học Giao thông vận tải thực hiện các hướng thiết kế vi mạch số, tương tự và tần số vô tuyến nhưng chưa có công bố chuyên sâu về PUF.

Nghiên cứu quốc tế

Các nghiên cứu quốc tế về PUF tập trung vào ba nhóm chính:

1. Kiến trúc mạch PUF: Phát triển từ khái niệm hàm vật lý một chiều (POF) và hàm giả ngẫu nhiên (PRF). Phân loại chính gồm PUF phi bán dẫn (quang học, sợi giấy, CD, âm thanh, từ tính, RF-DNA, MEMS, NEMS, khung dao động LC, memristor, phosphor, điện áp ngưỡng TV, CNN, áp điện) và PUF bán dẫn. PUF bán dẫn chia thành nhóm dựa trên độ giữ chậm (APUF, RO PUF, BR PUF) và nhóm dựa trên trạng thái phần tử nhớ (SRAM PUF, BPUF, LPUF). Về mức độ bảo mật, PUF được phân thành PUF yếu (tập CRP nhỏ, tăng tuyến tính hoặc đa thức) và PUF mạnh (tập CRP lớn theo hàm mũ, chống tấn công giả lập).
2. Công cụ lý thuyết và mô hình toán: Mô hình hóa lớp PUF ($\mathcal{P}$), các hàm khởi tạo $\mathcal{P}.\text{Create}$, hàm ước lượng $\text{puf}.\text{Eval}$, các độ đo khoảng cách nội ($D_{\text{intra}}$), khoảng cách tương quan ($D_{\text{inter}}$), các đường đặc tuyến hoạt động (ROC), tỷ lệ chấp nhận nhầm (FAR), tỷ lệ loại bỏ nhầm (FRR) và tỷ lệ lỗi cân bằng (EER) do Maes và cộng sự thiết lập.
3. Ứng dụng RO PUF trong định danh, xác thực và ổn định dữ liệu:
   • Định danh và xác thực: Suh và Devadas đề xuất sơ đồ RO PUF cơ bản so sánh ghép cặp các mạch dao động vòng, đạt EER xấp xỉ $10^{-6}$ với đáp ứng 64-bit. Một số tác giả đề xuất biến ngẫu nhiên $Q$ và kiểm nghiệm Kolmogorov-Smirnov, hoặc lấy trung bình mẫu tần số hiệu RO kết hợp phương pháp EER truyền thống.
   • Ổn định dữ liệu ra PUF: Các công trình sử dụng mã sửa lỗi (ECC), kết hợp mã hóa Lehmer-Gray và giải mã BCH để sinh dữ liệu bổ trợ (helper data) và tích lũy entropy nhằm tạo khóa mã.

Khoảng trống nghiên cứu được lựa chọn giải quyết

Luận án chỉ ra các hạn chế của phương pháp hiện hữu: độ đo khoảng cách Hamming không phản ánh đầy đủ đặc tính hình học không gian của vector tần số; phương pháp lấy trung bình giản đơn loại bỏ thành phần biến thiên cục bộ (vốn mang đặc trưng nhận dạng riêng biệt của từng chip vi mạch); các sơ đồ tạo khóa dùng ECC có độ phức tạp cao, tiêu tốn tài nguyên phần cứng lớn và việc trích xuất chuỗi bit từ hàm dấu của RO PUF chưa tối ưu hóa hiệu quả khai thác thông tin. Luận án lựa chọn giải quyết việc trích xuất đặc trưng cục bộ dựa trên độ đo Euclid và phát triển các kỹ thuật ổn định chuỗi bit trực tiếp không cần khối ECC phức tạp.

---

Cơ sở lý thuyết và phương pháp nghiên cứu

Cơ sở lý thuyết và khung phân tích

Luận án sử dụng mô hình toán học của lớp PUF và phân rã các thành phần tần số của mạch dao động vòng:

• Mô hình toán học của PUF:
  • Lớp PUF ký hiệu là $\mathcal{P}$, tạo thực thể $\text{puf}_i \leftarrow \mathcal{P}.\text{Create}(r_i^C)$ với $r_i^C \in {0, 1}^*$.
  • Thực thể được cấu hình bởi kích thích $x \in \mathcal{C}$ tạo ra đáp ứng ngẫu nhiên $y_i^j(x) \leftarrow \text{puf}i(x).\text{Eval}(r_j^E)$, có tính đến điều kiện hoạt động $\alpha$ (nhiệt độ $T{\text{env}}$, điện áp nguồn).
  • Khoảng cách nội $D_{\text{intra}}$ biểu thị khoảng cách giữa hai đáp ứng từ cùng một thực thể PUF với cùng kích thích $x$.
  • Khoảng cách tương quan $D_{\text{inter}}$ biểu thị khoảng cách giữa các đáp ứng từ hai thực thể PUF khác nhau với cùng kích thích $x$.
• Mô hình phân rã tần số RO: Tần số dao động của mạch dao động vòng ($f_{\text{RO}}$) được mô hình hóa bằng tổng của các thành phần thống kê: $$f_{\text{RO}} = f_{\text{nominal}} + f_{\text{local}} + f_{\text{global}} + f_{\text{OP}}$$ Trong đó:
  • $f_{\text{nominal}}$: Tần số danh định thiết kế.
  • $f_{\text{local}}$: Biến thiên tần số cục bộ (do thăng giáng ngẫu nhiên trong quá trình chế tạo vi mô giữa các phần tử trên cùng một phiến/chip).
  • $f_{\text{global}}$: Biến thiên tần số toàn cục (biến thiên đồng loạt giữa các chip/phiến bán dẫn khác nhau).
  • $f_{\text{OP}}$: Biến thiên tần số do điều kiện hoạt động (nhiệt độ môi trường, điện áp nguồn nuôi).

Phương pháp nghiên cứu

Luận án kết hợp phương pháp mô hình hóa lý thuyết, phân tích thống kê định lượng và thực nghiệm phần cứng:

• Phương pháp định lượng và xử lý thống kê: Sử dụng độ đo khoảng cách Euclid chuẩn hóa để tính toán khoảng cách nội và khoảng cách tương quan của vector tần số hiệu, xác định mức ngưỡng xác thực $d_{\text{thr}}$ dựa trên phân bố chuẩn với các tham số giá trị trung bình ($\mu$) và độ lệch chuẩn ($\sigma$).
• Kỹ thuật ổn định chuỗi bit: Đề xuất 4 kỹ thuật xử lý dữ liệu tần số hiệu ($df$):
  1. Phương pháp trung bình mẫu;
  2. Thuật toán cắt bit loại bỏ phần thăng giáng trong dữ liệu tần số hiệu;
  3. Thuật toán tạo mặt nạ dữ liệu thích nghi (adaptive data mask);
  4. Thuật toán trích xuất phần tử lặp lại nhiều nhất từ phân bố thống kê (cực đại tần suất).
• Công cụ thiết kế và mô phỏng:
  • Phần mềm thiết kế logic: Xilinx ISE, Xilinx Vivado.
  • Phần mềm mô phỏng dạng sóng chức năng: Mentor Graphics ModelSim.
  • Phần mềm tính toán và mô phỏng thuật toán: MATLAB - Simulink.
• Nền tảng phần cứng và thiết bị đo thực nghiệm:
  • Vi mạch khả trình: Kit thí nghiệm FPGA Xilinx Spartan-3E (XC3S500E), Xilinx Spartan-6 (XC6SLX25), Xilinx Artix-7 (XC7A35T).
  • Thiết bị điều khiển môi trường: Tủ sấy công nghiệp Memmert UN110 (khảo sát nhiệt độ từ 25°C đến 80°C, bước tăng 5°C).
  • Giao tiếp truyền nhận số liệu: Giao tiếp nối tiếp không đồng bộ UART kết nối FPGA với máy tính.

Phần cứng / Công cụ	Phiên bản / Mã hiệu	Vai trò trong nghiên cứu
FPGA Spartan-3E	XC3S500E	Thực nghiệm trích xuất tần số và xác thực ID
FPGA Spartan-6	XC6SLX25	Khảo sát thống kê tần số RO và xác thực ID theo nhiệt độ
FPGA Artix-7	XC7A35T	Thực thi mạch tách tần số hiệu và ổn định chuỗi bit
Tủ sấy công nghiệp	Memmert UN110	Tạo môi trường nhiệt độ ổn định (25°C – 80°C)
Phần mềm EDA	Xilinx ISE, Vivado, ModelSim	Thiết kế mạch số, tổng hợp phần cứng, mô phỏng chức năng
Phần mềm tính toán	MATLAB - Simulink	Phân tích thống kê, mô phỏng thuật toán cắt bit và mặt nạ
Giao thức giao tiếp	UART	Thu thập dữ liệu tần số từ FPGA về máy tính

---

Nội dung chính theo từng chương

CHƯƠNG 1: TỔNG QUAN VỀ MẠCH TẠO HÀM KHÔNG THỂ SAO CHÉP VỀ VẬT LÝ

Chương 1 hệ thống hóa cơ sở lý thuyết về mạch tạo hàm không thể sao chép về vật lý (PUF):

• Khái niệm và đặc tính: PUF khai thác các bất đồng nhất cấu trúc vi mô sinh ra ngẫu nhiên trong chế tạo để tạo ra đáp ứng duy nhất, không thể dự đoán, có khả năng tái lập và chống sao chép vật lý.
• Phân loại PUF: Trình bày chi tiết hai nhóm lớn gồm PUF phi bán dẫn (13 loại: quang, sợi giấy, CD, âm thanh, từ, RF-DNA, MEMS, NEMS, khung LC, Memristor, Phosphor, điện áp ngưỡng TV, mạng nơron tích chập CNN, áp điện) và PUF bán dẫn (chia thành delay-based: APUF, RO PUF, BR PUF; và memory-based: SRAM PUF, BPUF, LPUF). Phân loại theo mức độ bảo mật gồm PUF yếu và PUF mạnh.
• Mô hình toán học và tham số phẩm chất: Thiết lập không gian xác suất của lớp PUF, các biểu thức tính khoảng cách nội ($D_{\text{intra}}$), khoảng cách tương quan ($D_{\text{inter}}$), giá trị trung bình ($\mu_{\text{intra}}, \mu_{\text{inter}}$) và độ lệch chuẩn ($\sigma_{\text{intra}}, \sigma_{\text{inter}}$).
• Ứng dụng: Trình bày bốn hướng ứng dụng chính của PUF gồm định danh và xác thực thiết bị, tạo khóa mã bảo mật, tạo số ngẫu nhiên (RNG/PRNG), và bảo vệ quyền sở hữu trí tuệ (bảo vệ file cấu hình bitstream *.bit trên FPGA).

CHƯƠNG 2: THIẾT KẾ RO PUF TRÊN FPGA

Chương 2 tập trung vào việc thiết kế cấu trúc phần cứng RO PUF và phân tích các nhân tố ảnh hưởng đến tần số dao động:

• Thiết kế phần cứng: Cấu trúc mạch RO PUF đề xuất gồm mảng $n$ bộ dao động vòng RO (mỗi RO gồm $N$ bộ đảo ghép nối tiếp với một cổng NAND điều khiển), bộ ghép kênh MUX điều khiển bởi dữ liệu kích thích $p$-bit, bộ đếm tần số $m$-bit đếm số chu kỳ dao động trong khoảng thời gian cửa sổ $T_{\text{mea}}$, bộ đếm mẫu $q$-bit, khối máy trạng thái FSM điều khiển và khối truyền thông UART.
• Mô hình thống kê tần số RO: Phân tích thực nghiệm trên các linh kiện FPGA Xilinx Spartan-6 và Spartan-3E với 256 mẫu đo ở 25°C. Đánh giá tỷ số giữa độ lệch chuẩn và giá trị trung bình $\sigma/\mu$ của 32 bộ RO trên 5 IC Spartan-6 và 6 IC Spartan-3E.
• Khảo sát các nhân tố biến thiên:
  • Thăng giáng tức thời: Gây ra biến thiên nhỏ quanh tần số trung bình của từng RO.
  • Nhiệt độ môi trường: Khảo sát từ 25°C đến 80°C (bước 5°C), chứng minh tần số dao động RO tỷ lệ nghịch với nhiệt độ môi trường do suy giảm độ linh động của hạt dẫn trong kênh bán dẫn.
  • Biến thiên toàn cục và cục bộ: Thực hiện quy chuẩn tần số về điểm 0 để loại trừ biến thiên toàn cục $f_{\text{global}}$ và ảnh hưởng của nhiệt độ $f_{\text{OP}}$, từ đó chứng minh thành phần biến thiên cục bộ $f_{\text{local}}$ giữ được đặc trưng phân bố ổn định riêng biệt cho từng IC cụ thể.

CHƯƠNG 3: ỨNG DỤNG RO PUF ĐỊNH DANH VÀ XÁC THỰC ID CHO THIẾT BỊ

Chương 3 xây dựng giải pháp định danh và xác thực phần cứng:

• Độ đo Euclid: Thay thế độ đo khoảng cách Hamming bằng khoảng cách Euclid chuẩn hóa giữa các vector tần số hiệu quy chuẩn về điểm 0.
• Sơ đồ định danh và xác thực: Thiết lập quy trình đăng ký ID (Enrollment) và xác thực ID (Verification). Sử dụng đặc trưng thống kê của phân bố khoảng cách nội và khoảng cách tương quan để tính toán mức ngưỡng xác thực $d_{\text{thr}}$, đảm bảo tối thiểu hóa tỷ lệ FAR và FRR.
• Kết quả thực nghiệm:
  • Khảo sát trên 4 IC FPGA Spartan-6, 6 IC FPGA Spartan-3E và các chip FPGA Artix-7.
  • Đo đạc tính ổn định của ID dưới tác động của thăng giáng tức thời và nhiệt độ biến đổi (25°C – 80°C).
  • Phân tích khoảng cách nội cực đại, trung bình và độ lệch chuẩn của khoảng cách nội chuẩn hóa (bậc $10^{-3}$ đến $10^{-4}$); xác lập khoảng cách chuẩn hóa giữa các ID danh định của các IC khác nhau có độ phân tách rõ rệt, chứng minh tính duy nhất và khả năng xác thực chính xác thiết bị.
  • Đánh giá mức tiêu thụ tài nguyên phần cứng (LUT, Flip-Flop, Slice) trên các dòng chip Spartan-6 XC6SLX25, Spartan-3E XC3S500E và Artix-7 XC7A35T, cho thấy mức sử dụng tài nguyên thấp.

CHƯƠNG 4: KỸ THUẬT ỔN ĐỊNH CHUỖI BIT TRÍCH XUẤT TỪ RO PUF

Chương 4 đề xuất các giải pháp kỹ thuật nhằm trực tiếp ổn định dữ liệu đầu ra phục vụ tạo khóa mã bảo mật:

• Phương pháp trung bình mẫu: Tính giá trị trung bình của các mẫu tần số hiệu $df$ nhằm giảm thiểu phương sai gây ra bởi thăng giáng tức thời.
• Thuật toán cắt bit (loại bỏ phần thăng giáng trong tần số hiệu): Xác định số lượng $N_{\text{EX}}$ bit trọng số thấp (LSB) bị ảnh hưởng bởi nhiễu và loại bỏ chúng, chỉ giữ lại các bit trọng số cao (MSB) có tính ổn định để tạo chuỗi bit ra.
• Thuật toán tạo mặt nạ dữ liệu thích nghi (Adaptive Data Mask): Tự động phát hiện và loại trừ các vị trí bit không ổn định giữa các lần đo dựa trên ngưỡng biến thiên dữ liệu $df$.
• Thuật toán tách phần tử lặp lại nhiều nhất: Trích xuất giá trị xuất hiện với tần suất cực đại trong phân bố thống kê của các mẫu tần số hiệu.
• Thực thi thiết kế trên FPGA: Hiện thực hóa thiết kế trên chip FPGA Xilinx Artix-7 XC7A35T, kiểm chứng sự hội tụ của chuỗi bit đầu ra đạt độ ổn định 100% trong điều kiện thực nghiệm mà không cần tích hợp bộ giải mã mã sửa lỗi (ECC) phức tạp.

---

Kết quả và những đóng góp mới

Đóng góp mới về mặt khoa học và kỹ thuật

1. Trích xuất đặc trưng tần số RO PUF: Đề xuất mô hình phân tích và phương pháp trích xuất thành phần biến thiên cục bộ ($f_{\text{local}}$) của tần số mạch dao động vòng RO PUF trên cơ sở phân lập và loại trừ ảnh hưởng của nhiệt độ môi trường (khảo sát từ 25°C đến 80°C) và biến thiên toàn cục.
2. Sơ đồ định danh và xác thực bằng độ đo Euclid: Đề xuất sơ đồ định danh và xác thực ID thiết bị sử dụng RO PUF trên FPGA dựa trên khoảng cách Euclid chuẩn hóa và phương pháp xác định mức ngưỡng hình học thay thế cho phương pháp dùng khoảng cách Hamming truyền thống, nâng cao độ tin cậy phân tách giữa các chip vi mạch.
3. Kỹ thuật ổn định trực tiếp chuỗi bit: Đề xuất các thuật toán xử lý dữ liệu tần số hiệu gồm phương pháp cắt bit loại bỏ thăng giáng, thuật toán tạo mặt nạ thích nghi và thuật toán cực đại tần suất phân bố, cho phép trích xuất chuỗi bit ổn định trực tiếp trên phần cứng FPGA với mức tiêu thụ tài nguyên thấp.

Kiến nghị và giải pháp đề xuất

• Ứng dụng cấu trúc RO PUF đề xuất vào quy trình kiểm tra, sàng lọc nhằm phát hiện linh kiện điện tử giả mạo, linh kiện tái chế trong chuỗi cung ứng vật tư kỹ thuật quân sự và dân dụng.
• Tích hợp sơ đồ định danh và xác thực dựa trên độ đo Euclid vào các nút mạng IoT và thiết bị nhúng yêu cầu bảo mật phần cứng.
• Áp dụng các kỹ thuật ổn định chuỗi bit để tạo khóa mã mật tại chỗ (on-chip key generation) mà không cần lưu khóa trong bộ nhớ tĩnh, ngăn chặn các hình thức tấn công kênh bên trích xuất khóa.

---

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của nghiên cứu

• Phạm vi thực nghiệm của luận án tập trung trên các họ vi mạch FPGA của hãng Xilinx (Spartan-3E, Spartan-6, Artix-7); chưa thực hiện chế tạo và kiểm chứng trên vi mạch chuyên dụng ASIC.
• Dải nhiệt độ khảo sát thực nghiệm giới hạn trong khoảng từ 25°C đến 80°C; chưa đánh giá ở dải nhiệt độ âm hoặc các điều kiện môi trường khắc nghiệt khác (bức xạ, biến thiên điện áp nguồn nuôi trên dải rộng).
• Nghiên cứu dừng lại ở mức ổn định chuỗi bit đầu ra của RO PUF; chưa tích hợp chuỗi bit vào một hệ thống mã hóa bảo mật hoàn chỉnh trên phần cứng hoặc kiểm thử thực tế trước các cuộc tấn công học máy (modeling attack) quy mô lớn.

Hướng nghiên cứu tiếp

• Mở rộng đánh giá thiết kế RO PUF trên các nền tảng công nghệ vi mạch khác như ASIC và các dòng FPGA cấu trúc mới.
• Nghiên cứu tích hợp chuỗi bit ra ổn định từ RO PUF vào các thuật toán mã hóa mật tiêu chuẩn (AES, RSA, ECC) và bộ tạo số ngẫu nhiên thực sự (TRNG).
• Đánh giá khả năng kháng các cuộc tấn công vật lý chuyên sâu, bao gồm tấn công phân tích công suất vi sai (DPA), tấn công kênh bên điện từ và tấn công mô hình hóa sử dụng mạng nơron nhân tạo.

---

Giá trị tham khảo

Luận án là tài liệu tham khảo chuyên ngành trong lĩnh vực Điện tử, Vi mạch và An toàn thông tin:

• Đối với nghiên cứu sinh, học viên cao học và giảng viên: Cung cấp cơ sở lý thuyết toán học về lớp PUF, các mô hình thống kê phân rã tần số mạch dao động vòng, cùng phương pháp luận thiết kế phần cứng kiểm chứng trên FPGA.
• Đối với kỹ sư thiết kế phần cứng và hệ thống nhúng: Tham khảo các sơ đồ logic cụ thể (mạch dao động vòng, bộ đếm tần số, khối UART), quy trình hiện thực hóa thiết kế trên công cụ EDA (Xilinx ISE/Vivado), các bảng thống kê mức tiêu thụ tài nguyên phần cứng (LUT, Slice, FF) và các thuật toán xử lý dữ liệu tần số hiệu (cắt bit, mặt nạ thích nghi).
• Đối với các nhà quản lý kỹ thuật và cơ quan bảo đảm an toàn thông tin: Tham khảo giải pháp kỹ thuật nhận dạng thiết bị phục vụ chống linh kiện giả trong chuỗi cung ứng quân sự và bảo mật lớp vật lý cho hạ tầng IoT.

---

Câu hỏi thường gặp

1. Mạch RO PUF khai thác đặc tính vật lý nào để tạo ra tính duy nhất cho thiết bị?

RO PUF khai thác sự khác biệt ngẫu nhiên về độ giữ chậm đường truyền tín hiệu của các cổng logic (bộ đảo, cổng NAND) và đường dây kết nối bên trong vi mạch, sinh ra bởi những biến thiên ngẫu nhiên trong quá trình chế tạo bán dẫn ở thang hiển vi. Sự khác biệt này dẫn đến tần số dao động của các mạch dao động vòng là duy nhất đối với mỗi thực thể chip.

2. Luận án phân rã tần số mạch dao động vòng ($f_{\text{RO}}$) thành những thành phần nào?

Tần số $f_{\text{RO}}$ được phân rã thành bốn thành phần: $$f_{\text{RO}} = f_{\text{nominal}} + f_{\text{local}} + f_{\text{global}} + f_{\text{OP}}$$ Trong đó $f_{\text{nominal}}$ là tần số danh định thiết kế, $f_{\text{local}}$ là biến thiên cục bộ mang đặc trưng nhận dạng của từng chip, $f_{\text{global}}$ là biến thiên toàn cục giữa các phiến bán dẫn, và $f_{\text{OP}}$ là biến thiên do điều kiện môi trường hoạt động (nhiệt độ, điện áp).

3. Tại sao luận án đề xuất dùng khoảng cách Euclid thay thế khoảng cách Hamming trong xác thực ID?

Khoảng cách Hamming truyền thống chỉ so sánh các chuỗi bit nhị phân được lượng tử hóa (thường qua hàm dấu), làm mất mát thông tin hình học và loại bỏ quy luật biến thiên cục bộ giữa các RO. Độ đo khoảng cách Euclid chuẩn hóa cho phép biểu diễn các giá trị tần số hiệu dưới dạng vector trong không gian nhiều chiều, phản ánh chính xác tương quan thống kê và tăng cường độ phân tách giữa các thiết bị.

4. Các giải pháp nào được đề xuất để ổn định chuỗi bit từ RO PUF mà không cần khối mã sửa lỗi (ECC) phức tạp?

Luận án đề xuất bốn kỹ thuật:

1. Phương pháp trung bình mẫu tần số hiệu;
2. Thuật toán cắt bỏ $N_{\text{EX}}$ bit trọng số thấp (LSB) bị ảnh hưởng bởi thăng giáng tức thời;
3. Thuật toán tạo mặt nạ dữ liệu thích nghi để loại bỏ các bit không ổn định;
4. Thuật toán trích xuất phần tử lặp lại nhiều nhất từ phân bố thống kê tần số hiệu.

5. Nghiên cứu sử dụng các loại FPGA và trang thiết bị thực nghiệm nào?

Nghiên cứu sử dụng 3 họ vi mạch FPGA của Xilinx gồm Spartan-3E (XC3S500E), Spartan-6 (XC6SLX25) và Artix-7 (XC7A35T); tủ sấy công nghiệp Memmert UN110 để tạo môi trường nhiệt độ ổn định từ 25°C đến 80°C; phần mềm thiết kế và mô phỏng Xilinx ISE, Vivado, ModelSim, MATLAB; và giao thức UART để thu thập dữ liệu.

---

Kết luận

Luận án "Nghiên cứu nâng cao hiệu năng RO PUF dùng trong bảo mật phần cứng" của tác giả Trần Văn Toàn đã giải quyết các vấn đề kỹ thuật trong trích xuất đặc trưng cục bộ và ổn định dữ liệu mạch dao động vòng RO PUF. Bằng việc phân lập thành công ảnh hưởng của nhiệt độ môi trường và ứng dụng độ đo khoảng cách Euclid chuẩn hóa, luận án đã xây dựng sơ đồ định danh và xác thực thiết bị có độ tin cậy cao trên FPGA. Đồng thời, các thuật toán xử lý dữ liệu tần số hiệu được đề xuất đã tạo ra chuỗi bit ổn định phục vụ mã hóa bảo mật với mức tiêu thụ tài nguyên phần cứng thấp, cung cấp giải pháp kỹ thuật hữu ích cho bài toán bảo mật lớp vật lý và chống linh kiện giả.

Trích đoạn nội dung tài liệu

chương 1. 35 CHƯƠNG 2: THIẾT KẾ RO PUF TRÊN FPGA. Thiết kế phần cứng RO PUF trên FPGA. Thiết kế PUF trên FPGA.

Kiến trúc RO PUF trên FPGA. Mô hình thống kê của tần số RO PUF. Khảo sát ảnh hưởng của các nhân tố biến thiên lên tần số RO. Ảnh hưởng của thăng giáng tức thời.

Ảnh hưởng của nhiệt độ môi trường. Ảnh hưởng của các nhân tố biến thiên toàn cục và cục bộ. 58 Kết luận chương 2. 62 CHƯƠNG 3: ỨNG DỤNG RO PUF ĐỊNH DANH VÀ XÁC THỰC ID CHO THIẾT BỊ.

Cơ sở của việc định danh và xác thực ID cho thiết bị. Phương pháp truyền thống. Sử dụng độ đo Euclid định lượng một số tham số của RO PUF. Đặc trưng thống kê của khoảng cách Euclid.

Thiết kế kỹ thuật sơ đồ định danh và xác thực ID. Thực nghiệm định danh và xác thực ID cho thiết bị. Mô hình thực nghiệm. Ước lượng tính ổn định của ID.

Ước lượng tính duy nhất của ID. So sánh mức tiêu thụ tài nguyên phần cứng. Đánh giá hiệu quả của phương pháp. 97 Kết luận chương 3.

99 CHƯƠNG 4: KỸ THUẬT ỔN ĐỊNH CHUỖI BIT TRÍCH XUẤT TỪ RO PUF. Khái quát về ổn định chuỗi bit ra RO PUF ứng dụng trong mã hóa bảo mật. Các phương pháp ổn định chuỗi bit ra RO PUF. Phương pháp trung bình mẫu.

Thuật toán tách chuỗi bit ổn định bằng cách loại bỏ phần thăng giáng trong dữ liệu tần số hiệu. Thuật toán tách chuỗi bit ổn định sử dụng mặt nạ dữ liệu thích nghi. Thuật toán trích xuất phần tử lặp lại nhiều nhất từ phân bố thống kê. Thực thi thiết kế tạo chuỗi bit ổn định trên FPGA.

122 Kết luận chương 4. 125 DANH MỤC CÔNG TRÌNH ĐÃ CÔNG BỐ. 128 TÀI LIỆU THAM KHẢO. I i DANH MỤC CÁC TỪ VIẾT TẮT Từ viết tắt Tiếng Anh Tiếng Việt APUF Arbiter PUF PUF trọng tài ASIC Application-Specific Mạch tích hợp chuyên Integrated Circuit dụng BPUF Butterfly PUF PUF với các bộ chốt ghép chéo BR PUF Bistable Ring PUF PUF mạch vòng ổn định kép BRAM Block RAM RAM khối CCD Charge-Coupled Device Linh kiện ghép điện tích CNN PUF Convolutional Neural PUF sử dụng mạng nơron Network PUF tích chập CoLPUF Configurable LFSR-based PUF dựa trên LFSR có thể PUF cấu hình CRO PUF Configurable RO PUF RO PUF có thể cấu hình CRP Challenge-Response Pair Cặp mẫu kích thích – mẫu đáp ứng DFF PUF D Flip Flop PUF PUF dựa trên FF D DRAM Dynamic RAM RAM động ECC Error Correcting Code Mã sửa lỗi ii EER Equal Error Rate Tỷ lệ lỗi cân bằng FAR False Acceptance Rate Tỷ lệ chấp nhận nhầm FF Flip Flop Mạch lật FF PUF Flip Flop PUF PUF dựa trên Flip Flop FFXORPUF Feed-Forward XOR PUF PUF tiếp thuận, ghép cổng XOR các đầu ra FPGA Field Programable Gate Mảng cổng logic khả trình Array FRR False Rejection Rate Tỷ lệ loại bỏ nhầm FSM Finite State Machine Máy trạng thái hữu hạn HDL Hardware Description Ngôn ngữ mô tả phần Language cứng IC Integrated Circuit Mạch tích hợp ID Identity, Identification Định danh IoT Internet of Things Interner vạn vật IPUF Interpose PUF PUF xen kẽ LFSR Linear Feedback Shift Thanh ghi dịch hồi tiếp Register tuyến tính LUT Look-Up Table Bảng tra LPUF Latch PUF PUF dựa trên bộ chốt MEMS PUF Micro-Electro-Mechanical PUF sử dụng cảm biến vi Systems PUF cơ điện tử iii MOSFET Metal Oxide Semiconductor Transistor hiệu ứng Field Effect Transistor trường dựa trên mặt ghép ôxit kim loại – bán dẫn MUX Multiplexer Bộ ghép kênh NEMS PUF Nano-Electro-Mechanical PUF sử dụng chuyển Switch PUF mạch vi cơ điện tử PDL Programmable Delay Line Đường giữ chậm khả trình POF Physical One-way Function Hàm vật lý một chiều PRF Pseudo-Random Function Hàm giả ngẫu nhiên PRNG Pseudo-Random Number Bộ tạo số giả ngẫu nhiên Generator PUF Physically Unclonable Mạch tạo hàm không thể Function sao chép về vật lý RAM Random Access Memory Bộ nhớ truy xuất ngẫu nhiên RF-DNA PUF Radio-Frequency DNA PUF PUF DNA tần số vô tuyến RNG Random Number Generator Bộ tạo số ngẫu nhiên RO Ring Oscillator Bộ/mạch dao động vòng RO PUF Ring Oscillator PUF PUF dao động vòng ROC Receiver-Operating Đặc tuyến hoạt động Characteristic ROM Read-Only Memory Bộ nhớ chỉ đọc iv SoC System-on-Chip Hệ thống trên chip SRAM Static RAM RAM tĩnh TDC Time-to-Digital Converter Bộ chuyển đổi thời gian- số TERO PUF Transient Effect Ring PUF dao động vòng dựa Oscillator PUF trên hiệu ứng quá độ TV PUF Threshold Voltage PUF PUF sử dụng điện áp ngưỡng UART Universal Asynchronous Giao diện truyền số liệu Receiver-Transmitter nối tiếp không đồng bộ XRRO PUF XOR Reconfiguration RO RO PUF tái cấu hình sử PUF dụng cổng XOR v DANH MỤC HÌNH VẼ Hình i: Số thiết bị kết nối vào IoT từ năm 2015 đến năm 2025 .1: Cấu trúc cơ bản của PUF và các thuộc tính thiết yếu [25] .2: Phân loại PUF [25] .3: PUF dựa trên độ giữ chậm [25]: (a) APUF; (b) RO PUF; (c) BR PUF .4: PUF dựa trên trạng thái phần tử nhớ: (a)-(b) Sơ đồ nguyên lý và sơ đồ logic của ô nhớ SRAM [45]; (c) BPUF [46]; (d) PUF dựa trên bộ chốt SR [47].5: Minh họa khoảng cách nội và khoảng cách tương quan .6: Ứng dụng PUF tạo khóa mã bảo mật [25] .1: Sơ đồ RO PUF cơ bản [42] .2: Sơ đồ RO PUF có thể cấu hình [71].4: RO dựa trên các cổng XOR (a) và phương pháp cấu hình (b) [80] .5: Sơ đồ chức năng mạch RO PUF đề xuất .6 Phân bố tần số mạch dao động vòng thực thi trên công nghệ CMOS 90-nm theo vị trí trên phiến [85].7: Minh họa biến thiên độ dày lớp điện môi của phiến (trái) và chip (phải) [86].8: Minh họa các thành phần danh định và biến thiên cục bộ .9: Biểu đồ phân bố tần số của RO1/IC1 (FPGA Spartan-6) (a) và RO8/IC2 (FPGA Spartan-3E) (b) ước lượng từ 256 mẫu tại nhiệt độ 25oC.10: Tỷ số   của 32 RO trên 5 IC FPGA Spartan-6 (a) và 6 IC FPGA Spartan-3E (b) ước lượng từ 256 mẫu tại nhiệt độ 25oC.11: (a) ‒ (e) Biến thiên tần số RO theo nhiệt độ; (f) Mô tả 3D của biến thiên tần số RO theo nhiệt độ đo với 5 linh kiện FPGA Spartan-6.12: Biến thiên tần số RO theo nhiệt độ (25oC ‒ 80oC, bước 5oC) đo với 6 linh kiện FPGA Spartan-3E.13: Mô tả 3D của biến thiên tần số RO theo nhiệt độ đo với 6 linh kiện FPGA Spartan-3E.14: Đồ thị kết quả khảo sát biến thiên cục bộ với tần số quy chuẩn về điểm 0 của 5 IC FPGA Spartan-6 tại các nhiệt độ khác nhau.15: Đồ thị kết quả khảo sát biến thiên cục bộ với tần số quy chuẩn về điểm 0 của 6 IC FPGA Spartan-3E tại các nhiệt độ khác nhau.1: Phân phối khoảng cách nội và khoảng cách tương quan đối với các đáp ứng 16-bit của DFF PUF thu được từ thực nghiệm [10].2: Xác định mức ngưỡng định danh dựa trên FAR và FRR [10] .3: So sánh các đường ROC của các hệ định danh dựa trên các đáp ứng 64-bit của một số sơ đồ PUF [10]; RO PUF (P.): Thiết kế RO PUF ghép cặp RO [42] và kết hợp mã hóa Lehmer-Gray [16].4: Đồ thị các vector quy chuẩn về điểm 0 của 4 IC FPGA Spartan-6 (a) và 6 IC FPGA Spartan-3E (b) tại 25oC.5: Khoảng cách Hamming tương đối giữa các ID tách ra theo phương pháp truyền thống, khảo sát đối với 4 FPGA Spartan-6 (a) và 6 FPGA Spartan-3E (b).6: Đồ thị hàm mật độ xác suất  .7: Đồ thị các hàm mật độ xác suất  và    ,   .8: Biểu diễn 2-D hai tọa độ đầu của ID1 .9: Phân bố khoảng cách nội chuẩn hóa giữa các mẫu ID và ID danh định đối với ID1 (a) và ID2 (b).10: Biểu đồ phân bố khoảng cách nội chuẩn hóa của một IC FPGA Spartan-6 (a) và Spartan-3E (b) tại 25oC .11: Phân bố khoảng cách tương quan chuẩn hóa giữa các mẫu ID1 và ID2 danh định.12: Phân bố khoảng cách nội và khoảng cách tương quan chuẩn hóa đối với các mẫu ID1.13: Phân bố chuẩn và các giới hạn về độ lệch chuẩn [93] .14: Phân bố khoảng cách tương quan chuẩn hóa giữa các mẫu ID1 và các mẫu ID2 .15: Sơ đồ định danh và xác thực ID ứng dụng RO PUF .16: Độ lệch chuẩn của tần số hiệu RO và tần số tuyệt đối RO của các IC FPGA Spartan-6, khảo sát trong dải nhiệt độ 25oC – 80oC.17: Tính ổn định của ID IC1 (FPGA Spartan-6) đối với ảnh hưởng của thăng giáng tức thời.18: Giản đồ phân bố khoảng cách nội chuẩn hóa tập mẫu ID của IC1 (FPGA Spartan-6) tại 25oC.19: Tính ổn định của ID tương ứng 4 IC FPGA Spartan-6 đối với sự thay đổi của nhiệt độ môi trường.1: Thủ tục tạo khóa mã từ dữ liệu PUF và sử dụng hàm băm .2: a) Đồ thị 140 mẫu, mỗi mẫu là kết hợp của 10 trị số df liên tiếp định dạng 19 bit, thu được từ thực nghiệm; b) Biểu diễn ảnh nhị phân của 140 mẫu hình a).3: Ảnh nhị phân mô tả các mẫu df , df trung bình (a) và sai số tương ứng giữa trị số df mean số học và df mean tạo bởi thuật toán (b) .4: Minh họa phương pháp tạo chuỗi bit ổn định từ các phần không đổi của các df .5: Xác định số bit loại bỏ; n là trị số thập phân tương đương của df mean .6: Ảnh nhị phân minh họa sự phụ thuộc của tính ổn định chuỗi bit ra vào số bit loại bỏ (a) và kiểm nghiệm độ ổn định với N EX  14 (b).7: Ảnh nhị phân mô tả sự phụ thuộc của tính ổn định chuỗi bit ra vào N EX .8: Ảnh nhị phân mô tả việc tạo chuỗi bit ra bằng cách kết hợp phương pháp cắt bit và kỹ thuật trung bình mẫu df .9: Ảnh nhị phân mô tả sự hội tụ của các mẫu chuỗi bit về chuỗi bit ổn định sử dụng phương pháp mặt nạ dữ liệu với số mẫu df khác nhau.10: Mô phỏng các chuỗi bit ra đối với các vị trí khác nhau khi áp dụng thuật toán mặt nạ dữ liệu lên dữ liệu df thực nghiệm.11: Kết quả mô phỏng tạo chuỗi bit ổn định bằng thuật toán tạo mặt nạ dữ liệu kết hợp kỹ thuật lấy trung bình mẫu.12: Mô phỏng quá trình tạo chuỗi bit ra ổn định bằng cách kết hợp thuật toán mặt nạ dữ liệu, kỹ thuật lấy trung bình mẫu và cắt bit.13: Tách chuỗi bit bằng cách kết hợp dữ liệu tương ứng các trị số trung bình của df phổ biến nhất .14: Mô phỏng thuật toán cực đại tần suất với các giá trị khác nhau của N EX .1: Sơ đồ chức năng mạch tách tần số tuyệt đối RO thực thi trên FPGA.

III Hình PL1.