Tổng quan nghiên cứu

Sự bùng nổ của các dịch vụ truyền thông đa phương tiện và Internet băng rộng đã thúc đẩy lưu lượng mạng truyền dẫn tăng trưởng với tốc độ phi mã, đạt mức từ hàng trăm Gbit/s đến hàng Tbit/s trên mỗi sợi quang nhờ kỹ thuật ghép kênh phân chia theo bước sóng WDM. Tuy nhiên, các nút mạng chuyển mạch điện tử truyền thống không thể xử lý kịp lưu lượng khổng lồ này, tạo ra hiện tượng nghẽn mạch tại các điểm giao tiếp quang - điện - quang (O/E/O). Vấn đề nghiên cứu trọng tâm là tìm kiếm giải pháp chuyển mạch gói quang (Optical Packet Switching - OPS) nhằm thực hiện định tuyến và xử lý các gói tin trực tiếp trong miền quang, giải phóng hoàn toàn rào cản băng thông của lớp điện tử.

Mục tiêu cụ thể của công trình tập trung vào việc phân tích kiến trúc nút mạng OPS, làm rõ các phương pháp tạo và xử lý gói quang, cơ chế đồng bộ khe thời gian phân tán, giải pháp giải quyết tranh chấp gói trong 3 miền thời gian, không gian, bước sóng, đồng thời đánh giá định lượng hiệu năng quang của các cấu hình chuyển mạch đơn tầng và đa tầng.

Phạm vi nghiên cứu được thực hiện dựa trên các mô hình lý thuyết và mô phỏng thực nghiệm chuẩn hóa, đối chiếu với các dự án mạng quang tiên tiến trên thế giới trong giai đoạn phát triển đầu thế kỷ 21. Ý nghĩa khoa học và thực tiễn của công trình thể hiện qua việc xác lập các chỉ số vận hành then chốt: tỷ lệ lỗi bit đạt chuẩn BER 10^-14, xác suất mất gói tối ưu trong ngưỡng 10^-9 đến 10^-11, và kiểm soát mức suy hao công suất quang dưới 1,5 dB, đặt nền móng kỹ thuật vững chắc cho việc thiết kế mạng toàn quang thế hệ mới.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu ứng dụng mô hình kiến trúc mạng phân tầng tham chiếu 3 lớp: tầng mạng truy nhập điện (sử dụng chuyển mạch ATM/ADM), tầng chuyển mạch gói quang trung gian (OPS MAN/LAN) và tầng truyền dẫn toàn quang mạng lõi (kết nối chéo OXC trên nền tảng WDM). Cùng với đó, khung lý thuyết về định dạng gói quang KEOPS được áp dụng làm chuẩn phân tích, quy định cấu trúc gói có chu kỳ cố định 1,7 µs (hoặc khe thời gian 1,646 µs), bao gồm tải tin quang 1,35 µs với tốc độ lên tới 10 Gb/s, phần tiêu đề điều khiển 14 bytes truyền ở tốc độ 622 Mb/s, và khoảng thời gian bảo vệ chống trôi pha jitter trên 26 ns.

Các khái niệm chính cấu thành nền tảng nghiên cứu bao gồm:

  1. Bộ dẫn sóng khắc rãnh (Arrayed Waveguide Grating - AWG): Thiết bị quang thụ động thực hiện ghép/tách kênh và định tuyến bước sóng dựa trên hiện tượng tán xạ và giao thoa pha.
  2. Bộ biến đổi bước sóng quang khả chỉnh (Tunable Optical Wavelength Converter - TOWC): Phần tử xử lý linh hoạt cho phép chuyển dịch bước sóng dữ liệu, giảm thiểu sự phụ thuộc vào đường trễ vật lý.
  3. Bộ khuếch đại quang bán dẫn (Semiconductor Optical Amplifier - SOA): Thiết bị tích cực thực hiện khuếch đại mức quang, bù suy hao và hỗ trợ chuyển mạch nhanh dựa trên điều chế độ lợi chéo (XGM) hoặc điều chế pha chéo (XPM).
  4. Vòng khóa pha số (Digital Phase Locked Loop - DPLL): Mạch điều khiển đồng bộ khe phân tán, duy trì ổn định pha giữa nút chủ và các nút phụ thuộc.

Phương pháp nghiên cứu

Nguồn dữ liệu của luận văn được tổng hợp từ các mô hình giải tích toán học kết hợp dữ liệu mô phỏng mạng quang từ công cụ SIMON và các dự án thực nghiệm quốc tế như KEOPS, WASPNET. Cỡ mẫu nghiên cứu được thiết lập qua ma trận khảo sát kích thước nút chuyển mạch từ 2x2, 4x4, 8x8 đến 16x16 cổng vào/ra, với độ sâu hàng đợi đệm từ 1 đến 250 gói tin và mật độ tải phân bố Bernoulli đạt mức 0,9.

Phương pháp chọn mẫu có chủ đích theo phân tầng kịch bản được áp dụng nhằm đánh giá hệ thống tại các dải tốc độ chuẩn: 622 Mb/s, 2,5 Gb/s và 10 Gb/s. Lý do lựa chọn phương pháp phân tích định lượng kết hợp giải tích lý thuyết và mô phỏng số là vì trong giai đoạn nghiên cứu, việc chế tạo phần cứng quang tích hợp quy mô lớn có chi phí cực kỳ đắt đỏ; mô hình hóa toán học cho phép khảo sát chính xác các tham số vật lý phức tạp như nhiễu phát xạ tự phát của SOA, suy hao ghép nối và tỷ lệ lỗi bit BER mà không làm gián đoạn hệ thống thực. Toàn bộ quá trình tính toán và kiểm chứng được tiến hành xuyên suốt timeline nghiên cứu hoàn thiện vào năm 2004.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Thứ nhất, nghiên cứu chứng minh cấu hình chuyển mạch OASIS tích hợp AWG có khả năng kiểm soát suy hao công suất vượt trội so với cấu hình sử dụng Coupler thụ động. Khi chuyển mạch 8x8 hoạt động ở tốc độ 10 Gb/s, OASIS sử dụng AWG duy trì mức suy hao dưới 1,5 dB, trong khi phương án coupler thụ động làm suy hao vượt quá 2 dB. Ở tốc độ 2,5 Gb/s, kiến trúc OASIS-AWG kích thước 16x16 vẫn đạt tỷ lệ lỗi bit tiêu chuẩn BER 10^-14.

Thứ hai, cấu trúc chuyển mạch chia sẻ bộ nhớ SMOP (Shared Memory Optical Packet) đạt hiệu năng tối ưu nhất trong các kiến trúc đơn tầng. Dưới điều kiện tải đều Bernoulli 0,9 với cấu hình 8 đầu vào/ra (N=8) và 13 đường dây trễ (m=13), xác suất mất gói giảm xuống mức 10^-6. Mức suy hao công suất của SMOP được khống chế dưới 0,4 dB ở tốc độ 622 Mb/s dù gói tin trải qua tới 10 vòng lặp hồi tiếp.

Thứ ba, cơ chế đồng bộ khe phân tán DSS (Distributed Slot Synchronization) giải quyết triệt để bài toán trôi pha ở mức khe thời gian 250 ns. Tín hiệu đồng bộ ping kết hợp với vòng khóa pha số DPLL vận hành ở tần số 80 MHz giúp phân giải mức điều chỉnh pha đạt 12,5 ns (tương đương 18 độ), cho phép mở rộng mạng lưới đạt quy mô ổn định tới 50 nút chuyển mạch quang khi được bổ sung các bộ khuếch đại EDFA bù suy hao 5 dB.

+--------------------------+-----------------------+---------------------+
| Kiến trúc chuyển mạch    | Cấu hình khảo sát     | Hiệu năng suy hao   |
+--------------------------+-----------------------+---------------------+
| OASIS (Coupler thụ động) | 8x8 (Tốc độ 10 Gb/s)  | > 2,0 dB            |
| OASIS (Sử dụng AWG)      | 8x8 (Tốc độ 10 Gb/s)  | < 1,5 dB            |
| SMOP (Bộ nhớ chia sẻ)    | N=8, m=13 (10 vòng)   | < 0,4 dB (622 Mb/s) |
+--------------------------+-----------------------+---------------------+

Thảo luận kết quả

Nguyên nhân chính dẫn đến sự vượt trội của cấu hình OASIS-AWG là do thiết bị AWG thay thế hoàn toàn bộ lọc và coupler thụ động, giúp triệt tiêu hiện tượng phân chia công suất dư thừa và giảm nhiễu xuyên kênh xuống mức dưới 35 dB. Trong khi đó, kiến trúc SMOP đạt hiệu quả cao nhờ ma trận không gian hình cây kết hợp các sợi trễ FDL có độ dài biến thiên, hạn chế số lượng bộ khuếch đại quang bán dẫn SOA và giảm nhiễu cộng tự phát.

So sánh với các kiến trúc chuyển mạch điện tử, chuyển mạch gói quang duy trì tính trong suốt hoàn toàn đối với định dạng dữ liệu và tốc độ bit của phần tải tin. Dữ liệu nghiên cứu được biểu diễn trực quan thông qua bảng ma trận so sánh điểm chéo: cấu trúc chuyển mạch Benes kích thước 8x8 chỉ cần 20 phần tử chuyển mạch 2x2, tiết kiệm tới 68,75% linh kiện so với ma trận Crossbar truyền thống đòi hỏi 64 phần tử. Đồng thời, biểu đồ đường biểu diễn sự thay đổi suy hao công suất theo số vòng lặp quang chứng minh tính ổn định của tín hiệu quang khi truyền qua 2,12 km sợi trễ FDL (tương đương dung lượng lưu trữ 250 gói ATM ở tốc độ 10 Gb/s).

Đề xuất và khuyến nghị

  1. Chuẩn hóa module chuyển mạch quang lai (Opto-Electronic Switching): Các tập đoàn viễn thông và viện nghiên cứu cần triển khai thử nghiệm hệ thống chuyển mạch kết hợp giữa trường chuyển mạch toàn quang và khối điều khiển điện tử tốc độ cao, mục tiêu rút ngắn thời gian xử lý tiêu đề xuống dưới 50 ns, hoàn thành lắp đặt thử nghiệm trong lộ trình 24 tháng.
  2. Thương mại hóa linh kiện AWG và bộ biến đổi bước sóng TOWC: Các đơn vị sản xuất phần cứng viễn thông cần ưu tiên tích hợp công nghệ biến đổi bước sóng toàn quang dựa trên hiệu ứng FWM và XPM trên đế bán dẫn SOA, nhằm khống chế suy hao xen dưới 1,5 dB và mở rộng dải bước sóng hoạt động trên 30 nm trước quý 4 năm 2025.
  3. Ứng dụng giải thuật định tuyến động Min-max và giải quyết tranh chấp 3 miền: Đội ngũ kỹ sư vận hành mạng cần tích hợp giải thuật định tuyến Min-max kết hợp định tuyến chệch hướng có kiểm soát, đảm bảo chỉ số mất gói luôn duy trì dưới ngưỡng 10^-9 khi hệ số tải mạng đạt 0,85, áp dụng trong vòng 18 tháng.
  4. Xây dựng quy chuẩn kỹ thuật đồng bộ khe phân tán DSS: Cơ quan quản lý nhà nước về bưu chính viễn thông cần ban hành bộ tiêu chuẩn kỹ thuật đồng bộ phân tán, khống chế độ trôi pha jitter dưới 12,5 ns cho các mạng đô thị MAN quang, hỗ trợ dung lượng kết nối tối thiểu 50 nút mạng đến năm 2026.

Đối tượng nên tham khảo luận văn

  1. Học viên cao học và nghiên cứu sinh chuyên ngành Kỹ thuật Viễn thông: Tài liệu cung cấp cơ sở toán học chặt chẽ, mô hình phân tầng quang và phương pháp phân tích hiệu năng BER, làm nền tảng triển khai các đề tài nghiên cứu chuyên sâu về mạng toàn quang.
  2. Kỹ sư quy hoạch và thiết kế mạng tại các nhà khai thác viễn thông: Cung cấp giải pháp so sánh định lượng giữa các kiến trúc OASIS, SMOP, BSS để lựa chọn phương án nâng cấp hạ tầng mạng lõi MAN/WAN tốc độ từ 2,5 Gb/s đến 10 Gb/s.
  3. Chuyên gia nghiên cứu và phát triển linh kiện quang điện tử: Cung cấp các tham số vận hành thực tế của bộ khuếch đại SOA, bộ lọc AOTF và AWG, hỗ trợ tối ưu hóa thiết kế vi mạch quang tích hợp (PIC).
  4. Cán bộ quản lý chính sách và tiêu chuẩn công nghệ thông tin - truyền thông: Nắm bắt xu hướng dịch chuyển từ chuyển mạch điện O/E/O sang chuyển mạch gói quang OPS, phục vụ xây dựng chiến lược phát triển hạ tầng số quốc gia.

Câu hỏi thường gặp

Chuyển mạch gói quang OPS khắc phục hạn chế gì của chuyển mạch điện tử truyền thống?
OPS loại bỏ hoàn toàn quá trình chuyển đổi quang - điện - quang (O/E/O) vốn làm tiêu hao năng lượng và giới hạn băng thông. Bằng cách định tuyến trực tiếp trong miền quang, OPS cho phép truyền tải phần dữ liệu với tốc độ không định trước lên tới 10 Gb/s hoặc hàng trăm Gbit/s trong khi vẫn duy trì tính trong suốt đối với định dạng tín hiệu.

Làm cách nào giải quyết tranh chấp gói tin khi mạng toàn quang chưa có bộ nhớ RAM quang?
Tranh chấp được giải quyết thông qua 3 cơ chế: miền thời gian (sử dụng các cuộn sợi trễ quang FDL dài khoảng 2,12 km để trễ gói), miền bước sóng (dùng bộ chuyển đổi TOWC đổi bước sóng gói tin sang kênh rảnh), và miền không gian (định tuyến chệch hướng gói tin sang cổng ra phụ khả dụng).

Cơ chế đồng bộ khe phân tán DSS vận hành như thế nào trong nút mạng OPS?
DSS phân chia thời gian thành các khe 250 ns, sử dụng một nút mạng làm nút chủ phát tín hiệu "ping" đồng bộ với xung nhịp 4 MHz. Các nút phụ thuộc so sánh pha qua mạch DPLL ở tần số 80 MHz, tự động điều chỉnh độ lệch thời gian với sai số nhỏ hơn 12,5 ns, hỗ trợ kết nối mạng lên tới 50 nút.

Tại sao kiến trúc chuyển mạch SMOP lại có hiệu năng suy hao tốt hơn OASIS sử dụng Coupler?
Kiến trúc SMOP sử dụng trường chuyển mạch không gian hình cây tối ưu và các đường dây trễ đa độ dài, giảm thiểu số lượng bộ khuếch đại SOA trung gian. Điều này giúp khống chế nhiễu tích lũy và hạ mức suy hao công suất xuống dưới 0,4 dB tại tốc độ 622 Mb/s.

Vì sao tiêu đề gói quang được truyền ở tốc độ thấp hơn phần tải dữ liệu?
Do các bộ xử lý logic điều khiển tại nút mạng hiện nay vẫn dựa trên vi mạch điện tử có tốc độ đáp ứng giới hạn. Tiêu đề được truyền ở tốc độ 622 Mb/s qua kỹ thuật ghép kênh sóng mang phụ SCM để mạch điện tử dễ dàng đọc và cấu hình ma trận chuyển mạch kịp thời cho tải tin 10 Gb/s.

Kết luận

  • Hệ thống hóa toàn diện các phần tử quang tích hợp quan trọng bao gồm AWG, TOWC, SOA, AOTF và nguyên lý cấu trúc ma trận chuyển mạch 2x2.
  • Chứng minh tính khả thi của giải pháp giải quyết tranh chấp gói quang 3 miền, khẳng định vai trò then chốt của sợi trễ quang FDL và bộ chuyển đổi bước sóng TOWC.
  • Xác lập kết quả định lượng về hiệu năng quang: kiến trúc OASIS-AWG khống chế suy hao dưới 1,5 dB ở tốc độ 10 Gb/s và SMOP đạt xác suất mất gói 10^-6 dưới tải Bernoulli 0,9.
  • Hoàn thiện mô hình đồng bộ khe phân tán DSS với vòng khóa pha số DPLL, cho phép mở rộng quy mô mạng an toàn tới xấp xỉ 50 nút mạng quang.
  • Định hình lộ trình công nghệ chuyển đổi hạ tầng viễn thông từ mạng ghép kênh WDM sang mạng toàn quang OPS trong giai đoạn phát triển trung và dài hạn.

Đóng góp lớn nhất của công trình là cung cấp bức tranh khoa học hoàn chỉnh và chuẩn xác về mặt kỹ thuật cho hệ thống chuyển mạch gói quang tại Việt Nam. Các kỹ sư và nhà nghiên cứu viễn thông hãy tiếp tục ứng dụng các phát hiện này để phát triển và hoàn thiện các mô hình thực nghiệm mạng toàn quang thế hệ tiếp theo.