Tổng quan luận án

Luận án tiến sĩ toán học của nghiên cứu sinh Nguyễn Thị Thu Nga với đề tài "Nghiên cứu một số giải pháp nâng cao hiệu năng của thuật toán mã hóa", thuộc chuyên ngành Cơ sở toán học cho tin học (mã số: 9 46 01 10), được thực hiện tại Viện Khoa học và Công nghệ Quân sự thuộc Bộ Quốc phòng dưới sự hướng dẫn khoa học của Tiến sĩ Nguyễn Ngọc Cương và bảo vệ năm 2022.

Tính cấp thiết và khoảng trống nghiên cứu

Nhu cầu bảo mật thông tin phục vụ công tác chỉ đạo, chỉ huy trong lĩnh vực an ninh, quốc phòng cũng như phát triển kinh tế - xã hội ngày càng gia tăng cùng với sự mở rộng của hạ tầng công nghệ thông tin, viễn thông và Internet vạn vật (IoT). Các kênh truyền thông công cộng luôn tiềm ẩn nguy cơ bị chặn thu, gây nhiễu và tấn công mã thám. Để gia tăng độ an toàn, các hệ mật mã hiện đại có xu hướng tăng kích thước khối và độ dài khóa (như AES, RSA, ECC). Tuy nhiên, việc gia tăng độ dài khóa dẫn đến độ phức tạp tính toán tăng cao và thời gian xử lý kéo dài, gây cản trở cho các yêu cầu xử lý thời gian thực hoặc triển khai trên thiết bị có tài nguyên phần cứng hạn chế.

Mặt khác, sự phát triển của công nghệ phần cứng đơn thuần không thể nâng cao tốc độ mã hóa nếu thuật toán vẫn được thiết kế theo tư duy tuần tự truyền thống. Khoảng trống nghiên cứu được tác giả xác định bao gồm:

  • Các nghiên cứu trong nước trước đây chủ yếu tập trung vào việc xây dựng tiêu chuẩn tham số an toàn hoặc phân tích tính an toàn lý thuyết, chưa giải quyết trọn vẹn bài toán tối ưu hóa hiệu năng tính toán, tối ưu bộ nhớ và giảm độ phức tạp khi cài đặt thực tế.
  • Tầng khuếch tán của chuẩn mã hóa AES hiện hành tồn tại điểm yếu mật mã với $2^{16}$ điểm bất động, đồng thời các giải pháp cứng hóa tầng biến đổi tuyến tính trực tiếp chưa tối ưu về chiều sâu mạch và tài nguyên xử lý.
  • Quá trình sinh tham số an toàn cho hệ mật đường cong Elliptic (ECC) đòi hỏi khối lượng tính toán đại số rất lớn, trong khi các thuật toán nhân đa thức hệ số nguyên cổ điển chưa khai thác được khả năng tính toán song song trên phần cứng đa lõi.

Mục tiêu nghiên cứu

Mục tiêu tổng quát của luận án là nghiên cứu nâng cao hiệu năng của một số thuật toán mã hóa ứng dụng trong bảo mật thông tin. Tác giả cụ thể hóa thành hai mục tiêu thành phần:

  1. Nghiên cứu đề xuất, xây dựng phương pháp hiệu quả tạo tham số an toàn và nâng cao hiệu năng thực hiện mã hóa và giải mã cho hệ mật khóa đối xứng AES-256.
  2. Xây dựng giải pháp nâng cao độ an toàn và hiệu năng cho hệ mật dựa trên đường cong Elliptic, trọng tâm là phát triển thuật toán nhân nhanh đa thức hệ số nguyên phục vụ sinh tham số và thiết lập giao thức trao đổi khóa an toàn.

Đối tượng và phạm vi nghiên cứu

  • Đối tượng nghiên cứu: Cơ sở toán học của các hệ mật mã; các phương pháp tạo tham số an toàn; các giải pháp kiến trúc phần cứng và thuật toán nâng cao hiệu năng mã hóa, giải mã dữ liệu.
  • Phạm vi nghiên cứu:
    • Thuật toán mã khối AES-256 với trọng tâm là cải tiến tầng khuếch tán thông qua ma trận MDS (Maximum Distance Separable) và thực thi cứng hóa trên vi mạch FPGA.
    • Hệ mật mã khóa công khai dựa trên đường cong Elliptic (ECC), cơ chế nhóm điểm, ánh xạ song tuyến và thuật toán nhân nhanh đa thức hệ số nguyên kết hợp biến đổi Fourier nhanh (FFT) và Định lý phần dư Trung Hoa (CRT) trên bộ vi xử lý 32-bit và 64-bit.

Tổng quan tài liệu và vị trí của luận án

Các hướng nghiên cứu quốc tế

Trong lĩnh vực mật mã học, các nghiên cứu nền tảng và cải tiến hiệu năng được tác giả hệ thống hóa theo hai nhóm chính:

  • Hệ mật mã khóa đối xứng và mã khối: Claude Shannon (1949) đặt nền móng lý thuyết với hai nguyên lý xáo trộn (confusion) và khuếch tán (diffusion). Joan Daemen và Vincent Rijmen (1997, 2001) thiết kế thuật toán Rijndael (sau này trở thành chuẩn AES) dựa trên cấu trúc mạng thay thế - hoán vị (SPN). Các nghiên cứu về tối ưu S-hộp 4-bit được thực hiện bởi Liu Bozhong, Zheng Gong (2011) và Zhang Wentao, Zhenzhen Bao (2015). Về tầng tuyến tính, Z'aba M. (2010) công bố nghiên cứu chỉ ra mối tương quan tỷ lệ nghịch giữa độ khuếch tán và số điểm bất động của biến đổi tuyến tính, chứng minh tầng khuếch tán AES có $2^{16}$ điểm bất động. Nghiên cứu cứng hóa AES trên FPGA được Elbirt A. (2001) và Gaj K. (CHES) thực hiện nhưng chưa tối ưu chiều sâu thiết kế; Sim S. cùng cộng sự nghiên cứu ma trận MDS dạng Hadamard cuộn để giảm cổng XOR nhưng vẫn còn tồn tại nhiều điểm bất động.
  • Hệ mật mã khóa công khai: Whitfield Diffie và Martin Hellman (1976) công bố nguyên lý mật mã khóa công khai. Ron Rivest, Adi Shamir và Leonard Adleman (1977) phát minh hệ mật RSA dựa trên tính khó của bài toán phân tích số nguyên lớn. Peter Shor (1993) đề xuất thuật toán lượng tử giải bài toán phân tích số nguyên trong thời gian đa thức. Neal Koblitz và Victor Miller (1985) độc lập đề xuất hệ mật dựa trên đường cong Elliptic (ECC), mang lại mức độ an toàn tương đương RSA nhưng với độ dài khóa ngắn hơn đáng kể (khóa ECC 256-bit tương đương RSA 3248-bit theo Serge Lang và các tài liệu chuẩn hóa). Các nghiên cứu mở rộng giao thức và chữ ký số được Tomasz Hyla, Jerzy Pejas (2017) triển khai.

Các hướng nghiên cứu trong nước

Các công trình nghiên cứu trong nước tập trung vào các hướng:

  • Tiêu chuẩn tham số an toàn: Hoàng Văn Thức (2011) nghiên cứu hệ tiêu chuẩn tham số an toàn cho RSA; Nguyễn Quốc Toàn (2011) xây dựng 05 tiêu chuẩn an toàn cho hệ mật Elliptic (EC1 về ngưỡng an toàn, EC2 về độ dài khóa, EC3 về độ dài modulo, EC5 về điều kiện MOV, EC6 về ước bậc nhóm).
  • Lược đồ chữ ký số và ứng dụng: Đặng Minh Tuấn (2017) nghiên cứu 03 dạng lược đồ chữ ký số tập thể đa thành phần trên đường cong Elliptic, bài toán logarit rời rạc và cặp song tuyến; Võ Tùng Linh (2018) xây dựng chữ ký số từ lược đồ định danh; Hồ Ngọc Duy và Vũ Long Vân (2017) đề xuất giải pháp nâng cao độ an toàn cho chữ ký số; Đặng Vũ Hoàng (2009) nghiên cứu bảo mật tín hiệu tiếng nói; Nguyễn Thị Hồng Nhung (2019) nghiên cứu giải mã mềm cho mã khối.
  • Tối ưu hóa cấu trúc mã khối: Nguyễn Ngọc Điệp (2016, 2017) đề xuất 02 ma trận tuyến tính tựa vòng kích thước 4x4 cho mã pháp dạng AES khối 128-bit, khóa 256-bit, nhưng chưa triển khai đánh giá trên phần cứng cụ thể.

Khoảng trống luận án lựa chọn giải quyết

Luận án tập trung giải quyết đồng thời hai khoảng trống kỹ thuật:

  1. Thiết kế ma trận MDS mới cho tầng khuếch tán của mã khối cấu trúc SPN (áp dụng cho AES-256) nhằm triệt tiêu hoặc giảm thiểu điểm bất động, kết hợp thiết kế và đánh giá định lượng ba mô hình kiến trúc phần cứng (đường ống toàn phần, lặp, lai ghép) trên FPGA.
  2. Xây dựng thuật toán nhân nhanh đa thức hệ số nguyên dựa trên sự kết hợp giữa biến đổi Fourier nhanh (FFT) và Định lý phần dư Trung Hoa (CRT), cho phép phân chia và tính toán song song trên bộ vi xử lý đa nhân 64-bit, giải quyết nút thắt tốc độ trong quá trình sinh đường cong Elliptic an toàn và thực thi giao thức trao đổi khóa nhiều bên.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết và khái niệm toán học

Luận án sử dụng các hệ thống lý thuyết toán học và mật mã học bao gồm:

  • Cấu trúc mạng SPN (Substitution-Permutation Network): Mô hình biến đổi vòng gồm tầng phi tuyến (S-box) đảm nhận tính xáo trộn và tầng tuyến tính (ShiftRows, MixColumns) đảm nhận tính khuếch tán.
  • Lý thuyết mã và ma trận MDS: Một mã tuyến tính $[n, k, d]$ đạt khoảng cách cực đại khi thỏa mãn $d = n - k + 1$ (theo Định lý 1). Ma trận $M$ kích thước $d \times d$ là ma trận MDS khi và chỉ khi mọi ma trận con vuông của nó đều không suy biến.
  • Số nhánh của biến đổi tuyến tính: Được xác định theo công thức $B(L) = \min{wt(\Gamma_Z) + wt(\Gamma_X) : Z \neq 0, X = L(Z)}$. Với ma trận MDS cấp $d \times d$, số nhánh đạt giá trị tối ưu bằng $d + 1$ (đối với AES là $4 + 1 = 5$).
  • Điểm bất động của tầng khuếch tán: Biểu diễn qua phương trình $(M - I)X = 0$. Số lượng điểm bất động được tính theo công thức: $$N_L = 2^{n(d - \text{rank}(M - I))}$$ Trong đó $n$ là số bit của phần tử (với AES là $n=8$), $d$ là kích thước ma trận, $I$ là ma trận đơn vị.
  • Lý thuyết đường cong Elliptic trên trường hữu hạn $\mathbb{F}_q$: Nhóm cyclic của các điểm trên đường cong $E(\mathbb{F}_q)$, phép cộng điểm hình học, phép nhân vô hướng $kP$, bài toán logarit rời rạc trên đường cong Elliptic (ECDLP) và ánh xạ song tuyến tính (bilinear pairing).
  • Lý thuyết vành đa thức và giải thuật tính toán: Biến đổi Fourier nhanh (FFT) trên miền phức/miền hữu hạn để giảm độ phức tạp nhân đa thức từ $O(n^2)$ xuống $O(n \log n)$, kết hợp Định lý phần dư Trung Hoa (CRT) để chuyển đổi tính toán trên số nguyên lớn thành các phép tính độc lập trên các modulo nguyên tố nhỏ.

Phương pháp nghiên cứu thực tế

Tác giả kết hợp phương pháp giải tích toán học với phương pháp mô phỏng và thực nghiệm kỹ thuật:

  • Nghiên cứu lý thuyết: Chứng minh toán học về tính chất MDS của ma trận, tính toán số nhánh và hạng của ma trận sai phân $(M - I)$ để xác định số điểm bất động; phân tích độ phức tạp thuật toán.
  • Thực nghiệm phần cứng: Thiết kế các lõi IP (IP core) cho AES-256 bằng ngôn ngữ mô tả phần cứng, tổng hợp và mô phỏng trên công cụ Xilinx ISE và trình mô phỏng ISIM, đo đạc tần số hoạt động cực đại (MHz), tài nguyên lát logic (Slices/LUTs) và thông lượng dữ liệu.
  • Thực nghiệm phần mềm: Lập trình thực thi thuật toán nhân nhanh đa thức trên hệ thống vi xử lý 64-bit đa lõi (4 nhân), sử dụng tập các số nguyên tố phù hợp cho CRT, đo đạc thời gian tính toán thực tế so với thuật toán nhân cổ điển với các bậc đa thức $n$ từ $2^{10}$ đến $2^{18}$ và kích thước hệ số 256-bit, 512-bit; kiểm thử ứng dụng mã hóa và giải mã dữ liệu ảnh thực tế.

Nguồn tư liệu và dữ liệu nghiên cứu

  • Tiêu chuẩn mật mã quốc tế: Chuẩn xử lý thông tin liên bang Hoa Kỳ FIPS-197 cho AES, các tiêu chuẩn ANSI X9.62 cho ECDSA.
  • Dữ liệu thực nghiệm phần cứng được xuất trực tiếp từ các báo cáo tổng hợp (RTL synthesis) và báo cáo tài nguyên của công cụ Xilinx ISE/ISIM.
  • Dữ liệu đo đạc thời gian thực thi tính toán đại số thu được từ các chương trình kiểm thử trên nền tảng máy tính phần cứng thực tế.

Nội dung chính theo từng chương

Chương 1: Tổng quan về thuật toán mã hoá

Chương 1 cung cấp bức tranh toàn diện về cơ sở lý thuyết mật mã khóa đối xứng và khóa công khai, đồng thời phân tích các hạn chế thực tiễn cần khắc phục.

Tác giả phân tích chi tiết cấu trúc mã khối hiện đại, khẳng định mô hình SPN là lựa chọn tối ưu nhờ khả năng chứng minh an toàn trước các kỹ thuật thám mã vi sai và tuyến tính. Tầng phi tuyến dùng S-hộp 4-bit hoặc 8-bit tạo tính phi tuyến, trong khi tầng tuyến tính dùng phép biến đổi ma trận để phân tán các đặc trưng thống kê của bản rõ.

Đối với hệ mật khóa công khai, chương này phân tích hai đại diện tiêu biểu:

  1. Hệ mật RSA: Dựa trên bài toán phân tích số nguyên lớn, có nhược điểm là kích thước khóa phải lớn (khuyến cáo tối thiểu 2048-bit) và tốc độ sinh khóa chậm.
  2. Hệ mật đường cong Elliptic (ECC): Hoạt động trên nhóm điểm của đường cong Elliptic, cho phép đạt mức độ an toàn cao với độ dài khóa nhỏ hơn nhiều so với RSA (khóa 256-bit của ECC tương đương 3248-bit của RSA), tiết kiệm năng lượng và diện tích mạch.

Chương 1 tổng kết các hạn chế trong nước và quốc tế: việc triển khai phần cứng còn tốn diện tích hoặc có chiều sâu mạch lớn làm giảm xung nhịp; tầng khuếch tán của AES còn điểm bất động; việc tạo tham số cho ECC phụ thuộc vào phương pháp lặp ngẫu nhiên và đếm điểm với khối lượng tính toán đa thức rất lớn, đòi hỏi phải có giải pháp tính toán song song hiệu năng cao.

Chương 2: Nâng cao độ an toàn và hiệu năng cao thuật toán mã hóa AES

Chương 2 tập trung giải quyết hai nhiệm vụ: loại bỏ điểm yếu mật mã trong tầng khuếch tán của AES và tối ưu hóa kiến trúc thực thi phần cứng cho thuật toán AES-256.

+-------------------------------------------------------------------------+
|                CẤU TRÚC BIẾN ĐỔI VÒNG AES (SPN)                         |
|                                                                         |
|  State ---> [SubBytes] ---> [ShiftRows] ---> [MixColumns] ---> [AddKey] |
|              (Phi tuyến)      (Hoán vị)       (Ma trận MDS)    (XOR)    |
+-------------------------------------------------------------------------+

  1. Cải tiến ma trận khuếch tán: Tác giả chỉ ra rằng biến đổi MixColumns trong AES chuẩn sử dụng ma trận vòng $4 \times 4$ trên trường $\mathbb{F}{2^8}$: $$M{\text{AES}} = \begin{pmatrix} 02 & 03 & 01 & 01 \ 01 & 02 & 03 & 01 \ 01 & 01 & 02 & 03 \ 03 & 01 & 01 & 02 \end{pmatrix}$$ Khi kết hợp với phép biến đổi ShiftRows tạo thành biến đổi tuyến tính toàn phần $16 \times 16$, phương trình $(A - I)X = 0$ có nghiệm không tầm thường, dẫn đến tồn tại $2^{16}$ điểm bất động. Tác giả đã nghiên cứu, xây dựng danh sách các ma trận MDS tựa vòng $4 \times 4$ mới nhằm tối ưu hóa tính khuếch tán, đảm bảo số nhánh cực đại bằng 5 đồng thời giảm thiểu tối đa số lượng điểm bất động, từ đó tăng cường độ an toàn trước các phương pháp thám mã vi sai và tuyến tính.

  2. Thiết kế và thực thi kiến trúc phần cứng trên FPGA: Để nâng cao hiệu năng xử lý của thuật toán AES-256 cải tiến, luận án triển khai thiết kế và đánh giá 03 mô hình kiến trúc phần cứng chuyên dụng trên môi trường Xilinx ISE / ISIM:

    • Kiến trúc đường ống toàn phần (Fully Pipelined Architecture): Triển khai toàn bộ 14 vòng biến đổi của AES-256 thành các tầng thanh ghi liên tiếp. Mô hình này cho thông lượng xử lý dữ liệu cao nhất do mỗi chu kỳ xung nhịp đều xuất ra một khối bản mã 128-bit, đổi lại tài nguyên phần cứng sử dụng lớn nhất.
    • Kiến trúc lặp (Iterative Architecture): Sử dụng một khối xử lý vòng duy nhất và thực hiện quay vòng dữ liệu 14 lần để hoàn thành mã hóa một khối. Kiến trúc này tiết kiệm tối đa diện tích phần cứng (tài nguyên logic nhỏ), phù hợp với các thiết bị bị hạn chế nghiêm ngặt về không gian mạch nhưng thông lượng thấp hơn.
    • Kiến trúc lai ghép (Hybrid Architecture): Kết hợp giữa lặp và đường ống cục bộ, tạo ra sự cân bằng tối ưu giữa việc chiếm dụng tài nguyên mạch và tốc độ xử lý dữ liệu.

Bảng tổng hợp đặc điểm các phương pháp thiết kế phần cứng AES-256:

Mô hình kiến trúc Mức sử dụng tài nguyên phần cứng Tần số hoạt động / Chiều sâu Thông lượng dữ liệu (Throughput) Môi trường ứng dụng phù hợp
Đường ống toàn phần Rất cao (chiếm toàn bộ 14 tầng) Tối ưu hóa chu kỳ trễ Rất cao (1 khối/xung sau khi nạp đầy) Hệ thống truyền dữ liệu băng thông lớn, thời gian thực
Kiến trúc lặp Rất thấp (1 module vòng dùng lại) Phụ thuộc 14 chu kỳ lặp/khối Thấp Thiết bị nhúng, thẻ thông minh, hệ thống IoT hạn chế
Kiến trúc lai ghép Trung bình Cân bằng Trung bình - Khá Thiết bị đa năng đòi hỏi cân đối hiệu năng và chi phí

Các kết quả mô phỏng trên ISIM và sơ đồ nguyên lý RTL khẳng định thuật toán AES-256 cải tiến với ma trận MDS mới hoạt động chính xác và đạt hiệu năng thực thi phần cứng cao.

Chương 3: Nâng cao độ an toàn và hiệu năng thuật toán mã hóa dựa trên đường cong Elliptic

Chương 3 giải quyết bài toán nâng cao hiệu năng cho các hệ thống mật mã sử dụng đường cong Elliptic thông qua giao thức trao đổi khóa an toàn và thuật toán nhân nhanh đa thức hệ số nguyên.

  1. Cơ sở toán học và giao thức trao đổi khóa an toàn: Luận án trình bày cơ chế nhóm điểm $E(\mathbb{F}_q)$, cấu trúc tự đồng cấu $\text{End}[E]$, phép cộng điểm và phép nhân vô hướng $kP$. Tác giả nghiên cứu ứng dụng của ánh xạ song tuyến (bilinear pairing) $e: G_1 \times G_1 \rightarrow G_2$ để xây dựng các giao thức mật mã hiện đại:

    • Giao thức thỏa thuận khóa 2 bên: Khóa chung được tính $K = abP = a(bP) = b(aP)$.
    • Giao thức thỏa thuận khóa 1 vòng cho 3 bên sử dụng ánh xạ song tuyến: Bên A, B, C nhận khóa chung $K = abcP$ mà không cần trải qua nhiều vòng truyền thông.
    • Giao thức thỏa thuận khóa nhiều người dùng phục vụ mạng truyền thông an toàn.
    • Thử nghiệm ứng dụng thực tế trên dữ liệu hình ảnh: Tác giả thực hiện mã hóa ảnh gốc, giải mã thử nghiệm với khóa sai (ảnh thu được hoàn toàn là nhiễu, không nhận dạng được thông tin) và giải mã với khóa đúng (ảnh khôi phục nguyên vẹn 100%).

  2. Thuật toán nhân nhanh đa thức hệ số nguyên: Quá trình sinh đường cong Elliptic và tính toán cặp song tuyến đòi hỏi thực hiện phép nhân các đa thức bậc cao với hệ số nguyên lớn. Phương pháp nhân cổ điển có độ phức tạp $O(n^2)$ trở thành điểm nghẽn nghiêm trọng khi bậc $n$ lớn. Tác giả đề xuất thuật toán mới kết hợp đồng thời Biến đổi Fourier nhanh (FFT) và Định lý phần dư Trung Hoa (CRT):

    • Sử dụng tập các số nguyên tố $p_i$ thích hợp để biểu diễn hệ số đa thức qua các modulo nhỏ theo CRT.
    • Áp dụng FFT để thực hiện phép nhân đa thức trên từng modulo một cách độc lập với độ phức tạp $O(n \log n)$.
    • Phân chia các nhánh tính toán độc lập cho các lõi xử lý trên vi xử lý 64-bit đa nhân để tính toán song song.
    • Khôi phục hệ số kết quả chính xác bằng thuật toán CRT.

Bảng so sánh thời gian thực thi (mô tả định tính kết quả thực nghiệm từ dữ liệu chương 3):

Kích thước hệ số Bậc đa thức ($n$) Thời gian thuật toán nhân cổ điển Thời gian thuật toán đề xuất (FFT + CRT song song) Đánh giá hiệu năng
256-bit Từ $2^{10}$ đến $2^{18}$ Tăng theo hàm bậc hai $O(n^2)$, thời gian kéo dài rất lớn ở bậc cao Tăng theo $O(n \log n)$, phân tải đều trên các nhân xử lý Thuật toán đề xuất nhanh hơn vượt trội so với phương pháp cổ điển
512-bit Từ $2^{10}$ đến $2^{18}$ Rất chậm, tiêu tốn tài nguyên bộ vi xử lý Xử lý nhanh chóng, duy trì tính ổn định trên vi xử lý 64-bit Hiệu quả tăng rõ rệt khi bậc $n$ và kích thước hệ số cùng tăng

Kết quả và những đóng góp mới

Đóng góp về mặt lý luận và khoa học

  1. Hoàn thiện lý thuyết tầng khuếch tán trong mã khối SPN: Luận án đã phân tích sâu sắc mối quan hệ giữa ma trận MDS, số nhánh và điểm bất động; xây dựng các ma trận MDS tựa vòng $4 \times 4$ mới trên trường $\mathbb{F}_{2^8}$ vừa đảm bảo số nhánh tối ưu bằng 5 vừa khắc phục điểm yếu $2^{16}$ điểm bất động của tầng khuếch tán AES tiêu chuẩn.
  2. Xây dựng phương pháp tính toán đại số song song mới: Đề xuất thuật toán nhân nhanh đa thức hệ số nguyên kết hợp Biến đổi Fourier nhanh (FFT) và Định lý phần dư Trung Hoa (CRT), cung cấp công cụ toán học tối ưu để giải quyết bài toán nhân đa thức bậc lớn trong mật mã học.

Đóng góp về mặt thực tiễn

  1. Thiết kế thành công các kiến trúc phần cứng AES-256 tối ưu: Triển khai và mô phỏng hoàn chỉnh 03 mô hình kiến trúc (đường ống toàn phần, lặp, lai ghép) cho thuật toán AES-256 cải tiến trên công cụ Xilinx ISE / ISIM, cung cấp các giải pháp phần cứng linh hoạt đáp ứng từng yêu cầu cụ thể về thông lượng hoặc tiết kiệm diện tích chip.
  2. Cải thiện tốc độ sinh tham số cho hệ mật Elliptic: Thuật toán nhân nhanh đa thức trên bộ vi xử lý 64-bit đa nhân giúp rút ngắn thời gian tính toán tạo đường cong Elliptic mạnh, hỗ trợ trực tiếp cho việc triển khai các giao thức trao đổi khóa nhiều bên và chữ ký số ECDSA/ECDH trong các hệ thống thông tin an toàn.

Kiến nghị và giải pháp đề xuất

  • Ứng dụng các lõi phần cứng AES-256 cải tiến vào các thiết bị bảo mật chuyên dụng phục vụ mạng truyền tin chỉ huy quân sự và kinh tế - xã hội.
  • Tích hợp thuật toán nhân nhanh đa thức FFT-CRT vào các thư viện phần mềm mật mã chuẩn quốc gia để tăng tốc độ xử lý các bài toán đại số trên đường cong Elliptic.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của nghiên cứu

  • Do điều kiện tiếp cận các phần cứng chuyên dụng ngoại nhập còn hạn chế, các kết quả đánh giá phần cứng AES-256 trong luận án chủ yếu được thực hiện thông qua mô phỏng thiết kế logic trên công cụ phần mềm ISIM của môi trường Xilinx ISE, chưa được chế tạo và đo kiểm trên chip ASIC thương phẩm chuyên dụng.
  • Thuật toán nhân nhanh đa thức dựa trên FFT và CRT được tối ưu hóa cho các hệ vi xử lý 32-bit và 64-bit đa nhân thông dụng; việc mở rộng cho các hệ thống phần cứng chuyên biệt quy mô cực lớn chưa được khảo sát toàn diện.

Hướng nghiên cứu phát triển

  • Tiếp tục nghiên cứu chế tạo thử nghiệm vi mạch chuyên dụng (ASIC) hoặc nạp thực tế trên các dòng kit FPGA cao cấp để đo đạc trực tiếp các thông số tiêu thụ năng lượng và khả năng kháng tấn công kênh kề (Side-channel attacks).
  • Nghiên cứu mở rộng ứng dụng của thuật toán nhân đa thức nhanh FFT-CRT cho các hệ mật mã hậu lượng tử (Post-Quantum Cryptography), đặc biệt là mật mã dựa trên dàn (Lattice-based cryptography) vốn sử dụng các phép toán đa thức bậc rất cao.

Giá trị tham khảo

Luận án mang lại giá trị tham khảo chuyên môn cho các đối tượng và lĩnh vực cụ thể:

  • Nghiên cứu sinh, học viên cao học và giảng viên chuyên ngành Toán tin, Mật mã học và An toàn thông tin:
    • Tham khảo phương pháp xây dựng ma trận MDS, phân tích điểm bất động và kỹ thuật thiết kế tầng khuếch tán trong mã khối SPN (Chương 2).
    • Nghiên cứu phương pháp kết hợp biến đổi Fourier nhanh (FFT) và Định lý phần dư Trung Hoa (CRT) để giải quyết các bài toán đại số máy tính hiệu năng cao (Chương 3).
  • Kỹ sư thiết kế phần cứng vi mạch (FPGA / ASIC):
    • Tham khảo chi tiết các mô hình kiến trúc phần cứng (đường ống, lặp, lai ghép) cho thuật toán mã khối AES-256, cách thức tối ưu hóa chiều sâu logic và phân bổ tài nguyên phần cứng.
  • Cán bộ kỹ thuật và chuyên gia an toàn thông tin tại các cơ quan chuyên trách:
    • Ứng dụng các giao thức trao đổi khóa an toàn dựa trên ánh xạ song tuyến trên đường cong Elliptic phục vụ xây dựng mạng truyền thông mật và chữ ký số tập thể.

Câu hỏi thường gặp

1. Tại sao tầng khuếch tán của thuật toán AES tiêu chuẩn lại cần được cải tiến?

Tầng khuếch tán của AES tiêu chuẩn (gồm biến đổi ShiftRows và MixColumns) sử dụng ma trận MDS dạng vòng. Khi phân tích biến đổi tuyến tính toàn phần $16 \times 16$, phương trình sai phân $(A - I)X = 0$ có nghiệm không tầm thường, dẫn đến tồn tại $2^{16}$ điểm bất động. Theo các nghiên cứu mật mã học (như Z'aba M., 2010), số lượng điểm bất động tỷ lệ nghịch với độ khuếch tán, tạo ra các điểm yếu tiềm ẩn trước các kỹ thuật thám mã tuyến tính và vi sai. Luận án đề xuất ma trận MDS tựa vòng mới nhằm triệt tiêu điểm yếu này.

2. Ba mô hình kiến trúc phần cứng AES-256 được khảo sát trong luận án khác nhau như thế nào?

  • Kiến trúc đường ống toàn phần: Trải rộng 14 vòng mã hóa thành 14 tầng liên tiếp, đạt thông lượng xử lý cao nhất nhưng chiếm nhiều tài nguyên phần cứng nhất.
  • Kiến trúc lặp: Sử dụng một khối xử lý vòng và lặp lại 14 lần, chiếm ít diện tích lát logic nhất nhưng thông lượng thấp hơn.
  • Kiến trúc lai ghép: Kết hợp giữa đường ống cục bộ và lặp, đem lại sự cân bằng giữa tài nguyên sử dụng và tốc độ xử lý.

3. Thuật toán nhân nhanh đa thức trong luận án giải quyết vấn đề gì của hệ mật đường cong Elliptic?

Quá trình sinh đường cong Elliptic an toàn và tính toán cặp song tuyến đòi hỏi thực hiện phép nhân đa thức bậc cao với hệ số nguyên lớn (256-bit, 512-bit). Thuật toán cổ điển có độ phức tạp $O(n^2)$ gây chậm trễ hệ thống. Thuật toán đề xuất kết hợp FFT (giảm độ phức tạp xuống $O(n \log n)$) và CRT (phân tách thành các modulo nhỏ để tính song song trên CPU đa nhân 64-bit), giúp tăng tốc độ tính toán lên nhiều lần.

4. Giao thức thỏa thuận khóa 3 bên bằng ánh xạ song tuyến trong luận án có ưu điểm gì?

Giao thức sử dụng ánh xạ song tuyến cho phép 3 bên tham gia (A, B, C) tính toán và thống nhất một khóa bí mật chung $K = abcP$ chỉ trong duy nhất 01 vòng truyền thông, giảm thiểu độ trễ mạng và chi phí truyền tin so với các giao thức Diffie-Hellman nhiều vòng truyền thống.

Kết luận

Luận án tiến sĩ của tác giả Nguyễn Thị Thu Nga đã nghiên cứu một cách có hệ thống các giải pháp nâng cao độ an toàn và hiệu năng cho hai hệ mật mã cốt lõi là mã khối AES-256 và hệ mật trên đường cong Elliptic. Bằng việc kết hợp chặt chẽ giữa giải tích toán học với kỹ thuật thiết kế phần cứng và lập trình song song đa lõi, luận án đã đề xuất thành công ma trận MDS tựa vòng mới loại bỏ điểm bất động cho AES, xây dựng 03 kiến trúc phần cứng FPGA tối ưu và phát triển thuật toán nhân nhanh đa thức FFT-CRT hiệu năng cao. Các kết quả nghiên cứu đáp ứng trực tiếp các yêu cầu bảo mật thông tin thời gian thực, có giá trị học thuật và khả năng ứng dụng thực tiễn trong lĩnh vực an ninh, quốc phòng và kinh tế - xã hội.