CHƯƠNG 1: TỔNG QUAN TÀI LIỆU Thế giới đang trải qua những thay đổi lớn của ngành công nghiệp điện tử khi linh kiện điện tử đang đóng một vai trò rất quan trọng trong các thiết bị điện tử hiện đại và được sử dụng rộng rãi trong mọi lĩnh vực sản xuất và đời sống của con người. Hàng loạt các linh kiện điện tử ra đời nhưng transistor hiệu ứng trường kim loại-ôxit-bán dẫn (metal-oxide-semiconductor filed-efect transistor (MOSFET)) vẫn là một lựa chọn hàng đầu cho các nhà sản suất vì những ưu điểm vượt trội của nó. Linh kiện điện tử MOSFET có thể được lắp ráp tích hợp trên một bề mặt nhờ khả năng thu nhỏ kích thước của chúng. Vào khoảng cuối những năm 90 của thế kỉ XX, linh kiện này được sử dụng rộng rãi trong ngành công nghiệp điện tử vì kích thước của chúng được thu nhỏ đến cỡ nano mét, tốc độ xử lý nhanh, giá thành thấp.
Sự phát triển nhanh chóng của ngành công nghệ điện tử dẫn đến sự ra đời của các chip điện tử thì kích thước của linh kiện phải được thu nhỏ hơn. Việc thu nhỏ kích thước của MOSFET xuống dưới 10 nm đã dẫn đến làm tăng dòng rò xuyên hầm do cơ chế hoạt động của MOSFET dựa trên nguyên lý khuếch tán nhiệt truyền thống. Giảm điện thế nguồn cấp, công suất tiêu thụ và giới hạn vật lý độ dốc dưới ngưỡng 60mV/decade tại nhiệt độ phòng của MOSFET là điều không thể. Chính vì vậy, cần phải tìm ra một linh kiện điện tử mới với một cơ chế hoạt động mới, có thể thu nhỏ kích thước mà không bị giới hạn vật lý của độ dốc dưới ngưỡng như MOSFET là một điều tất yếu.
Transistor hiệu ứng trường xuyên hầm (tunnel field-effect transistor (TFET)) ra đời với một cơ chế hoạt động hoàn toàn mới: cơ chế xuyên hầm qua vùng cấm để thay thế cho MOSFET. Nó được xem là một linh kiện tiềm năng và đầy hứa hẹn cho các vi mạch tích hợp công suất thấp.1 SỰ PHÁT TRIỂN VỀ CẤU TRÚC CỦA TRANSISTOR Ngày nay, nhu cầu về linh kiện cầm tay chạy bằng pin đã tăng lên từng ngày với hàng triệu ứng dụng bao gồm máy trợ thính, điện thoại di động, máy tính xách tay…Các yêu cầu cơ bản của các ứng dụng này là nhỏ, gọn, tiêu thụ điện năng thấp và giá thành rẻ hơn. Đối với các linh kiện như vậy, tiêu thụ điện năng là rất quan trọng vì năng lượng được cung cấp bởi pin khá hạn chế. 6 Chỉ bằng cách làm cho các transistor nhỏ hơn, nhiều linh kiện có thể tích hợp trên wafer silicon nào đó thì công suất thiết bị sẽ mạnh hơn.
Việc giảm độ dài kênh cho phép khả năng chuyển mạch nhanh hơn vì cần ít thời gian hơn để dòng điện chảy từ cực máng sang cực nguồn [1]. Nói cách khác, một transistor nhỏ dẫn đến điện dung nhỏ hơn. Điều này sẽ dẫn đến giảm độ trễ của transistor. Vấn đề cần phải chú trọng là tăng dòng mở và hạ thấp dòng rò ở mức thấp nhất.
Vì vậy, các linh kiện mới có thể được tạo ra bằng cách áp dụng các kĩ thuật mới để tăng tối ưu dòng mở. Điều này có thể được cải thiện bằng cách sử dụng cấu trúc MOS khác nhau. Những thay đổi về cấu trúc của linh kiện đã mang lại nhiều kết quả tích cực cho công nghệ MOS. Đầu tiên là cấu trúc SOI MOS (Silicon-On-Insutator) thay thế cho cấu trúc MOS thông thường.
Điểm khác biệt chính giữa hai cấu trúc này là linh kiện SOI có lớp ôxit ở dưới, ngăn cách thân ra khỏi đế [2]. Quá trình chế tạo SOI MOS tương tự như quy trình MOS thông thường ngoại trừ tấm wafer silicon. Tấm SOI có ba lớp: lớp silicon trên bề mặt mỏng, một lớp cơ bản của vật liệu cách điện, một lớp wafer silicon hỗ trợ [3]. Mục đích của việc thiết kế này là làm giảm điện dung lớp ôxit vì điện dung lớp ôxit càng nhỏ, transistor sẽ hoạt động càng nhanh, cho hiệu suất cao hơn.
Do có lớp BOX (Bured Oxide), không có đường dẫn rò rỉ ở xa cổng dẫn đến mức tiêu thụ năng lượng thấp hơn. Điểm nổi bật của cấu trúc SOI MOS là giảm điện dung ở vùng chuyển tiếp kênh- nguồn, dòng rò rỉ thấp, độ trễ và mức tiêu thụ năng lượng của linh kiện thấp hơn, điện áp ngưỡng ít phụ thuộc vào độ lệch cổng, giảm phụ thuộc nhiệt độ ….Tùy thuộc vào độ dày của lớp silicon trong quá trình hoạt động, các linh kiện SOI được phân thành hai loại là PD SOI (Partially Depleted SOI) và FD SOI (Fully Depleted SOI). So với PD SOI, FD SOI có cấu trúc thân rất mỏng nên còn được gọi là SOI siêu mỏng. PD SOI có thân dày từ 50 đến 90 nm trong khi FD SOI có thân dày từ 5 đến 20 nm.
Trong các chất cách điện silicon thì FD SOI được ưu chuộng hơn vì kích thước mỏng, giảm dòng rò và 7 cải thiện đặc tính tiêu thụ điện [4]. Mặt khác, nó cũng có những hạn chế nhất định. Khó khăn trong việc sản xuất tấm mỏng SOI wafer, dòng mở quá mức, hiệu ứng KINK, các trạng thái bề mặt…Một cấu trúc khác của SOI MOS là SOI lưỡng cổng. Chiều dài của cấu trúc này có thể mở rộng đến 10 nm.
Để tăng dòng mở và kiểm soát tốt hơn các hiệu ứng kênh ngắn (SCE), các SOI MOS đã phát triển từ cổng đơn sang nhiều cổng, bao gồm Fin-FET lưỡng cổng, tam cổng, công xung quanh…Cấu trúc đa cổng mô tả tính tĩnh điện tốt hơn, mức độ kiểm soát của cổng đối với khu vực kênh tốt hơn. Tính tĩnh điện còn liên quan đến chiều dài tự nhiên. Độ dài tự nhiên là độ dài của vùng kênh được kiểm soát bởi máng. SCE bị triệt tiêu nếu chiều dài cổng lớn hơn 5-10 lần độ dài tự nhiên.
Độ dài tự nhiên giảm bằng cách tăng số lượng cổng. Tuy nhiên, khi sử dụng cấc kĩ thuật cũng cần lưu ý rằng, mặc dù dòng mở thấp là trở ngại ngăn cản ứng dụng của transistor nhưng tác động của các kỹ thuật để cải thiện dòng mở lên các đặc tính cần phải được xem xét cẩn thận. Ví dụ như sự cản thiện của dòng mở không nên đi kèm với sự gia tăng không thể chấp nhận của dòng tắt. Năm 1999, Cựu TSMC CTO và giáo sư Berkeley, Chenming Hu và nhóm cộng sự của ông lần đầu tiên trình bày khái niệm Fin-FET (fin field- effect transistor).
Nguyên tắc chính của cấu trúc này là một thân rất mỏng (khoảng 10 nm hoặc thấp hơn), do đó điện dung cổng gần với toàn bộ kênh. Vì vậy, cổng có thể kiểm soát dòng rò một cách hiệu quả. Fin-FET có thể được chế tạo trên wafer silicon hoặc SOI wafer. Cổng được bao quanh kênh cung cấp kiểm soát từ ba phía của kênh [5].
So với các MOS thông thường, kênh nằm ngang, trong khi kênh của Fin-FET (fin field-effect transistor) là nằm dọc. Chính vì vậy, đối với Fin-FET, chiều cao của kênh sẽ xác định chiều rộng của linh kiện. Fin-FET ra đời là sự đổi mới căn bản để đẩy giới hạn cho tốc độ và hiệu quả cao hơn. Công nghệ xử lý Fin-FET cho phép các bộ xử lý di động vượt qua giới hạn của cấu trúc MOS thông thường để đạt 8 được hiệu suất cao và hiệu quả năng lượng tốt hơn.
Bộ xử lý Samsung Exynos được xây dựng trên quy trình Fin-FET 10nm giúp điện thoại thông minh nhanh hơn và bền hơn bao giờ hết. Vào tháng 1 năm 2015, Samsung bắt đầu sản xuất hàng loạt Exynos 7 Octa (7420), bộ xử lý di động đầu tiên trong ngành sử dụng công nghệ xử lý Fin-FET 14 nm. Đến năm 2018, Samsung tự hào công bố Exynos 9 Series (9810), bộ xử lý di động được xây dựng trên quy trình Fin-FET 10 nm thế hệ 2. Bộ xử lý Exynos sẽ tiếp tục được xây dựng trên công nghệ xử lý tiên tiến nhất trong ngành để tạo ra khả năng vô hạn cho ngành điện tử hiện đại.
Dòng dẫn trong Fin-FET có thể tăng bằng cách tăng chiều rộng của kênh (tăng chiều cao của Fin) hoặc xây dựng nhiều vây song song được kết nối với nhau. Công nghệ Fin-FET ra đời đã cho thấy nhiều ưu điểm vượt trội. Trong Fin-FET, cấu trúc cổng được quấn quanh kênh và thân mỏng, cung cấp SCE tốt hơn. Do đó, pha tạp kênh trở thành tùy chọn.
Pha tạp kênh thấp đảm bảo khả năng vận chuyển tốt hơn của các hạt tải điện trong kênh, do đó hiệu suất cao hơn [6]. Fin-FET có nhiều lợi thế hơn so với MOS thông thường, chẳng hạn như dòng dẫn cao hơn, dòng rò thấp hơn, tốc độ xử lý cao hơn, tiêu thụ điện năng thấp hơn, không có dao động ngẫu nhiên, khả năng kiểm soát tuyệt vời các hiệu ứng kênh ngắn. So sánh giữa hai cấu trúc SOI MOS và Fin-FET, cả hai đều có ưu, nhược điểm riêng. Một ưu điểm của SOI MOS là nó có thể tùy chọn thiên vị cổng tốt hơn.
Điều này làm cho nó phù hợp với các ứng dụng có năng lượng thấp. Nhưng chi phí của một wafer SOI là cao hơn so với wafer silicon. Theo Intel, wafer SOI phải thêm khoảng 10% vào tổng chi phí xử lý. So với SOI MOS, Fin-FET có dòng dẫn cao và ổn định hơn.
Hơn nữa, trong Fin-FET, công nghệ biến dạng có thể được sử dụng để tăng tính cơ động. Một trong những nhược điểm của Fin-FET là quy trình sản xuất của nó phức tạp. Theo Intel, chi phí sản xuất Fin-FET có thể tăng hơn 2-3%. Một số cấu trúc khác của Fin-FET là Fin-FET tam cổng, 9 G S D N+ P N+ B uried Oxide Substrate (a) Gate Oxide Silicon Fin Silicon Substrate (b) Hình 1.
Cấu trúc linh kiện (a) SOI MOS và (b) Fin-FET Omega FET, dây nano Fin-FET, Fin-FET đa kênh, metal gate/ high-k Fin- FET [7] …Cả cấu trúc Fin-FET và SOI có kiểm soát cổng tốt hơn, điện áp ngưỡng thấp và dòng rò thấp hơn. Nhưng khi chúng ta chuyển đến nút công nghệ thấp hơn dưới 10 nm, vấn đề rò rỉ lại bắt đầu. Điều này dẫn đến nhiều vấn đề khác như làm phẳng ngưỡng, tăng mật độ năng lượng và tản nhiệt. Cấu 10 trúc Fin-FET kém hiệu quả hơn về mặt tản nhiệt vì nhiệt có thể dễ dàng tích lũy trên vây [8].
Khi các linh kiện này đang tiến đến giới hạn của chúng, eInochips đang hợp tác với Academia để đưa ra các giải pháp tiềm năng bao gồm sửa đổi cấu trúc linh kiện, thay thế vật liệu silicon bằng vật liệu mới. Trong số đó, Carbon Nanotube (CNT), Gate-All-Around Nanowire FET hoặc Fin-FET với chất bán dẫn ghép có thể chứng minh là giải pháp đầy hứa hẹn trong các nút công nghệ tương lai [9].