Bối cảnh và vấn đề nghiên cứu

Đồ án tốt nghiệp "Ứng dụng trí tuệ nhân tạo trong nhận diện và phát hiện người đi bộ" được thực hiện bởi sinh viên Ngô Quang Hải và Nguyễn Anh Hào (ngành Công nghệ Kỹ thuật Máy tính, Khoa Điện – Điện Tử, Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh, dưới sự hướng dẫn của TS. Phạm Văn Khoa, hoàn thành vào tháng 01/2025).

Nghiên cứu xuất phát từ nhu cầu thiết yếu trong việc bảo đảm an toàn giao thông, tối ưu hóa giám sát trật tự an ninh đô thị và hỗ trợ các hệ thống phương tiện tự hành. Trong môi trường giao thông thực tế, bài toán nhận diện người đi bộ đối mặt với hai thách thức kỹ thuật lớn: khối lượng dữ liệu hình ảnh phức tạp đòi hỏi năng lực xử lý ở thời gian thực, đồng thời phải duy trì độ chính xác cao dưới các tác động ngoại cảnh bất lợi (ánh sáng yếu, thời tiết xấu, vật cản che khuất hoặc mật độ lưu thông đông đúc). Để giải quyết sự đánh đổi giữa tài nguyên tính toán phần cứng và tốc độ xử lý, nhóm tác giả nghiên cứu giải pháp tối ưu hóa mạng nơ-ron học sâu thông qua kỹ thuật lượng tử hóa và định hướng triển khai trên nền tảng phần cứng FPGA.

Văn bản xác định 3 mục tiêu nghiên cứu cụ thể:

  1. Xây dựng hệ thống nhận diện chính xác và thời gian thực: Phát triển mô hình nhận diện người đi bộ dựa trên thuật toán YOLO, được tối ưu hóa để hoạt động nhanh chóng và chính xác trong môi trường thực tế.
  2. Tối ưu hóa mô hình trên nền tảng phần cứng: Nghiên cứu cải tiến để tích hợp công nghệ trí tuệ nhân tạo vào hệ thống xử lý hiệu năng cao, bảo đảm khả năng tính toán hiệu quả, tiết kiệm năng lượng, phù hợp với các thiết bị nhúng và hệ thống giám sát.
  3. Thúc đẩy ứng dụng công nghệ vào thực tế: Đưa ra giải pháp hữu ích trong lĩnh vực an toàn giao thông, giám sát đô thị và hỗ trợ xe tự hành, phục vụ các mục tiêu phát triển xã hội.

Phạm vi giới hạn của đề tài được phân định ở hai khía cạnh:

  • Về mặt kỹ thuật: Hiệu suất nhận diện chịu sự chi phối trực tiếp từ chất lượng ảnh đầu vào, góc quan sát của camera, độ phức tạp cảnh quan và điều kiện thời tiết/ánh sáng. Hệ thống gặp khó khăn khi người đi bộ bị che khuất một phần, di chuyển quá nhanh, hoặc xuất hiện trong bối cảnh có nhiều yếu tố gây nhiễu thị giác (bóng râm, vật thể chuyển động đan xen).
  • Về mặt ứng dụng: Hệ thống được thiết kế phục vụ các bài toán giám sát đặc thù, đóng vai trò giải pháp hỗ trợ bổ sung chứ không thay thế hoàn toàn các hệ thống giám sát hiện hữu. Quá trình vận hành đòi hỏi nhân sự có kiến thức kỹ thuật nền tảng để xử lý sự cố.

Đối tượng nghiên cứu chính bao gồm: người đi bộ trong môi trường thực tế, hệ thống nhận diện thị giác máy tính, thuật toán học sâu YOLO (tập trung vào YOLOv8), và kỹ thuật lượng tử hóa mô hình từ số thực dấu phẩy động 32-bit (FP32) sang số nguyên 8-bit (INT8). Không gian nghiên cứu tập trung vào bối cảnh giao thông đường phố, khu vực công cộng đô thị; công cụ huấn luyện sử dụng nền tảng điện toán đám mây Google Colab kết hợp với bộ công cụ tổng hợp bậc cao Xilinx Vivado HLS trên phần cứng FPGA.

Cơ sở lý thuyết và phương pháp

Khung lý thuyết của đồ án dựa trên các nguyên lý xử lý ảnh và học sâu phát hiện vật thể (Object Detection):

  • Mô hình mạng YOLO (You Only Look Once): Hoạt động theo cơ chế phát hiện một giai đoạn (one-stage detector), xem việc định vị bounding box và phân loại đối tượng là một bài toán hồi quy thống nhất trên toàn bộ ảnh. Đồ án khảo sát tiến trình phát triển từ YOLOv1 (2015) đến YOLOv8 (2023), phân tích các thành phần cấu trúc cốt lõi: khối dư (Residual blocks), hồi quy hộp giới hạn (Bounding box regression), chỉ số mức độ trùng khớp Intersection over Union (IoU) với ngưỡng chuẩn 0.5, kỹ thuật phân rã feature map đa tỷ lệ (multi-scale feature maps) và thuật toán lọc các hộp trùng lặp Non-Maximum Suppression (NMS) cùng biến thể Soft-NMS.
  • Hàm mất mát (Loss Function): Mô hình phân tách độ lỗi huấn luyện thành hai thành phần chính: mất mát định vị ($\mathcal{L}{loc}$) đánh giá sai lệch tọa độ hộp bao và mất mát độ tin cậy ($\mathcal{L}{cls}$) đánh giá sai số xác suất dự đoán nhãn lớp.
  • Kiến trúc YOLOv5 và YOLOv8: Tác giả phân tích cấu trúc 3 phần tiêu chuẩn gồm Backbone (trích xuất đặc trưng với mạng tích chập CSPNet/CSPDarknet53, hàm kích hoạt Mish hoặc SiLU), Neck (tổng hợp đặc trưng đa tầng qua mạng kim tự tháp FPN kết hợp mạng truyền đường dẫn PAN/PANet), và Head (bộ phân loại và hồi quy). Đồ án làm rõ sự khác biệt giữa cơ chế dựa trên hộp neo (anchor-based) của YOLOv5 và cơ chế không dùng hộp neo (anchor-free) của YOLOv8.
  • Lý thuyết lượng tử hóa mô hình (Model Quantization): Khảo sát tiêu chuẩn dấu phẩy động nhị phân IEEE 754 (FP32, FP16) và cơ chế ánh xạ dải giá trị liên tục sang số nguyên rời rạc INT8 (-128 đến 127). Hai phương pháp lượng tử hóa chính được đưa vào phân tích là lượng tử hóa sau huấn luyện (Post-Training Quantization - PTQ) và huấn luyện có nhận thức lượng tử hóa (Quantization Aware Training - QAT).
  • Nền tảng phần cứng FPGA và công cụ HLS: Nguyên lý cấu trúc mảng cổng lập trình được dạng trường (FPGA) với các khối logic khả trình (CLB), bảng tra cứu (LUT 4 đầu vào), Flip-Flop, bộ nhân phần cứng; quy trình chuyển đổi mã C/C++ sang phần cứng RTL bằng công cụ High-Level Synthesis (Vivado HLS); và giao thức chuẩn bus AXI4 (Advanced eXtensible Interface) bao gồm 5 kênh truyền độc lập: AR (kênh địa chỉ đọc), R (kênh dữ liệu đọc), AW (kênh địa chỉ ghi), W (kênh dữ liệu ghi), B (kênh phản hồi ghi).

Phương pháp nghiên cứu thực nghiệm được tiến hành qua các giai đoạn:

  1. Thu thập và chuẩn hóa bộ dữ liệu hình ảnh người đi bộ từ bối cảnh thực tế với đa dạng điều kiện môi trường.
  2. Huấn luyện mô hình YOLOv8 trên nền tảng Google Colab; theo dõi các thông số hàm mất mát và độ chính xác.
  3. Đánh giá chất lượng mô hình thông qua các chỉ số thống kê học máy: Precision (độ chính xác), Recall (độ nhớ), F1-Score, mAP (mean Average Precision) tại các ngưỡng IoU khác nhau, cùng ma trận nhầm lẫn (Confusion Matrix).
  4. Áp dụng kỹ thuật nén mô hình lượng tử hóa INT8 (PTQ/QAT) để rút gọn trọng số từ FP32.
  5. Thiết kế và kiểm thử mô hình YOLOv8 lượng tử hóa 8-bit trên môi trường mô phỏng phần cứng bằng Vivado HLS kết nối qua giao thức AXI.

Thiết kế và triển khai hệ thống

Hệ thống được thiết kế theo mô hình phối hợp phần mềm - phần cứng, tối ưu hóa thuật toán trí tuệ nhân tạo để sẵn sàng tích hợp trên vi mạch FPGA:

Thành phần hệ thống Đặc tả kỹ thuật và giải pháp triển khai
Mô hình học sâu Thuật toán YOLOv8 (phiên bản cấu hình nhỏ gọn phù hợp thiết bị nhúng như YOLOv8n/YOLOv8s), xử lý đầu vào kích thước chuẩn, trích xuất đặc trưng anchor-free.
Môi trường huấn luyện Google Colab, thư viện Ultralytics, kỹ thuật tăng cường dữ liệu ghép khảm (Mosaic Augmentation), định dạng xuất mô hình trung gian ONNX.
Khâu lượng tử hóa Rút gọn dữ liệu trọng số và kích hoạt từ kiểu số thực FP32 (32-bit floating point) xuống số nguyên INT8 (8-bit integer) nhằm tiết kiệm băng thông và bộ nhớ.
Nền tảng phần cứng đích Vi mạch FPGA; triển khai mạch xử lý dựa trên các khối logic khả trình (CLB), thanh ghi Flip-Flop, bảng tra LUT và bộ nhân toán học số nguyên.
Công cụ tổng hợp Xilinx Vivado HLS (High-Level Synthesis), biên dịch thuật toán nhận diện từ mô tả phần mềm C/C++ sang mã phần cứng RTL.
Giao thức liên kết bus Chuẩn AMBA AXI4 (AXI Full/Lite), phân tách luồng điều khiển và truyền nhận dữ liệu qua 5 kênh tín hiệu chuyên biệt: AR, R, AW, W, B.

Lưu trình hoạt động của hệ thống bao gồm: Nhận khung hình từ nguồn thu thập -> Chuẩn hóa kích thước và tiền xử lý dữ liệu đầu vào -> Đưa dữ liệu qua các khối tính toán lượng tử INT8 đã được tổng hợp phần cứng trên FPGA -> Trích xuất bản đồ đặc trưng (feature maps) -> Giải mã tọa độ hộp giới hạn (Bounding box) và tính toán điểm tin cậy đối tượng -> Áp dụng bộ lọc Soft-NMS để triệt tiêu các khung bao trùng lặp -> Xuất tọa độ và nhãn người đi bộ nhận diện được.

Nội dung chính theo từng chương

Chương 1: Giới thiệu

Chương 1 thiết lập cơ sở khoa học của đề tài. Tác giả trình bày tính cấp bách của bài toán phát hiện người đi bộ trong các hệ thống giám sát an ninh và giao thông thông minh. Đặt ra 3 nhiệm vụ nghiên cứu trọng tâm: xây dựng mô hình YOLO thời gian thực, tối ưu hóa phần cứng bằng lượng tử hóa, và định hướng ứng dụng thực tế. Phân tích chi tiết các giới hạn kỹ thuật (chất lượng ảnh, ánh sáng, góc quay, độ che khuất) cùng các giới hạn ứng dụng (không thay thế hoàn toàn con người, đòi hỏi kiến thức vận hành kỹ thuật).

Chương 2: Cơ sở lý thuyết

Chương 2 cung cấp bức tranh lý thuyết chuyên sâu về kiến trúc nhận diện vật thể và công nghệ phần cứng. Tác giả khảo sát toàn diện dòng mô hình YOLO:

  • Phân tích cơ chế tính toán bounding box thông qua phép dịch chuyển tâm và tỷ lệ hàm mũ: $$\hat{b}_x = \sigma(t_x) + c_x, \quad \hat{b}_y = \sigma(t_y) + c_y, \quad \hat{b}_w = p_w e^{t_w}, \quad \hat{b}_h = p_h e^{t_h}$$
  • So sánh chi tiết hai kiến trúc YOLOv5 và YOLOv8:
Tiêu chí kỹ thuật Kiến trúc YOLOv5 Kiến trúc YOLOv8
Năm phát hành 2020 (Glen Jocher / Ultralytics) 2023 (Ultralytics)
Mạng Backbone CSPDarknet53 CSPNet cải tiến
Cấu trúc Neck FPN + PANet FPN + PANet tối ưu luồng đặc trưng
Cơ chế Head Anchor-based (dùng 3 anchor box/cell) Anchor-free (dự đoán trực tiếp tâm đối tượng)
Đầu ra (Output) 3 đầu ra cho các tỷ lệ 1 đầu ra hợp nhất
Thuật toán xử lý hậu kỳ NMS tiêu chuẩn Soft-NMS (giảm trọng số thay vì xóa cứng)
Công cụ gán nhãn LabelImg Roboflow Annotate
Hiệu suất trung bình (mAP) Thấp hơn trên tập chuẩn RF100 Cao hơn trên tập benchmark RF100
  • Cơ sở toán học của lượng tử hóa số học: Phân tích sự suy giảm độ chính xác và mức độ tối ưu dung lượng khi chuyển đổi từ kiểu dữ liệu thực sang nguyên:
Kiểu dữ liệu Số bit lưu trữ Phạm vi biểu diễn Giá trị sai lệch mẫu (số $\pi$)
FP32 32 bits $-3.4 \times 10^{38}$ đến $+3.4 \times 10^{38}$ Chuẩn gốc
FP16 16 bits $-6.55 \times 10^{4}$ đến $+6.55 \times 10^{4}$ Sai số không đáng kể
INT8 8 bits $-128$ đến $+127$ Sai số xấp xỉ $\sim 3.5%$
  • Kiến trúc vi mạch FPGA: Mô tả nguyên lý làm việc của khối logic CLB, LUT, thanh ghi và luồng giao tiếp bus dữ liệu của chuẩn giao tiếp AXI4 phục vụ tích hợp lõi IP.

Chương 3: Thiết kế hệ thống nhận diện và phát hiện người đi bộ bằng ứng dụng trí tuệ nhân tạo

Chương này mô tả chi tiết kiến trúc phần cứng và luồng dữ liệu của hệ thống. Tác giả xây dựng sơ đồ khối tổng thể từ khối nạp dữ liệu hình ảnh, khối tiền xử lý, khối tính toán tích chập nén 8-bit trên FPGA đến khối xuất kết quả hiển thị. Xác định các yêu cầu kỹ thuật của lõi IP HLS: tối ưu hóa đường truyền dữ liệu thông qua các cổng bus AXI Master/Slave, thiết kế hệ thống thanh ghi điều khiển cho phép xử lý ảnh dạng luồng (streaming data), và thiết lập lưu đồ giải thuật cho toàn bộ chu trình phát hiện người đi bộ.

Chương 4: Kết quả thực hiện

Chương 4 ghi nhận dữ liệu thực nghiệm thu được từ quá trình kiểm thử mô hình và triển khai phần cứng:

  • Đánh giá mô hình học sâu trước và sau lượng tử hóa: Phân tích trực quan thông qua Datasheet huấn luyện, ma trận nhầm lẫn (Confusion Matrix), ma trận chuẩn hóa tỷ lệ phần trăm, cùng các hệ đường cong thực nghiệm: F1-Confidence Curve, Precision-Confidence Curve, Precision-Recall Curve và Recall-Confidence Curve.
  • Bảng tổng hợp số liệu kỹ thuật so sánh trước và sau lượng tử hóa (Bảng 5 trong văn bản): Phản ánh rõ sự thay đổi về kích thước tệp trọng số (giảm xấp xỉ 4 lần từ định dạng FP32 sang INT8), sự biến động của chỉ số mAP, Precision và Recall.
  • Triển khai trên môi trường Vivado HLS: Trình bày các bước chuẩn bị dữ liệu ảnh nguồn, cấu hình IP core nhận diện trên HLS Vivado. Kết quả mô phỏng ghi nhận hệ thống hoạt động được với dữ liệu đầu vào, tuy nhiên trong một số trường hợp ảnh phức tạp, kết quả nhận diện trên HLS Vivado vẫn còn ghi nhận lỗi nhận diện sai/chưa đúng đối tượng người đi bộ (minh họa tại Hình 4.17 của báo cáo).

Chương 5: Kết luận và hướng phát triển

Chương 5 tóm tắt các kết quả đạt được: đã nghiên cứu thành công giải thuật YOLOv8, áp dụng thành công quy trình lượng tử hóa mô hình sang 8-bit và triển khai thử nghiệm cấu trúc trên công cụ Vivado HLS. Tác giả chỉ ra các điểm tồn tại về độ chính xác phần cứng và đề xuất các định hướng nghiên cứu tiếp theo.

Kết quả và đóng góp

Các kết quả định lượng và kỹ thuật đạt được trong đồ án bao gồm:

  • Huấn luyện và đánh giá thành công mô hình mạng YOLOv8 cho bài toán nhận diện người đi bộ, xây dựng hoàn chỉnh hệ thống các đường cong đặc tính hiệu năng (Precision-Recall, F1-Confidence, Recall-Confidence, Precision-Confidence) và ma trận nhầm lẫn.
  • Thực hiện chuyển đổi mô hình từ định dạng dấu phẩy động 32-bit (FP32) sang số nguyên 8-bit (INT8) thông qua các thuật toán lượng tử hóa (PTQ/QAT), giúp giảm kích thước bộ nhớ lưu trữ trọng số mô hình xuống khoảng 75% so với ban đầu trong khi duy trì được mức độ chính xác nhận diện khả quan.
  • Chuyển đổi và mô phỏng thành công kiến trúc tính toán của mô hình YOLOv8 lượng tử hóa 8-bit trên công cụ phần cứng Xilinx Vivado HLS, ứng dụng giao thức liên kết AXI4 đa kênh (AR, R, AW, W, B).
  • Đóng góp so với các nghiên cứu trước: Làm rõ quy trình thiết kế đồng bộ giữa thuật toán học sâu hiện đại không dùng hộp neo (YOLOv8 Anchor-free) với phương pháp nén dữ liệu lượng tử hóa định hướng phần cứng mở, tạo tiền đề cho việc tích hợp trí tuệ nhân tạo biên lên các dòng chip FPGA có tài nguyên hạn chế.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của đề tài (được tác giả nêu rõ trong báo cáo):

  • Kết quả nhận diện mô hình trên công cụ Vivado HLS vẫn còn xuất hiện sai sót đối với các mẫu dữ liệu đầu vào phức tạp, ghi nhận các trường hợp nhận diện chưa đúng người đi bộ (Hình 4.17).
  • Độ chính xác của hệ thống suy giảm khi đối mặt với điều kiện môi trường bất lợi: ánh sáng quá yếu, cảnh quan có nhiều vật thể chuyển động gây nhiễu, hoặc người đi bộ bị che khuất một phần bởi các phương tiện khác.
  • Hệ thống chưa thể vận hành hoàn toàn độc lập thay thế cho con người trong các kịch bản an toàn tuyệt đối mà vẫn đóng vai trò hỗ trợ.

Hướng phát triển tiếp theo được đề xuất:

  • Mở rộng tập dữ liệu huấn luyện với đa dạng góc quay, khung cảnh giao thông và điều kiện thời tiết khắc nghiệt hơn để nâng cao tính tổng quát của mô hình.
  • Tối ưu hóa sâu hơn mã nguồn C/C++ trong Vivado HLS bằng các chỉ thị pragma (pipelining, unrolling, array partitioning) nhằm khắc phục triệt để lỗi nhận diện sai trên phần cứng và gia tăng thông lượng tính toán.
  • Chuyển từ mô phỏng trên phần mềm HLS sang nạp bitstream và vận hành trực tiếp trên bo mạch phần cứng FPGA vật lý (như Xilinx Zynq hoặc Kria), kết nối cảm biến camera thực tế.

Giá trị tham khảo

Đồ án là tài liệu kỹ thuật có giá trị tham khảo thiết thực đối với:

  • Sinh viên và học viên chuyên ngành Công nghệ Kỹ thuật Máy tính, Kỹ thuật Điện tử - Viễn thông, Công nghệ Thông tin đang thực hiện đồ án, luận văn liên quan đến Thị giác máy tính (Computer Vision) và Trí tuệ nhân tạo biên (Edge AI).
  • Kỹ sư thiết kế hệ thống nhúng và phần cứng muốn tìm hiểu quy trình tổng hợp cấp cao High-Level Synthesis (Vivado HLS), kỹ thuật nén mạng nơ-ron (Model Quantization INT8) và phương thức giao tiếp vi mạch chuẩn AXI4.
  • Các nội dung có giá trị tham khảo nổi bật: Bảng so sánh đối chiếu kiến trúc chi tiết giữa YOLOv5 và YOLOv8; khung lý thuyết và toán học về sai số lượng tử hóa số thực IEEE 754 sang số nguyên 8-bit; cùng quy trình cấu hình giao tiếp đọc/ghi dữ liệu của các kênh AXI trong tích hợp IP core phần cứng.

Câu hỏi thường gặp

1. Điểm khác biệt mấu chốt về mặt cấu trúc giữa YOLOv8 và YOLOv5 được đồ án phân tích là gì?
YOLOv8 chuyển đổi từ cơ chế dự đoán dựa trên khung neo cố định (Anchor-based) của YOLOv5 sang cơ chế không dùng khung neo (Anchor-free), trực tiếp hồi quy tâm vật thể. Ngoài ra, YOLOv8 hợp nhất đầu ra còn 1 output duy nhất (thay vì 3 đầu ra như YOLOv5) và thay thế thuật toán lọc NMS truyền thống bằng kỹ thuật Soft-NMS để giảm trọng số thay vì loại bỏ hoàn toàn các khung bao bị trùng lặp.

2. Mục đích chính của việc áp dụng lượng tử hóa INT8 cho mô hình YOLOv8 trong đề tài là gì?
Lượng tử hóa từ số thực dấu phẩy động 32-bit (FP32) sang số nguyên 8-bit (INT8) nhằm giảm kích thước lưu trữ của bộ trọng số mô hình xuống 4 lần, tiết kiệm băng thông bộ nhớ và đơn giản hóa các phép tính số học phức tạp thành phép tính số nguyên, giúp mô hình có thể triển khai hiệu quả trên các phần cứng có tài nguyên hạn chế như vi mạch FPGA.

3. Giao thức bus nào được nhóm tác giả lựa chọn để truyền nhận dữ liệu trên FPGA và gồm các kênh nào?
Hệ thống sử dụng chuẩn giao tiếp AXI4 (Advanced eXtensible Interface) gồm 5 kênh truyền tín hiệu độc lập: kênh địa chỉ đọc (AR - Read Address), kênh dữ liệu đọc (R - Read Data), kênh địa chỉ ghi (AW - Write Address), kênh dữ liệu ghi (W - Write Data) và kênh phản hồi ghi (B - Write Response).

4. Kết quả thử nghiệm mô hình YOLOv8 lượng tử hóa trên công cụ Vivado HLS ghi nhận hiện trạng gì?
Quy trình chuẩn bị dữ liệu đầu vào và chuyển đổi mô hình sang môi trường HLS Vivado đã được thực hiện, tuy nhiên kết quả mô phỏng ghi nhận hệ thống vẫn còn lỗi nhận diện chưa đúng đối tượng người đi bộ trong một số trường hợp ảnh thử nghiệm (được phản ánh cụ thể tại Hình 4.17 của báo cáo).

5. Tỷ lệ trùng lặp và thông tin kiểm duyệt học thuật của đồ án được công bố như thế nào?
Theo Lời cam đoan của hai sinh viên Ngô Quang Hải và Nguyễn Anh Hào, đồ án có tỷ lệ trùng lắp nội dung là 33%, các trích dẫn tài liệu tham khảo được ghi nhận đầy đủ, kết quả hình ảnh và tham số mô hình được nhóm thực hiện cam đoan đúng với thực tế nghiên cứu dưới sự giám sát của người hướng dẫn TS. Phạm Văn Khoa.

Kết luận

Đồ án tốt nghiệp của sinh viên Ngô Quang Hải và Nguyễn Anh Hào đã trình bày một quy trình nghiên cứu toàn diện từ cơ sở thuật toán nhận diện vật thể YOLOv8 đến kỹ thuật tối ưu hóa lượng tử hóa mô hình 8-bit và triển khai phần cứng trên FPGA thông qua công cụ Vivado HLS. Mặc dù các kết quả thử nghiệm trên HLS Vivado vẫn còn tồn tại sai sót trong một số trường hợp ảnh phức tạp, công trình đã giải quyết thành công bài toán nén mô hình học sâu và thiết lập khung kiến trúc phần cứng - phần mềm đồng bộ qua chuẩn giao tiếp AXI4. Đây là công trình mang hàm lượng kỹ thuật cao, cung cấp cơ sở tài liệu chi tiết cho việc tiếp tục phát triển các hệ thống giám sát người đi bộ và hỗ trợ xe tự hành trên thiết bị nhúng thời gian thực.